專利名稱：防止芯片被干擾的封裝方法及其封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種防止芯片被干擾的封裝方法及其封裝結(jié)構(gòu)，特別是一種通過(guò)基板本身所具有的金屬層，直接連接在芯片上，以使芯片達(dá)到高散熱及金屬屏蔽效果的封裝方法及其封裝結(jié)構(gòu)。
背景技術(shù)：
隨著電子工業(yè)的進(jìn)步和數(shù)字時(shí)代的來(lái)臨，消費(fèi)者對(duì)于電子產(chǎn)品的功能要求日漸增多，因此如何突破半導(dǎo)體制造和集成電路設(shè)計(jì)的技術(shù)，以制造功能更為強(qiáng)大的高頻芯片，顯然已成為今日研究的重要課題。而對(duì)于采用高頻芯片的半導(dǎo)體封裝件而言，其運(yùn)作過(guò)程中往往具有極為嚴(yán)重的電磁波問(wèn)題，這是由于高頻芯片進(jìn)行運(yùn)算或傳輸時(shí)往往會(huì)產(chǎn)生很強(qiáng)的電磁波，而此電磁波通過(guò)封裝膠體傳達(dá)至外界，造成對(duì)周圍電子裝置的電磁干擾(EMI)問(wèn)題，同時(shí)也可能降低封裝件的電性質(zhì)量和散熱效能，成為高頻半導(dǎo)體封裝件的一大問(wèn)題。
一般習(xí)知的解決方式為利用一金屬屏蔽覆蓋在封裝件上，并將金屬屏蔽接地，以解決電磁干擾的問(wèn)題，然而金屬屏蔽具有重量過(guò)大和材料成本昂貴的缺點(diǎn)，其設(shè)置方式又難以進(jìn)行自動(dòng)化的量產(chǎn)，顯然也不符合封裝技術(shù)輕型化、低成本、高量產(chǎn)等發(fā)展趨勢(shì)，成為高頻芯片封裝上的一大障礙。
因此，如何開(kāi)發(fā)一種可避免電磁波干擾的封裝方法及其封裝結(jié)構(gòu)，同時(shí)可兼顧高散熱、低成本和輕薄短小等封裝需求，成為此相關(guān)領(lǐng)域迫切待解的課題。

發(fā)明內(nèi)容
為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種防止芯片被干擾的封裝方法，其步驟包括首先提供一基板，基板上至少設(shè)有具有導(dǎo)電跡線區(qū)(conductingtrace area)和遮蔽區(qū)(shielding area)的金屬層(metal layer)、及具有復(fù)數(shù)個(gè)穿孔(via hole)的絕緣層(dielectric layer)，絕緣層設(shè)置在導(dǎo)電跡線區(qū)的上表面；接著在絕緣層上設(shè)置一芯片，并使芯片電性連接金屬層的導(dǎo)電跡線區(qū)；然后彎折金屬層，使金屬層的遮蔽區(qū)連接芯片。
為了解決上述技術(shù)問(wèn)題，本發(fā)明還提供了一種防止芯片被干擾的封裝結(jié)構(gòu)，其包括一基板，該基板包括一具有導(dǎo)電跡線區(qū)(conducting trace area)和遮蔽區(qū)(shielding area)的金屬層(metal layer)、及一具有復(fù)數(shù)個(gè)穿孔(viahole)的絕緣層(dielectric layer)，其中絕緣層設(shè)置在導(dǎo)電跡線區(qū)的上表面；及一設(shè)置在絕緣層上的芯片，其中芯片電性連接金屬層的導(dǎo)電跡線區(qū)。由此通過(guò)彎折金屬層，可使金屬層的遮蔽區(qū)連接于該芯片。
本發(fā)明的封裝方法和封裝結(jié)構(gòu)通過(guò)基板本身所具有的金屬層直接連接在芯片上，此種方式不但可使芯片達(dá)到高散熱及金屬屏蔽效果，更可以簡(jiǎn)化現(xiàn)有技術(shù)防電磁波干擾的制程及節(jié)省制造成本。


圖1為本發(fā)明第一實(shí)施例防止芯片被干擾的封裝結(jié)構(gòu)在金屬層彎折前的剖面圖；圖2為本發(fā)明第一實(shí)施例防止芯片被干擾的封裝結(jié)構(gòu)在金屬層彎折后的剖面圖；圖3為本發(fā)明第一實(shí)施例防止芯片被干擾的封裝結(jié)構(gòu)在焊罩層上端成形金屬層時(shí)的仰視圖；圖4為本發(fā)明第二實(shí)施例防止芯片被干擾的封裝結(jié)構(gòu)在絕緣層和金屬層彎折前的剖面圖；圖5為本發(fā)明第二實(shí)施例防止芯片被干擾的封裝結(jié)構(gòu)在絕緣層和金屬層彎折后的剖面圖；其中，附圖標(biāo)記說(shuō)明如下1金屬層2絕緣層3焊罩層4凸塊5芯片
6 黏著劑10 導(dǎo)電跡線區(qū)11 遮蔽區(qū)20 穿孔100焊墊110導(dǎo)電跡線具體實(shí)施方式
請(qǐng)參閱圖1和圖2，其所示分別為本發(fā)明第一實(shí)施例防止芯片被干擾的封裝結(jié)構(gòu)在金屬層彎折前和金屬層彎折后的剖面圖。由圖可知，本發(fā)明提供一種防止芯片被干擾的封裝結(jié)構(gòu)，其包括一基板和一芯片5。其中，芯片5可為基帶芯片(base band chip)或射頻芯片(RF chip)。
基板至少包括金屬層(metal layer)1、絕緣層(dielectric layer)2和焊罩層(solder mask)3。其中，絕緣層22為可彎曲(flexible)的聚酰亞胺基板(polyimide substrate)，聚酰亞胺基板可依據(jù)布線時(shí)的電性要求，選擇單層或雙層的導(dǎo)電跡線區(qū)。并且，金屬層1具有導(dǎo)電跡線區(qū)(conducting trace area)10及遮蔽區(qū)(shielding area)11，絕緣層2設(shè)置在導(dǎo)電跡線區(qū)10的上表面，焊罩層3形成在導(dǎo)電跡線區(qū)10的下表面，另外芯片5設(shè)置在絕緣層2上。
因此，通過(guò)彎折金屬層1，使金屬層1的遮蔽區(qū)11連接芯片5(其中遮蔽區(qū)11和芯片5之間可通過(guò)黏著劑實(shí)現(xiàn)連接)，以使芯片5達(dá)到高散熱和具有金屬屏蔽的功能。換言之，芯片5不僅可以將本身所產(chǎn)生的熱量傳導(dǎo)到金屬層1的遮蔽區(qū)11，以達(dá)到芯片散熱的效果；更能通過(guò)遮蔽區(qū)11本身的金屬屏蔽特性，使得芯片5也具有金屬屏蔽的效果，而不易受到外界磁場(chǎng)的干擾。
此外，絕緣層2具有復(fù)數(shù)個(gè)穿孔(via hole)20。因此，通過(guò)與穿孔20對(duì)應(yīng)設(shè)置的凸塊4，芯片5可電性連接于金屬層1的導(dǎo)電跡線區(qū)10。
如圖3所示，導(dǎo)電跡線區(qū)10具有復(fù)數(shù)個(gè)焊墊(pad)100，并且每個(gè)焊墊100連接有一導(dǎo)電跡線(trace)110，通過(guò)焊罩層3可以暴露出焊墊100。
請(qǐng)參閱圖4和圖5所示，其分別為本發(fā)明第二實(shí)施例防止芯片被干擾的封裝結(jié)構(gòu)在金屬層彎折前和金屬層彎折后的剖面圖。由圖中可知，第二實(shí)施例與第一實(shí)施例的最大差別在于絕緣層2延伸至遮蔽區(qū)11上表面的一部分。另外，通過(guò)金屬層1和部分絕緣層2的彎折，也可以使芯片5達(dá)到高散熱和具有金屬屏蔽的功能。
另外，本發(fā)明提供了一種防止芯片被干擾的封裝方法，其步驟包括首先，提供一塊基板，該基板至少設(shè)有一個(gè)具有導(dǎo)電跡線區(qū)10和遮蔽區(qū)11的金屬層1以及一個(gè)絕緣層2，絕緣層2設(shè)置在導(dǎo)電跡線區(qū)10的上表面；然后，在絕緣層2上設(shè)置一片芯片5，并使芯片5電性連接金屬層1的導(dǎo)電跡線區(qū)10；最后，彎折金屬層1，使金屬層1的遮蔽區(qū)11連接于芯片。綜上所述，本發(fā)明通過(guò)基板本身所具有的金屬層1(或金屬層1和絕緣層2)的彎折，使得金屬層1的遮蔽區(qū)11連接于芯片5，按照這種封裝方式不但可使得芯片5達(dá)到高散熱和金屬屏蔽的效果，更可以簡(jiǎn)化現(xiàn)有技術(shù)防電磁波干擾的制程并節(jié)省制造成本。
以上所述僅為本發(fā)明其中的較佳實(shí)施例而已，并非用來(lái)限定本發(fā)明的實(shí)施范圍；即凡依本發(fā)明權(quán)利要求所作的均等變化與修飾，皆為本發(fā)明專利范圍所涵蓋。
權(quán)利要求
1.一種防止芯片被干擾的封裝方法，其特征在于，包括下述步驟提供一基板，該基板至少設(shè)有一具有導(dǎo)電跡線區(qū)(conducting trace area)和遮蔽區(qū)(shielding area)的金屬層(metal layer)以及一絕緣層(dielectric layer)，該絕緣層設(shè)置在該導(dǎo)電跡線區(qū)的上表面；設(shè)置一芯片于該絕緣層上，并使該芯片電性連接于該金屬層的導(dǎo)電跡線區(qū)；以及彎折該金屬層，使該金屬層的遮蔽區(qū)連接于該芯片。
2.如權(quán)利要求1所述的防止芯片被干擾的封裝方法，其特征在于，該遮蔽區(qū)和該芯片之間由黏著劑連接。
3.如權(quán)利要求1所述的防止芯片被干擾的封裝方法，其特征在于，該絕緣層延伸到部分該遮蔽區(qū)的上表面，且在彎折該金屬層的步驟中，更包括彎折延伸至部分該遮蔽區(qū)上表面的該絕緣層。
4.如權(quán)利要求1所述的防止芯片被干擾的封裝方法，其特征在于，該基板更包括形成在該導(dǎo)電跡線區(qū)下表面的一焊罩層(solder mask)，且該導(dǎo)電跡線區(qū)具有復(fù)數(shù)個(gè)焊墊(pad)，該焊罩層用以暴露出該焊墊，同時(shí)，每個(gè)該焊墊連接一導(dǎo)電跡線(trace)。
5.一種防止芯片被干擾的封裝結(jié)構(gòu)，其特征在于，包括一基板，其包括一具有導(dǎo)電跡線區(qū)(conducting trace area)和遮蔽區(qū)(shielding area)的金屬層(metal layer)以及一絕緣層(dielectric layer)，其中該絕緣層設(shè)置在該導(dǎo)電跡線區(qū)的上表面；以及一芯片，設(shè)置在該絕緣層上，并使該芯片電性連接于該金屬層的該導(dǎo)電跡線區(qū)，以通過(guò)彎折該金屬層使該金屬層的該遮蔽區(qū)連接該芯片。
6.如權(quán)利要求5所述的防止芯片被干擾的封裝結(jié)構(gòu)，其特征在于，該絕緣層為一可彎曲(flexible)的聚酰亞胺基板(polyimide substrate)，且該聚酰亞胺基板根據(jù)布線時(shí)的電性要求選擇單層或雙層的該導(dǎo)電跡線區(qū)。
7.如權(quán)利要求5所述的防止芯片被干擾的封裝結(jié)構(gòu)，其特征在于，該絕緣層具有復(fù)數(shù)個(gè)穿孔(via hole)，該芯片通過(guò)與該穿孔對(duì)應(yīng)設(shè)置的凸塊電性連接該金屬層的導(dǎo)電跡線區(qū)。
8.如權(quán)利要求5所述的防止芯片被干擾的封裝結(jié)構(gòu)，其特征在于，該遮蔽區(qū)和該芯片之間由黏著劑連接。
9.如權(quán)利要求5所述的防止芯片被干擾的封裝結(jié)構(gòu)，其特征在于，該絕緣層延伸到部分該遮蔽區(qū)的上表面，且該延伸至部分該遮蔽區(qū)的上表面的該絕緣層被彎折。
10.如權(quán)利要求5所述的防止芯片被干擾的封裝結(jié)構(gòu)，其特征在于，該基板更包括形成在該導(dǎo)電跡線區(qū)下表面的一焊罩層(solder mask)，且該導(dǎo)電跡線區(qū)具有復(fù)數(shù)個(gè)焊墊(pad)，該焊罩層用以暴露出該焊墊，且每個(gè)該焊墊連接一導(dǎo)電跡線(trace)。
全文摘要
一種防止芯片被干擾的封裝結(jié)構(gòu)，其包括一基板，該基板包含一具有導(dǎo)電跡線區(qū)(conducting trace area)和遮蔽區(qū)(shielding area)的金屬層(metallayer)以及一具有復(fù)數(shù)個(gè)穿孔(via hole)的絕緣層(dielectric layer)，其中該絕緣層設(shè)置在該導(dǎo)電跡線區(qū)的上表面；及設(shè)置在該絕緣層上并電性連接于該金屬層的導(dǎo)電跡線區(qū)的一芯片。由此通過(guò)彎折該金屬層，使該金屬層的遮蔽區(qū)連接于該芯片，以此種封裝方式不但可使得芯片達(dá)到高散熱和金屬屏蔽的效果，更可以簡(jiǎn)化現(xiàn)有技術(shù)防電磁波干擾的制程并節(jié)省制造成本。
文檔編號(hào)H01L23/552GK101090079SQ20061008282
公開(kāi)日2007年12月19日 申請(qǐng)日期2006年6月13日 優(yōu)先權(quán)日2006年6月13日
發(fā)明者胡朝雄 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司