專利名稱：內(nèi)置式上/下電極多層部件及其制造方法
技術(shù)領(lǐng)域：
本申請涉及內(nèi)置式上/下電極多層部件(built-in type upper/lowerelectrode multi-layer part)及其制造方法，更具體地，涉及內(nèi)置式上/下電極多層部件及其制造方法，在該部件中，形成的具有多個層疊陶瓷片的內(nèi)部電極圖樣(internal electrode pattern)相互重疊的面積根據(jù)靜電容量(electrostatic capacity，靜電電容)而不相同，以便實現(xiàn)預(yù)期范圍的靜電容量(desired band of electrostatic capacity)。
此外，本發(fā)明涉及內(nèi)置式上/下電極多層部件及其制造方法，在該部件中，可以僅通過通路孔(via hole，通孔)來形成上外部電極和下外部電極(external electrode)，而無需在陶瓷片上形成任何鎳(Ni)層。
此外，本發(fā)明還涉及內(nèi)置式上/下電極多層部件及其制造方法，在該部件中，在上表面和下表面的整個部分或預(yù)定部分上形成外部電極，并且形成的該部件具有彼此相同的長度和寬度，以便易于在基板上形成通路孔，可將打孔或鉆孔處理(通過該處理將部件內(nèi)置入基板中)的次數(shù)減少到一次，并且可提高該部件的抗彎強度。
背景技術(shù)：
最近，為了制造更輕、更小、更緊湊的電子產(chǎn)品，實現(xiàn)了設(shè)計一體化以及部件的小型化。然而，這種一體化和小型化帶來了在處理元件以及特性方面的各種困難。因此，為了解決這些問題，在相關(guān)技術(shù)中，傾向于將已安裝在基板上的部件內(nèi)置于(嵌入)基板中。在這種情況下，部件的厚度應(yīng)當(dāng)小于基板的厚度，以便可將部件內(nèi)置于基板中，而這使得形成部件的外部電極很困難?，F(xiàn)在，將參照附圖分析根據(jù)相關(guān)技術(shù)形成外部電極的方法，并且將描述該方法的問題。
圖1是根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件的透視圖，示出了作為實例的多層陶瓷電容器(MLCC)。圖2是沿圖1的A-A線的剖視圖。
如圖1和圖2所示，根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件4具有為覆蓋立方形主體1的兩端而形成的外部電極3。主體1以如下方式形成。將其上印刷有內(nèi)部電極圖樣2的電介質(zhì)陶瓷片層疊，以便形成多層片狀產(chǎn)品。將該多層片狀產(chǎn)品恰當(dāng)?shù)夭迦胫黧w1。該插入使內(nèi)部電極圖樣2的端部在主體1的兩端暴露在外。
外部電極3覆蓋主體1兩端的外部，并連接到內(nèi)部電極圖樣2，其通過插入多層片狀產(chǎn)品而暴露在立方形主體1的外部。換句話說，由于內(nèi)部電極圖樣2是選擇性地暴露在主體1的兩端，所以將主體1的兩端浸入金屬膠(metallic paste，金屬漿)中，并且將外部電極3粘接到其兩端。此后，通過電極氧化法(electrode burning process，電極燃燒法)使外部電極3氧化(burned，焦化)。最后，將鎳(Ni)層或SnPb層(或Sn層)電鍍到外部電極3的表面上，以完全制成芯片元件。
除了上述浸入法之外，可以通過熟知的濺射法(sputteringmethod)、膠烘烤法(paste baking method)、汽相沉積法、以及電鍍法來形成外部電極3。
在各方法中，浸入法廣泛用于形成外部電極。在上述的浸入法中，形成外部電極的多層陶瓷電容器(MLCC)連接到裝配架(jig)，并在其中形成有外部電極的部分上涂覆導(dǎo)電(例如，Cu)膠，以便可以被加熱。然后，依次將鎳(Ni)和錫(Sn)-鉛(Pb)電鍍到其上，以完全制成外部電極。
圖3a和3b是用來解釋說明根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件的問題的參考圖。
如圖3a所示，在根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件中，只在左和右方向上形成電極，并且部件的長度和寬度互不相同。
因此，由于長度和寬度互不相同的內(nèi)置式左/右電極多層部件須被打孔和鉆孔以便內(nèi)置入基板，所以需要進行至少兩次以上的打孔或鉆孔。
由于根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件的長度和寬度互不相同，所以當(dāng)垂直地進行加載時就可能使該部件彎曲。
在根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件中，當(dāng)將基板鉆孔以形成用于電連接的通路孔時，須確保與外部電極范圍的寬度同一程度的精度，以便部件不會裂開，這使得形成通路孔非常困難。此外，當(dāng)制造較小尺寸的部件時，需要高精度的打孔或鉆孔技術(shù)，這使得制造該部件更加困難。
在根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件中，當(dāng)通過浸入法形成較薄部件(例如，具有小于0.8mm厚度的部件)的左/右外部電極時，如圖3b所示，用來形成外部電極的膠的少量涂覆到部件的左部和右部上，而大量的膠被涂覆到部件的上部和下部，這就意味著部件形成為火柴桿形狀(matchstick shape)。同樣地，如果左外部電極和右外部電極形成為火柴桿形狀，則在與內(nèi)部電極的連接上就會出現(xiàn)問題，而不可能制造出具有希望厚度的部件。

發(fā)明內(nèi)容
本發(fā)明的一個優(yōu)點在于提供了內(nèi)置式上/下電極多層部件及其制造方法，在該部件中，形成的具有多個層疊陶瓷片的內(nèi)部電極圖樣相互重疊的面積根據(jù)靜電容量而不相同，以便實現(xiàn)期望范圍的靜電容量。
本發(fā)明的另一個優(yōu)點在于提供了內(nèi)置式上/下電極多層部件及其制造方法，在該部件中，將多個具有互不相同的內(nèi)部電極圖樣的第一和第二陶瓷片交替層疊，以便形成多層片狀產(chǎn)品，形成用于分別連接第一和第二陶瓷片的第一和第二通路孔，并且在接合(join，連接)至多層片狀產(chǎn)品的頂面和底面的陶瓷片上形成的通路孔大于第一和第二通路孔，以便僅通過通路孔來形成上外部電極和下外部電極而無需形成鎳層。
本發(fā)明的進一步優(yōu)點在于提供了內(nèi)置式上/下電極多層部件及其制造方法，在該部件中，在整個上部和下部或預(yù)定的上部和下部上形成部件的外部電極，以便易于在基板上形成通路孔。
本發(fā)明的又一優(yōu)點在于提供了內(nèi)置式上/下電極多層部件，將該部件制造為具有彼此相同的寬度和長度，以便可以使用于將部件內(nèi)置入基板中的打孔和鉆孔處理的次數(shù)減少到一次，并且提高部件的抗彎強度。
本發(fā)明的總的發(fā)明構(gòu)思的其他方面和優(yōu)點將在接下來的描述中部分地闡述，并且將會從描述中部分地顯而易見，或可通過本發(fā)明的總的發(fā)明構(gòu)思的實施而被理解。
根據(jù)本發(fā)明的一方面，制造內(nèi)置式上/下電極多層部件的方法包括將具有在其上形成的第一內(nèi)部電極圖樣的第一陶瓷片和具有在其上形成的第二內(nèi)部電極圖樣的第二陶瓷片交替層疊，以便形成第一多層片狀產(chǎn)品；在第一多層片狀產(chǎn)品上形成第一和第二通路孔，第一和第二通路孔分別連接第一和第二內(nèi)部電極圖樣；將不具有內(nèi)部電極圖樣的第三和第四陶瓷片分別接合至第一多層片狀產(chǎn)品的上部和下部上，以便形成第二多層片狀產(chǎn)品，第三和第四陶瓷片具有對應(yīng)于第一和第二通路孔形成的第三和第四通路孔；以及將導(dǎo)電膠填入第一到第四通路孔中。
第一和第二陶瓷片形成為正方形形狀。
當(dāng)將第一和第二陶瓷片層疊時，第一和第二內(nèi)部電極圖樣的預(yù)定部分相互重疊。
第一和第二內(nèi)部電極圖樣相互重疊的面積根據(jù)靜電容量而不相同。
第三和第四通路孔的尺寸與第一和第二通路孔的尺寸相同。
此外，第三和第四通路孔的尺寸大于第一和第二通路孔的尺寸。
根據(jù)本發(fā)明的另一方面，制造內(nèi)置式上/下電極多層部件的方法進一步在其中填入了導(dǎo)電膠的第二多層片狀產(chǎn)品的上部和下部分別形成金屬層。
金屬層是通過連接金屬片而形成的。
在將導(dǎo)電膠填入第一到第四通路孔的同時形成金屬層。
金屬層由鎳(Ni)形成。
將金屬層電鍍以便不會被水氧化。
根據(jù)本發(fā)明的另一方面，內(nèi)置式上/下電極多層部件包括具有在其上形成的第一內(nèi)部電極圖樣的第一陶瓷片；具有在其上形成的第二內(nèi)部電極圖樣的第二陶瓷片；第一多層片狀產(chǎn)品，通過將第一和第二陶瓷片交替層疊而形成，并且在其中形成第一和第二通路孔，以分別連接第一和第二內(nèi)部電極圖樣；第二多層片狀產(chǎn)品，其中，不具有內(nèi)部電極圖樣的第三和第四陶瓷片分別連接在第一多層片狀產(chǎn)品的上部和下部，第三和第四陶瓷片具有對應(yīng)于第一和第二通路孔形成的第三和第四通路孔；以及填入第一到第四通路孔的導(dǎo)電膠。
第一和第二陶瓷片形成為正方形形狀。
當(dāng)將第一和第二陶瓷片層疊時，第一和第二內(nèi)部電極圖樣的預(yù)定部分相互重疊。
第一內(nèi)部電極圖樣形成為倒L形，而第二內(nèi)部電極圖樣形成為L形。
具有在其一邊(side)上形成的第一孔的第一內(nèi)部電極圖樣形成為正方形形狀，而具有在其一邊上形成的第二孔的第二內(nèi)部電極圖樣形成為正方形形狀。
第一內(nèi)部電極圖樣形成為倒L形或L形，并且第二內(nèi)部電極圖樣的預(yù)定部分與第一內(nèi)部電極圖樣重疊，以便實現(xiàn)低電容范圍(capacity band)。
具有在其一邊上形成的第一孔的第一內(nèi)部電極圖樣形成為正方形形狀，而具有在其一邊上形成的第二孔的第二內(nèi)部電極圖樣形成為使得整個第二內(nèi)部電極圖樣包含在第一內(nèi)部電極圖樣中。
第三和第四通路孔具有與第一和第二通路孔相同的尺寸。
此外，第三和第四通路孔具有大于第一和第二通路孔的尺寸。
根據(jù)本發(fā)明的又一方面，內(nèi)置式上/下電極多層部件進一步包括在其中填入了導(dǎo)電膠的第二多層片狀產(chǎn)品的上部和下部之上形成的金屬層。
金屬層由金屬片形成。
在將導(dǎo)電膠填入第一到第四通路孔的同時形成金屬層。
將金屬層電鍍以便不會被水氧化。
內(nèi)置式上/下電極多層部件是通過根據(jù)以上方面中的任一方面的方法來制造的。
由于所形成的具有多個層疊陶瓷片的內(nèi)部電極圖樣相互重疊的面積根據(jù)靜電容量而不相同，所以可實現(xiàn)期望范圍的靜電容量。
無需形成鎳層，即可形成上外部電極和下外部電極。
另外，當(dāng)部件內(nèi)置入基板時，通路孔容易在基板中形成。而且，用于將部件內(nèi)置入基板中的打孔或鉆孔處理的次數(shù)可減少到一次，并且可提高部件的抗彎強度。
圖4到圖7示出了內(nèi)置式上/下電極多層部件，在該部件中，形成的具有多個層疊陶瓷片的內(nèi)部電極圖樣相互重疊的面積根據(jù)靜電容量而不相同，所以可實現(xiàn)期望范圍的靜電容量。


通過以下結(jié)合附圖的實施例的描述，本發(fā)明的總的發(fā)明構(gòu)思的這些和/或其他方面和優(yōu)點將變得顯而易見，并且更易于被理解，附圖中圖1是示出了根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件的透視圖；圖2是沿圖1A-A線的剖視圖；圖3a和圖3b是用來解釋說明根據(jù)相關(guān)技術(shù)的內(nèi)置式左/右電極多層部件的問題的參考圖；圖4a到圖4g是解釋說明根據(jù)本發(fā)明第一實施例制造內(nèi)置式上/下電極多層部件的過程的示圖；圖5a到圖5g是解釋說明根據(jù)本發(fā)明第二實施例制造內(nèi)置式上/下電極多層部件的過程的示圖；圖6a和圖6b是解釋說明根據(jù)本發(fā)明第三實施例制造內(nèi)置式上/下電極多層部件的過程的示圖；
圖7a和圖7b是解釋說明根據(jù)本發(fā)明第四實施例制造內(nèi)置式上/下電極多層部件的過程的示圖；圖8是解釋說明根據(jù)本發(fā)明第五實施例制造內(nèi)置式上/下電極多層部件的過程的示圖；圖9是解釋說明根據(jù)本發(fā)明第六實施例制造內(nèi)置式上/下電極多層部件的過程的示圖；圖10是解釋說明根據(jù)本發(fā)明第七實施例制造內(nèi)置式上/下電極多層部件的過程的示圖。
具體實施例方式
下面將詳細(xì)參照本發(fā)明的總的發(fā)明構(gòu)思(其實例在附圖中示出)的實施例，其中，全文中相同的參考標(biāo)號表示相同的元件。以下參照附圖描述實施例，以解釋說明本發(fā)明的總的發(fā)明構(gòu)思。
在下文中，將參照附圖詳細(xì)描述本發(fā)明的優(yōu)選實施例。
圖4a到4g是解釋說明根據(jù)本發(fā)明第一實施例制造內(nèi)置式上/下電極多層部件的過程的示圖，該過程的步驟如下。
參照圖4a，在第一陶瓷片10a的一邊上形成具有預(yù)定形狀的第一內(nèi)部電極圖樣12a，并且在第二陶瓷片10b的一邊上形成第二內(nèi)部電極圖樣12b。當(dāng)?shù)谝缓偷诙沾善?0a和10b相互重疊時，部分第一內(nèi)部電極圖樣12a與部分第二內(nèi)部電極圖樣12b重疊。
此時，第一和第二陶瓷片10a和10b形成為正方形形狀(即長度和寬度彼此相同)。如圖4a所示，第一內(nèi)部電極圖樣12a形成為倒L形，而第二內(nèi)部電極圖樣12b形成為L形。
形成的第一和第二內(nèi)部電極圖樣12a和12b的形狀可根據(jù)靜電容量而不相同。
第一和第二陶瓷片10a和10b的靜電容量可用下面的公式1來表示。
C=QS=ϵ0ϵrnSt]]>其中，S表示第一和第二內(nèi)部電極圖樣12a和12b相互重疊的面積，ε0表示在第一和第二內(nèi)部電極圖樣12a和12b之間的物質(zhì)的相對介電常數(shù)，εr表示比例常數(shù)(proportional constant)，Q表示電荷，n表示第一和第二陶瓷片10a和10b的數(shù)量，以及t表示第一和第二陶瓷片10a和10b的厚度。
為了增大公式1中的靜電容量C，可以增大第一和第二內(nèi)部電極圖樣12a和12b相互重疊的面積S，可在第一和第二陶瓷片10a和10b之間使用具有較大相對介電常數(shù)的物質(zhì)，或可減小第一和第二陶瓷片10a和10b之間的距離。
因此，如果增大第一和第二內(nèi)部電極圖樣12a和12b相互重疊的面積，靜電容量C就會增加。反之，如果減小第一和第二內(nèi)部電極圖樣12a和12b相互重疊的面積，靜電容量C就會降低。
在本發(fā)明中，形成的第一和第二內(nèi)部電極圖樣12a和12b相互重疊的面積不相同，以便實現(xiàn)期望的靜電容量C。因此，可實現(xiàn)具有與在第一實施例中已實現(xiàn)的形狀不相同的形狀的第一和第二內(nèi)部電極圖樣12a和12b。
接著，如圖4b所示，將多個第一和第二陶瓷片10a和10b交替地層疊以便形成第一多層片狀產(chǎn)品20。
如圖4c所示，在第一多層片狀產(chǎn)品20上，形成第一通路孔22以便連接在第一陶瓷片10a中形成的第一內(nèi)部電極圖樣12a，并且形成第二通路孔21以便連接在第二陶瓷片10b中形成的第二內(nèi)部電極圖樣12b。
如圖4d所示，在第三陶瓷片30a上形成另一個具有與上述第二通路孔21相同的尺寸和位置的第二通路孔21，并且在第四陶瓷片30b上形成具有與上述第一通路孔22相同的尺寸和位置的另一個通路孔22。第三和第四陶瓷片30a和30b不具有在其上形成的內(nèi)部電極圖樣。
如圖4d和4e所示，將多個第三和第四陶瓷片30a和30b層疊，以使第一多層片狀產(chǎn)品20的上部和下部分別具有期望的厚度。
圖4e示出了第二多層片狀產(chǎn)品40，在其中，第三和第四陶瓷片30a和30b接合(連接)至第一多層片狀產(chǎn)品20的上部和下部。在第二多層片狀產(chǎn)品40的頂面上，形成第二通路孔21以便連接第二內(nèi)部電極圖樣12b。在第二多層片狀產(chǎn)品40的底面上，形成第一通路孔22以便連接第一內(nèi)部電極圖樣12a。
如圖4f所示，將導(dǎo)電膠41填入在第二多層片狀產(chǎn)品40上形成的第一和第二通路孔22和21中，然后進行干燥。
通過填入第一和第二通路孔22和21中的膠41，第一陶瓷片10a的第一內(nèi)部電極圖樣12a相互電連接，并且第二陶瓷片10b的第二內(nèi)部電極圖樣12b相互電連接。
如圖4f和4g所示，在其中填入了膠41的第二多層片狀產(chǎn)品40的上部和下部分別形成鎳(Ni)層50a和50b。
鎳層50a和50b可通過以下兩種方法中的任何一種方法來形成。第一種方法是形成呈片狀的鎳層50a和50b以便于連接，如圖4f所示。第二種方法是在將膠41填入第一和第二通路孔22和21中的同時形成鎳層50a和50b，如圖4g所示。在后一方法中，鎳用作膠41以便第一和第二通路孔22和21與鎳層50a和50b同時形成。
在形成鎳層50a和50b時，可將鎳層50a和50b進行電鍍以便不會被水氧化。
最后，在打磨后，經(jīng)過塑化(plasticzing)以及氧化處理(burningprocesss，燃燒處理)，完全制成具有期望形狀的芯片。
在此之后，通過刀刃切割(blade-cutting)、激光切割、以及劃線切割(dicing)中的任一種方式將芯片分成單元芯片。
圖5a到圖5g是解釋說明根據(jù)本發(fā)明第二實施例制造內(nèi)置式上/下電極多層部件的過程的示圖，其中，實現(xiàn)的內(nèi)部電極圖樣具有不同形狀以便內(nèi)部電極圖樣相互重疊的面積與第一實施例的面積不同。
如圖5a所示，形成內(nèi)置式上/下電極多層部件以便在第一陶瓷片60a的一邊上形成具有預(yù)定形狀的第一內(nèi)部電極圖樣62a，以及在第二陶瓷片60b的一邊上形成第二內(nèi)部電極圖樣62b。當(dāng)?shù)谝缓偷诙沾善?0a和60b相互重疊時，部分第一內(nèi)部電極圖樣62a與部分第二內(nèi)部電極圖樣62b交迭。
與第一實施例中相同，第一和第二陶瓷片60a和60b形成為正方形形狀(即長度和寬度相同)。如圖5a所示，具有在其一個角處形成的第一孔64a的第一內(nèi)部電極圖樣62a形成為正方形形狀。具有在其一個角處形成的第二孔64b的第二內(nèi)部電極圖樣62b形成為正方形形狀。當(dāng)?shù)谝缓偷诙沾善瑢盈B時，第一和第二孔64a和64b位于對角方向。
如圖5b所示，將多個第一和第二陶瓷片60a和60b交替層疊以便形成第一多層片狀產(chǎn)品70。
如圖5c所示，在第一多層片狀產(chǎn)品70上，在第二孔64b中形成用于連接第一陶瓷片60a的第一內(nèi)部電極圖樣62a的第一通路孔71，并且在第一孔64a中形成用于連接第二陶瓷片60b的第二內(nèi)部電極圖樣62b的第二通路孔72。為了防止第一和第二內(nèi)部電極圖樣62a和62b短路，第一通路孔71的尺寸小于第二孔64b的尺寸，并且第二通路孔72的尺寸也小于第一孔64a的尺寸。
如圖5d所示，在第三陶瓷片80a上形成另一個具有與上述第一通路孔71相同的尺寸和位置的第一通路孔71，并且在第四陶瓷片80b上形成另一個具有與上述第二通路孔72相同的尺寸和位置的第二通路孔72。第三和第四陶瓷片80a和80b不具有在其上形成的內(nèi)部電極圖樣。
如圖5d和5e所示，將多個第三和第四陶瓷片80a和80b層疊以使第一多層片狀產(chǎn)品70的上部和下部上分別具有期望的厚度。
圖5e示出了第二多層片狀產(chǎn)品90，在其中，第三和第四陶瓷片80a和80b分別接合(連接)至第一多層片狀產(chǎn)品70的上部和下部上。在第二多層片狀產(chǎn)品90的一邊上形成用于連接第一內(nèi)部電極圖樣62a的第一通路孔71，并且在第二多層片狀產(chǎn)品90的另一邊上形成用于連接第二內(nèi)部電極圖樣62b的第二通路孔。
如圖5f所示，將導(dǎo)電膠91填入分別在第二多層片狀產(chǎn)品90的一邊以及另一邊上形成的第一和第二通路孔71和72中，然后進行干燥。
通過填入第一和第二通路孔71和72中的膠91，使得在第一陶瓷片60a中形成的第一內(nèi)部電極圖樣62a相互電連接，并且使得在第二陶瓷片60b中形成的第二內(nèi)部電極圖樣62b相互電連接。
如圖5f和圖5g所示，在填入了膠91的第二多層片狀產(chǎn)品90的上部和下部上分別形成鎳(Ni)層100a和100b。
鎳層100a和100b可通過以下兩種方法的任一種方法來形成。第一種方法是形成呈片狀的鎳層100a和100b以便于連接，如圖5f所示。第二種方法是在將膠91填入第一和第二通路孔71和72中的同時形成鎳層100a和100b，如圖5g所示。在后一方法中，鎳用作膠91以便第一和第二通路孔71和72與鎳層100a和100b同時形成。
在形成鎳層100a和100b時，可將鎳層100a和100b進行電鍍以便不會被水氧化。
最后，在打磨后，經(jīng)過塑化以及氧化處理，完全制成具有期望形狀的芯片，然后將芯片分成單元芯片。
接下來，將參照圖6和圖7描述制造具有低電容范圍(capacityband)的內(nèi)置式上/下電極多層部件的方法。
圖6a和圖6b是解釋說明根據(jù)本發(fā)明第三實施例制造內(nèi)置式上/下電極多層部件的過程的示圖。
在根據(jù)第三實施例的內(nèi)置式上/下電極多層部件中，減小陶瓷片層疊時內(nèi)部電極圖樣相互重疊的面積以便實現(xiàn)低電容范圍。該內(nèi)置式上/下電極多層部件的制造幾乎與第一和第二實施例的制造相同。
如上所述，靜電容量根據(jù)內(nèi)部電極圖樣相互重疊的面積而不相同。因此，如果減小內(nèi)部電極圖樣相互重疊的面積，就可實現(xiàn)低電容范圍。
根據(jù)第三實施例的內(nèi)置式上/下電極多層部件的內(nèi)部電極圖樣的形成如下。如圖6a所示，在第一陶瓷片110a的一邊上形成具有預(yù)定形狀的第一內(nèi)部電極圖樣112a，并且在第二陶瓷片110b的一邊上形成第二內(nèi)部電極圖樣112b，以便當(dāng)?shù)谝缓偷诙沾善?10a和110b層疊時覆蓋第一內(nèi)部電極圖樣112a的預(yù)定部分。
例如，第一內(nèi)部電極圖樣112a形成為倒L形(或L形)，如圖6a所示。第二內(nèi)部電極圖樣112b形成為覆蓋部分第一內(nèi)部電極圖樣112a，以便能夠?qū)崿F(xiàn)低電容范圍。
與圖4b(或圖5b)中類似，將其中分別形成有第一和第二內(nèi)部電極圖樣112a和112b的第一和第二陶瓷片110a和110b交替層疊，以便形成多層片狀產(chǎn)品，參見圖6b。
接著，在第一內(nèi)部電極圖樣112a上形成第一通路孔(未示出)，以便多層片狀產(chǎn)品的第一內(nèi)部電極圖樣112a相互連接，并且在第二內(nèi)部電極圖樣112b上形成第二通路孔(未示出)，以便多層片狀產(chǎn)品的第二內(nèi)部電極圖樣112b相互連接。
將其中形成有第一和第二通路孔的陶瓷片相互連接以形成多層片狀產(chǎn)品之后，將導(dǎo)電膠114填入第一和第二通路孔。
最后，與在圖4f和圖4g(或圖5f和圖5g)中類似，在多層片狀產(chǎn)品的上部和下部上分別形成鎳(Ni)層。接著，通過打磨處理以及塑化和氧化處理，完全制成具有期望形狀的芯片。
圖7a和圖7b是解釋說明根據(jù)本發(fā)明第四實施例制造內(nèi)置式上/下電極多層部件的過程的示圖。
在根據(jù)第四實施例的內(nèi)置式上/下電極多層部件中，形成的內(nèi)部電極圖樣具有不同形狀以便實現(xiàn)低電容范圍，如在圖6中。
內(nèi)置式上/下電極多層部件的形成如下。如圖7a所示，在第一陶瓷片120a上形成具有在一邊上形成的第一孔124a的第一內(nèi)部電極圖樣122a，并且在第二陶瓷片120b上形成具有在一邊上形成的第二孔124b的第二內(nèi)部電極圖樣122b。當(dāng)?shù)谝缓偷诙沾善?20a和120b層疊時，第一孔124a位于與第二孔124b相對的一邊。形成的第二內(nèi)部電極圖樣122b足夠小，以致整個第二內(nèi)部電極圖樣122b與第一內(nèi)部電極圖樣122a重疊。
例如，如圖7a所示，具有第一孔124a的第一內(nèi)部電極圖樣122a形成為正方形形狀，并且形成的具有第二孔124b的第二內(nèi)部電極圖樣122b足夠小，以致整個第二內(nèi)部電極圖樣122b被包在第一內(nèi)部電極圖樣122a中。
同樣地，如在圖4b(或圖5b)中，在其中形成有第一和第二內(nèi)部電極圖樣122a和122b的第一和第二陶瓷片120a和120b交替層疊，以便形成多層片狀產(chǎn)品。
在第二孔124b內(nèi)，形成第一通路孔(未示出)，以便多層的第一內(nèi)部電極圖樣122a相互連接。在第一孔124a內(nèi)，形成第二通路孔(未示出)，以便第二內(nèi)部電極圖樣122b相互連接。
在其中形成有第一和第二通路孔的陶瓷片接合(join，連接)至多層片狀產(chǎn)品的上部和下部上之后，將導(dǎo)電膠127填入第一和第二通路孔中。
最后，如在圖4f和圖4g(或圖5f和圖5g)中，在多層片狀產(chǎn)品的上部和下部上形成鎳(Ni)層，然后通過打磨處理以及氧化和塑化處理，完全制成具有期望形狀的芯片。
接下來，將參照圖8到圖10描述僅利用通路孔而無需在多層片狀產(chǎn)品的上部和下部分上形成任何鎳層來形成外部電極的方法。
圖8是解釋說明根據(jù)本發(fā)明第五實施例制造內(nèi)置式上/下電極多層部件的過程的示圖。
參照圖8，示出的多層片狀產(chǎn)品20通過與在圖4a到圖4c(或圖5a到圖5c)中的相同的過程形成。在多層片狀產(chǎn)品20的一個角上，形成第一通路孔22以便連接第一內(nèi)電極(inner electrode)(未示出)。在前述一個角的對角方向的另一個角上，形成第二通路孔21，以便連接第二內(nèi)電極(未示出)。
在多層片狀產(chǎn)品20的上部和下部上，分別層疊多個陶瓷片230a和230b以獲得期望的厚度，在其中分別形成第三和第四通路孔221和222。
陶瓷片230a和230b不具有在其上形成的任何內(nèi)部電極圖樣。第三和第四通路孔221和222的尺寸大于第一和第二通路孔22和21的尺寸。
在其中形成有第三和第四通路孔221和222的陶瓷片230a和230b接合(join，連接)至多層片狀產(chǎn)品20的上部和下部上之后，將導(dǎo)電膠填入第一至第四通路孔22、21、221、以及222中，然后進行干燥。接著，通過打磨處理以及氧化和塑化處理，完全制成具有期望形狀的芯片。
在以這種方式制造的內(nèi)置式上/下電極多層部件中，在上部和下部形成的第三和第四通路孔221和222大于第一和第二通路孔22和21。因此，可僅通過通路孔來形成外部電極，而無需在多層片狀產(chǎn)品的上部和下部形成鎳(Ni)層。
圖9是解釋說明根據(jù)本發(fā)明第六實施例制造內(nèi)置式上/下電極多層部件的過程的示圖。
在制造內(nèi)置式上/下電極多層部件中，進行多次打孔或鉆孔，以便分別在陶瓷片330a和330b上形成的通路孔321和322具有比在多層片狀產(chǎn)品20上形成的第一和第二通路孔更大的尺寸，如圖9所示。
與在圖8中類似，在頂面和底面上形成的外部電極具有比已有的通路孔更大的尺寸。因此，可僅通過通路孔來形成外部電極，而無需在頂面和底面上形成鎳層。
圖10是解釋說明根據(jù)本發(fā)明第七實施例制造內(nèi)置式上/下電極多層部件的過程的示圖。
參照圖10，示出的多層片狀產(chǎn)品20通過與在圖4a到圖4c(或圖5a到圖5c)中相同的過程形成。在多層片狀產(chǎn)品20的對角線上的角上，分別形成用于連接第一內(nèi)部電極圖樣(未示出)的第一通路孔22和用于連接第二內(nèi)部電極圖樣(未示出)的第二通路孔21。
在多層片狀產(chǎn)品20的上部和下部，分別層疊多個陶瓷片330a和330b以便獲得期望的厚度，在其中形成第一和第二通路孔22和21。陶瓷片330a和330b不具有在其上形成的任何內(nèi)部電極圖樣。
在其中形成有第一和第二通路孔22和21的陶瓷片330a和330b接合(join，連接)至多層片狀產(chǎn)品20的上部和下部上之后，將導(dǎo)電膠填入第一和第二通路孔22和21中，然后進行干燥。
以這種方式制造的內(nèi)置式上/下電極多層部件設(shè)置有兩個外部電極，其分別形成于上部和下部上以便連接第一和第二內(nèi)部電極圖樣。因此，當(dāng)將內(nèi)置式上/下電極多層部件安裝在基板內(nèi)時，可只在一個方向上形成通路孔，這使得易于形成通路孔。換句話說，在傳統(tǒng)情形中，在部件的上部和下部上分別形成外部電極，用于連接上電極的通路孔不難形成，但是在部件的下部上形成連接下電極的通路孔就非常困難。
在本發(fā)明中，已舉例說明了多層陶瓷電容器(MLCC)，并將其描述為在其中形成有上外部電極和下外部電極的多層部件。但是，本發(fā)明可應(yīng)用于所有利用多層方法的電子部件。
盡管參照其典型實施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，對其在形式和細(xì)節(jié)上所作的各種改變和修改都不脫離由下面的權(quán)利要求所限定的本發(fā)明的范圍。
如上所述，在根據(jù)本發(fā)明的內(nèi)置式上/下電極多層部件及其制造方法中，可實現(xiàn)以下優(yōu)點。形成的具有多個層疊陶瓷片的內(nèi)部電極圖樣相互重疊的面積根據(jù)靜電容量而不相同，由此來實現(xiàn)期望的靜電容量范圍。
此外，將多個具有互不相同的內(nèi)部電極圖樣的第一和第二陶瓷片交替層疊，并且形成了用于分別連接第一和第二陶瓷片的第一和第二通路孔。然后，當(dāng)在分別接合至多層片狀產(chǎn)品的頂面和底面上的陶瓷片上形成通路孔時，形成的通路孔具有比第一和第二通路孔更大的尺寸，這使得有可能僅通過通路孔來形成外部電極，而無需形成鎳層。
由于在上部和下部的整個或預(yù)定部分形成內(nèi)置式上/下電極多層部件的外部電極，所以很容易在基板上形成通路孔。
制造的內(nèi)置式上/下電極多層部件具有相同的長度和寬度。因此，打孔或鉆孔處理的次數(shù)可減少到一次，進行打孔或鉆孔用于將部件內(nèi)置入基板中。而且，可提高部件的抗彎強度。
可以在無需進行傳統(tǒng)芯片制造中通常需要進行的外部電極形成過程的情況下形成外部電極。
上外部電極和下外部電極通過層疊或印刷方法來形成，而無需進行外部電極涂覆過程。因此，通過簡單和廉價的方法就可將電極內(nèi)置入基板中。
盡管示出并描述了本發(fā)明的總的發(fā)明構(gòu)思的一些實施例，但本領(lǐng)域的技術(shù)人員應(yīng)該理解，在不脫離本發(fā)明的總的發(fā)明構(gòu)思的原則和精神下，可以對這些實施例進行改變，本發(fā)明的總的發(fā)明構(gòu)思的范圍由所附權(quán)利要求及其等價物所限定。
權(quán)利要求
1.一種制造內(nèi)置式上/下電極多層部件的方法，包括將具有在其上形成的第一內(nèi)部電極圖樣的第一陶瓷片和具有在其上形成的第二內(nèi)部電極圖樣的第二陶瓷片交替層疊，以便形成第一多層片狀產(chǎn)品；在所述第一多層片狀產(chǎn)品上形成第一和第二通路孔，所述第一和第二通路孔分別連接所述第一和第二內(nèi)部電極圖樣；將不具有內(nèi)部電極圖樣的第三和第四陶瓷片分別接合至所述第一多層片狀產(chǎn)品的上部和下部上，以便形成第二多層片狀產(chǎn)品，所述第三和第四陶瓷片具有對應(yīng)于所述第一和第二通路孔形成的第三和第四通路孔；以及將導(dǎo)電膠填入所述第一到第四通路孔。
2.根據(jù)權(quán)利要求1所述的制造內(nèi)置式上/下電極多層部件的方法，其中，所述第一和第二陶瓷片形成為正方形形狀。
3.根據(jù)權(quán)利要求1所述的制造內(nèi)置式上/下電極多層部件的方法，其中，當(dāng)將所述第一和第二陶瓷片層疊時，所述第一和第二內(nèi)部電極圖樣的預(yù)定部分相互重疊。
4.根據(jù)權(quán)利要求3所述的制造內(nèi)置式上/下電極多層部件的方法，其中，所述第一和第二內(nèi)部電極圖樣相互重疊的面積根據(jù)靜電容量而不相同。
5.根據(jù)權(quán)利要求1所述的制造內(nèi)置式上/下電極多層部件的方法，其中，所述第三和第四通路孔的尺寸與所述第一和第二通路孔的尺寸相同。
6.根據(jù)權(quán)利要求1所述的制造內(nèi)置式上/下電極多層部件的方法，其中，所述第三和第四通路孔的尺寸大于所述第一和第二通路孔的尺寸。
7.根據(jù)權(quán)利要求1所述的制造內(nèi)置式上/下電極多層部件的方法，進一步包括在填入了所述導(dǎo)電膠的所述第二多層片狀產(chǎn)品的上部和下部上分別形成金屬層。
8.根據(jù)權(quán)利要求7所述的制造內(nèi)置式上/下電極多層部件的方法，其中，所述金屬層通過連接金屬片來形成。
9.根據(jù)權(quán)利要求7所述的制造內(nèi)置式上/下電極多層部件的方法，其中，在將導(dǎo)電膠填入所述第一到第四通路孔的同時形成所述金屬層。
10.根據(jù)權(quán)利要求7到9中任一項所述的制造內(nèi)置式上/下電極多層部件的方法，其中，所述金屬層由鎳(Ni)形成。
11.根據(jù)權(quán)利要求10所述的制造內(nèi)置式上/下電極多層部件的方法，其中，將所述金屬層進行電鍍以便不會被水氧化。
12.一種內(nèi)置式上/下電極多層部件，包括具有在其上形成的第一內(nèi)部電極圖樣的第一陶瓷片；具有在其上形成的第二內(nèi)部電極圖樣的第二陶瓷片；第一多層片狀產(chǎn)品，其通過交替層疊所述第一和第二陶瓷片來形成，并且在其中形成第一和第二通路孔以分別連接所述第一和第二內(nèi)部電極圖樣；第二多層片狀產(chǎn)品，其中，不具有內(nèi)部電極圖樣的第三和第四陶瓷片分別接合至所述第一多層片狀產(chǎn)品的上部和下部，所述第三和第四陶瓷片具有對應(yīng)于所述第一和第二通路孔形成的第三和第四通路孔；以及填入所述第一到第四通路孔中的導(dǎo)電膠。
13.根據(jù)權(quán)利要求12所述的內(nèi)置式上/下電極多層部件，其中，所述第一和第二陶瓷片形成為正方形形狀。
14.根據(jù)權(quán)利要求12所述的內(nèi)置式上/下電極多層部件，其中，當(dāng)將所述第一和第二陶瓷片層疊時，所述第一和第二內(nèi)部電極圖樣的預(yù)定部分相互重疊。
15.根據(jù)權(quán)利要求14所述的內(nèi)置式上/下電極多層部件，其中，所述第一內(nèi)部電極圖樣形成為倒L形，并且所述第二內(nèi)部電極圖樣形成為L形。
16.根據(jù)權(quán)利要求14所述的內(nèi)置式上/下電極多層部件，其中，具有在其一邊上形成的第一孔的所述第一內(nèi)部電極圖樣形成為正方形形狀，以及具有在其一邊上形成的第二孔的所述第二內(nèi)部電極圖樣形成為正方形形狀。
17.根據(jù)權(quán)利要求14所述的內(nèi)置式上/下電極多層部件，其中，所述內(nèi)部電極圖樣形成為倒L形或L形，并且所述第二內(nèi)部電極圖樣的預(yù)定部分與所述第一內(nèi)部電極圖樣重疊以便實現(xiàn)低電容范圍。
18.根據(jù)權(quán)利要求14所述的內(nèi)置式上/下電極多層部件，其中，具有在其一邊上形成的第一孔的所述第一內(nèi)部電極圖樣形成為正方形形狀，并且具有在其一邊上形成的第二孔的所述第二內(nèi)部電極圖樣形成為使得所述整個第二內(nèi)部電極圖樣被包在所述第一內(nèi)部電極圖樣中。
19.根據(jù)權(quán)利要求12所述的內(nèi)置式上/下電極多層部件，其中，所述第三和第四通路孔具有與所述第一和第二通路孔相同的尺寸。
20.根據(jù)權(quán)利要求12所述的內(nèi)置式上/下電極多層部件，其中，所述第三和第四通路孔具有大于所述第一和第二通路孔的尺寸。
21.根據(jù)權(quán)利要求12所述的內(nèi)置式上/下電極多層部件，進一步包括在其中填入了所述導(dǎo)電膠的所述第二多層片狀產(chǎn)品的上部和下部上形成的金屬層。
22.根據(jù)權(quán)利要求21所述的內(nèi)置式上/下電極多層部件，其中，所述金屬層由金屬片形成。
23.根據(jù)權(quán)利要求21所述的內(nèi)置式上/下電極多層部件，其中，在將所述導(dǎo)電膠填入所述第一到第四通路孔的同時形成所述金屬層。
24.根據(jù)權(quán)利要求21到23中任一項所述的內(nèi)置式上/下電極多層部件，其中，所述金屬層經(jīng)過電鍍以便不會被水氧化。
全文摘要
本發(fā)明涉及制造內(nèi)置式上/下電極多層部件的方法，包括將具有在其上形成的第一內(nèi)部電極圖樣的第一陶瓷片和具有在其上形成的第二內(nèi)部電極圖樣的第二陶瓷片交替層疊，以便形成第一多層片狀產(chǎn)品；在第一多層片狀產(chǎn)品上形成第一和第二通路孔，該第一和第二通路孔分別連接第一和第二內(nèi)部電極圖樣；將不具有內(nèi)部電極圖樣的第三和第四陶瓷片分別接合至第一多層片狀產(chǎn)品的上部和下部，以便形成第二多層片狀產(chǎn)品，第三和第四陶瓷片具有對應(yīng)于第一和第二通路孔形成的第三和第四通路孔；以及在第一到第四通路孔中填入導(dǎo)電膠。
文檔編號H01G4/005GK1892935SQ20061008289
公開日2007年1月10日 申請日期2006年6月19日 優(yōu)先權(quán)日2005年6月22日
發(fā)明者姜晟馨, 安鎮(zhèn)庸, 曹碩鉉, 崔泳惇, 丁海碩, 沈昌勛 申請人:三星電機株式會社