專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置。
背景技術(shù)：
現(xiàn)有技術(shù)中，當(dāng)在襯墊的下方配置MOS晶體管等半導(dǎo)體元件時(shí)，則往往會(huì)由于焊接時(shí)的應(yīng)力等原因而損壞MOS晶體管等半導(dǎo)體元件的特性，因此，在半導(dǎo)體芯片上，俯視觀察時(shí)，襯墊形成部和形成半導(dǎo)體元件的區(qū)域是分開(kāi)設(shè)置的。但是，隨著近年來(lái)的半導(dǎo)體芯片的精細(xì)化以及高集成化，迫切希望在襯墊的下方也配置半導(dǎo)體元件。在特開(kāi)2002-319587號(hào)公報(bào)中披露了此類技術(shù)的一個(gè)實(shí)例。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供可以在襯墊的下方設(shè)置半導(dǎo)體元件的可靠性高的半導(dǎo)體裝置。
(1)根據(jù)本發(fā)明的半導(dǎo)體裝置，包括半導(dǎo)體層；晶體管，其具有設(shè)置于所述半導(dǎo)體層上的柵極絕緣層以及柵電極；層間絕緣層，其設(shè)置于所述晶體管的上方；以及，電極墊，其設(shè)置于所述層間絕緣層的上方，俯視觀察時(shí)，與所述柵電極的至少一部分相重疊，其中，所述晶體管為高耐壓晶體管，所述高耐壓晶體管在所述柵電極端部的下方設(shè)置有比所述柵極絕緣層的膜厚更厚的絕緣層。
根據(jù)本發(fā)明的半導(dǎo)體裝置，在電極墊的下方設(shè)置有晶體管，俯視觀察中，該晶體管的柵電極與電極墊至少一部分相重疊。并且，包含于本發(fā)明半導(dǎo)體裝置中的晶體管在柵電極的端部的下方具有比柵極絕緣層的膜厚更厚的絕緣層。例如，柵電極的端部隔著膜厚較薄的絕緣層形成于半導(dǎo)體層上時(shí)，在柵電極的端部所處的半導(dǎo)體層上有可能產(chǎn)生應(yīng)力失配的現(xiàn)象。當(dāng)受到電極墊或凸塊形成時(shí)的應(yīng)力、或由于凸塊的內(nèi)部應(yīng)力而產(chǎn)生的持續(xù)應(yīng)力，這種應(yīng)力失配將成為惡化柵極絕緣層等的原因之一。因此，引起漏電流發(fā)生等問(wèn)題，從而降低特性，但是，根據(jù)本發(fā)明的半導(dǎo)體裝置，由于柵電極的端部設(shè)置于比柵極絕緣層的膜厚更厚的絕緣層之上，因此，可以抑制上述問(wèn)題的發(fā)生。其結(jié)果，可以提供即使在電極墊的下方設(shè)置半導(dǎo)體元件，也可以避免特性改變的半導(dǎo)體裝置。
并且，因?yàn)榭梢栽陔姌O墊(凸塊)的下面設(shè)置半導(dǎo)體元件，所以可以實(shí)現(xiàn)半導(dǎo)體芯片的精細(xì)化。因此，可以增加由半導(dǎo)體晶片制成的半導(dǎo)體芯片的數(shù)量，從而可以降低制造成本。
此外，在本發(fā)明中提及的設(shè)于特定的A層(以下稱作“A層”)的上方的特定的B層(以下稱作“B層”)既包括在A層的上面直接設(shè)置B層的情況，也包括在A層的上面隔著其他層設(shè)置B層的情況。
根據(jù)本發(fā)明的半導(dǎo)體裝置還可以采取以下形態(tài)。
(2)在根據(jù)本發(fā)明的半導(dǎo)體裝置中，還可以包括鈍化層，其具有開(kāi)口，該開(kāi)口在所述電極墊的上方，使該電極墊的至少一部分露出；以及，凸塊，其至少設(shè)置于所述開(kāi)口處。
(3)在根據(jù)本發(fā)明的半導(dǎo)體裝置中，俯視觀察中，所述柵電極的全部與所述電極墊的一部分可以相重疊。
(4)在根據(jù)本發(fā)明的半導(dǎo)體裝置中，所述絕緣層可以是LOCOS絕緣層或槽絕緣層。并且，在根據(jù)本發(fā)明的半導(dǎo)體裝置中，LOCOS絕緣層除了包括通過(guò)LOCOS法形成的絕緣層之外，還包括通過(guò)半埋入式LOCOS法而形成的絕緣層。


圖1(A)是本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置的示意性俯視圖，圖1(B)是沿圖1(A)的A-A線的剖面圖。
具體實(shí)施例方式
下面，參照

本發(fā)明的實(shí)施方式。
圖1(A)是本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置的示意性俯視圖，其示意性示出了埋入半導(dǎo)體層中的絕緣層(灰色區(qū)域)、雜質(zhì)區(qū)域以及柵電極(柵極絕緣層)和電極墊之間的位置關(guān)系。圖1(B)是沿圖1(A)的A-A線的剖面圖。首先，本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置包括第一區(qū)域10N和第二區(qū)域10P，該第一區(qū)域10N和第二區(qū)域10P由設(shè)置于半導(dǎo)體層10中的元件分離絕緣層20劃定。在第一區(qū)域10N上設(shè)置有N溝道型MIS晶體管100，在第二區(qū)域10P上設(shè)置有P溝道型MIS晶體管120。
N溝道型MIS晶體管100為在柵電極106的端部的下方設(shè)置有比柵極絕緣層104的膜厚更厚的絕緣層102(以下也稱“補(bǔ)償絕緣層”)的高耐壓晶體管。P溝道型MIS晶體管120為在柵電極126端部的下方設(shè)置有比柵極絕緣層124的膜厚更厚的絕緣層122(以下也叫“補(bǔ)償絕緣層”)的高耐壓晶體管。并且，在以下的說(shuō)明中，以使用P型單晶硅襯底作為半導(dǎo)體層10的情況為例進(jìn)行說(shuō)明。而且，在本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置中，元件分離絕緣層20以及后述的補(bǔ)償絕緣層102、122采用以半埋入式LOCOS法而形成的LOCOS絕緣層，但是，不限定于此。例如，也可以采用通過(guò)LOCOS法而形成的LOCOS絕緣層或通過(guò)STI(Shallow TrenchIsolation，淺槽隔離絕緣)法形成的槽絕緣層。
在半導(dǎo)體層10中，在第一區(qū)域10N以及第二區(qū)域10P上設(shè)置有連續(xù)的深N型勢(shì)阱12。在N型勢(shì)阱12內(nèi)，在第一區(qū)域10N上設(shè)置有比N型勢(shì)阱12淺的P型勢(shì)阱14。并且，雖然在圖1(B)中未圖示，但是根據(jù)需要，可以在第二區(qū)域10P上，將淺的N型勢(shì)阱設(shè)置在N型勢(shì)阱12內(nèi)。
其次，說(shuō)明N溝道型MIS晶體管100以及P溝道型MIS晶體管120。
N溝道型MIS晶體管100包括補(bǔ)償絕緣層(offset insulatinglayer)102，其設(shè)置于第一區(qū)域10N的半導(dǎo)體層10之中；柵極絕緣層104，其設(shè)置于P型勢(shì)阱14之上；柵電極106；側(cè)面絕緣層108，其設(shè)置于柵電極106的側(cè)面；以及，雜質(zhì)區(qū)域110，其設(shè)置于柵電極106的外側(cè)的P型勢(shì)阱14之內(nèi)。其中，雜質(zhì)區(qū)域110構(gòu)成源極區(qū)域或漏極區(qū)域。在補(bǔ)償絕緣層102的下面設(shè)置有摻雜濃度低于雜質(zhì)區(qū)域110的低濃度雜質(zhì)區(qū)域112。并且，如圖1(A)所示，俯視觀察中，柵電極126的一部分和電極墊42的一部分相重疊。
P溝道型MIS晶體管120包括補(bǔ)償絕緣層122，其設(shè)置于第二區(qū)域10P的半導(dǎo)體層10之中；柵極絕緣層124，其設(shè)置于N型勢(shì)阱12之上；柵電極126，其設(shè)置于柵極絕緣層124的上面；側(cè)面絕緣層128，其設(shè)置于柵電極126的側(cè)面；以及，雜質(zhì)區(qū)域130，其設(shè)置于柵電極126的外側(cè)、N型勢(shì)阱12之內(nèi)。其中，雜質(zhì)區(qū)域130構(gòu)成源極區(qū)域或漏極區(qū)域。在補(bǔ)償絕緣層122的下面設(shè)置有摻雜濃度低于雜質(zhì)區(qū)域130的低濃度雜質(zhì)區(qū)域132。并且，如圖1(A)所示，俯視觀察中，柵電極106的全部和電極墊42的一部分相重疊。
依次設(shè)置有層間絕緣層30、40以及鈍化層50，以覆蓋N溝道型MIS晶體管100以及P溝道型MIS晶體管120。層間絕緣層30之上設(shè)置有配線層32。配線層32通過(guò)設(shè)置于層間絕緣層30的接觸層34，可以實(shí)現(xiàn)與N溝道型MIS晶體管100的雜質(zhì)區(qū)域以及P溝道型MIS晶體管120的雜質(zhì)區(qū)域的電連接。
并且，在層間絕緣層40之上設(shè)置有電極墊42。電極墊42與內(nèi)部的各種配線層(未圖示)相連接。
可以使用公知的一般的材料作為層間絕緣層30、40。在鈍化層50上形成有使電極墊42的至少一部分露出的開(kāi)口52。開(kāi)口52也可以形成為只使電極墊42的中央?yún)^(qū)域露出。即，鈍化層50可以形成為覆蓋電極墊42的邊緣部的結(jié)構(gòu)。鈍化層50可以由例如SiO2、SiN、聚酰亞胺樹(shù)脂等形成。并且，在本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置中，所說(shuō)的電極墊包括由于開(kāi)口52而露出的露出面的區(qū)域，并且是比配線部寬度更大的區(qū)域。
在本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置中，至少在開(kāi)口52設(shè)置有凸塊60。也就是說(shuō)，在電極墊42的露出面上設(shè)置有凸塊60。在本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置中，圖示了凸塊60形成至鈍化層50上的情況。凸塊60可以由一層或者多層形成，而且，可以由金、鎳或者銅等金屬形成。此外，凸塊60的外形沒(méi)有特別的限定，其可以呈矩形(包括正方形以及長(zhǎng)方形)，或者圓形。并且，凸塊60的從上面看的外形可以小于電極墊42。此時(shí)，凸塊60可以只形成在與電極墊42相重疊的區(qū)域內(nèi)。
并且，雖然未圖示，在凸塊60的下面可以設(shè)置阻擋層。阻擋層用于防止電極墊42和凸塊60的擴(kuò)散。阻擋層可以由一層或者多層形成。阻擋層也可以通過(guò)噴鍍而形成。并且，阻擋層也可以進(jìn)一步具有提高電極墊42以及凸塊60的緊密性的功能。阻擋層也可以具有鈦鎢(TiW)層。由多層構(gòu)成時(shí)，阻擋層的最表面可以使用析出凸塊60的電鍍饋電用金屬層(例如Au層)。
根據(jù)本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置，在凸塊60的下方設(shè)置有具有LOCOS補(bǔ)償結(jié)構(gòu)的MIS晶體管100、120。在具有LOCOS補(bǔ)償結(jié)構(gòu)的MIS晶體管100、120中，柵電極106、126的端部設(shè)置于半導(dǎo)體層10中設(shè)置的補(bǔ)償絕緣層102、122之上。即，不包括柵電極的端部隔著膜厚較小的絕緣層設(shè)置于半導(dǎo)體層10之上的結(jié)構(gòu)。因此，可以緩解柵電極106、126的端部所處的半導(dǎo)體層10的應(yīng)力的失配。當(dāng)受到形成電極墊42或凸塊60時(shí)的應(yīng)力、或者由于凸塊60的內(nèi)部應(yīng)力所造成的連續(xù)性應(yīng)力時(shí)，應(yīng)力的失配將成為惡化柵極絕緣層等的原因之一。但是，根據(jù)本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置，由于柵電極106、126的端部設(shè)置于補(bǔ)償絕緣層之上，因此，可以抑制上述問(wèn)題的發(fā)生。其結(jié)果，根據(jù)本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置，即使在電極墊42(凸塊60)的下面設(shè)置有半導(dǎo)體元件，也可以抑制特性的劣化，因此可以提供具有可靠性以及精細(xì)化的半導(dǎo)體裝置。而且，因?yàn)閷?shí)現(xiàn)了精細(xì)化，所以可以增加由一片晶片制成的半導(dǎo)體芯片的數(shù)量。由此，可以降低制造一個(gè)半導(dǎo)體芯片的成本。
另外，在本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置中，以設(shè)置有兩層層間絕緣層30、40的情況為例進(jìn)行了說(shuō)明，但是，并不限定于此。例如，可以層壓三層以上的層間絕緣層。并且，在圖1(B)示出有，在兩個(gè)MIS晶體管100、120的上方設(shè)置有電極墊42(凸塊60)的情況，但是，并不限定于此，也可以形成大于或等于三個(gè)的多個(gè)MIS晶體管。
此外，本發(fā)明并不限定于上述的實(shí)施方式，可有各種變形。例如，本發(fā)明包括與在實(shí)施方式中說(shuō)明的結(jié)構(gòu)實(shí)質(zhì)上相同的結(jié)構(gòu)(例如，作用、方法以及結(jié)果相同的結(jié)構(gòu)，或者，目的以及結(jié)果相同的結(jié)構(gòu))。并且，本發(fā)明還包括置換實(shí)施方式中說(shuō)明的結(jié)構(gòu)中的非本質(zhì)部分所得結(jié)構(gòu)。并且，本發(fā)明還包括取得與實(shí)施方式中說(shuō)明的結(jié)構(gòu)相同作用效果的結(jié)構(gòu)，或者可以達(dá)到相同目的的結(jié)構(gòu)。并且，本發(fā)明還包括在實(shí)施方式中說(shuō)明的結(jié)構(gòu)中添加公知技術(shù)的結(jié)構(gòu)。
附圖標(biāo)記10半導(dǎo)體層10N第一區(qū)域10P第二區(qū)域 12、14N型勢(shì)阱20元件分離絕緣層 32配線層34接觸層 40層間絕緣層42電極墊 50鈍化層52開(kāi)口60凸塊100N溝道型MIS晶體管120P溝道型MIS晶體管102、122補(bǔ)償絕緣層104、124柵極絕緣層106、126柵電極108、128側(cè)面絕緣層110、130雜質(zhì)區(qū)域 112、132低濃度雜質(zhì)區(qū)域
權(quán)利要求
1.一種半導(dǎo)體裝置，其包括半導(dǎo)體層；晶體管，其設(shè)置于所述半導(dǎo)體層上，并具有柵極絕緣層以及柵電極；層間絕緣層，其設(shè)置于所述晶體管的上方；以及，電極墊，其設(shè)置于所述層間絕緣層的上方，俯視觀察時(shí)與所述柵電極的至少一部分相重疊，其中，所述晶體管為高耐壓晶體管，所述高耐壓晶體管在所述柵電極端部的下方設(shè)置有比所述柵極絕緣層的膜厚更厚的絕緣層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其還包括鈍化層，具有開(kāi)口，該開(kāi)口在所述電極墊的上方，使所述電極墊的至少一部分露出；以及，凸塊，至少設(shè)置于所述開(kāi)口處。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，俯視觀察，所述柵電極的全部與所述電極墊的一部分相重疊。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述絕緣層是LOCOS絕緣層即、硅的局部氧化絕緣層或槽絕緣層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中，所述硅的局部氧化絕緣層通過(guò)半埋入式硅的局部氧化絕緣法形成，所述槽絕緣層通過(guò)淺槽隔離絕緣法形成。
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體裝置，其中，所述電極墊包括由于所述開(kāi)口而露出的露出面的區(qū)域，所述區(qū)域比配線部寬度更大。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述鈍化層由SiO2、SiN、或聚酰亞胺樹(shù)脂形成。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述凸塊由金、鎳或銅形成為一層或多層，其外形呈矩形或圓形。
9.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，在所述凸塊的下方設(shè)置阻擋層，所述阻擋層用于防止電極墊和凸塊的擴(kuò)散。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中，所述阻擋層具有鈦鎢層，由多層構(gòu)成時(shí)，所述阻擋層的最表面可以使用析出凸塊的電鍍饋電用金屬層。
全文摘要
本發(fā)明提供了一種可以在襯墊的下方設(shè)置半導(dǎo)體元件的可靠性高的半導(dǎo)體裝置。該半導(dǎo)體裝置包括半導(dǎo)體層(10)；晶體管(100)、(120)，其設(shè)置于半導(dǎo)體層(10)上，并具有柵極絕緣層(104)、(124)以及柵電極(106)、(126)；層間絕緣層(40)，其設(shè)置于晶體管(100)、(120)的上方；以及，電極墊(42)，其設(shè)置于層間絕緣層(40)的上方，俯視觀察時(shí)，與柵電極(106)、(126)的至少一部分相重疊，其中，晶體管(100)、(120)為在柵電極(106)、(126)端部的下方設(shè)置有比柵極絕緣層(104)、(124)的膜厚更厚的絕緣層(102)、(122)的高耐壓晶體管。
文檔編號(hào)H01L27/04GK1885558SQ20061008710
公開(kāi)日2006年12月27日 申請(qǐng)日期2006年6月9日 優(yōu)先權(quán)日2005年6月23日
發(fā)明者進(jìn)藤昭則, 田垣昌利, 栗田秀昭 申請(qǐng)人:精工愛(ài)普生株式會(huì)社