專利名稱：具有周圍柵極結(jié)構(gòu)的鰭型場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，更特別地，涉及具有鰭型溝道區(qū)的鰭型場效應(yīng)晶體管(Fin-FET)及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件更加高度集成，半導(dǎo)體器件的部件的設(shè)計(jì)規(guī)則變得更加嚴(yán)格。具體地，對于需要很多晶體管的半導(dǎo)體器件，作為設(shè)計(jì)規(guī)則的標(biāo)準(zhǔn)的柵極長度減小，因而溝道長度也減小。晶體管的溝道長度的減小增加了所謂的短溝道效應(yīng)。
短溝道效應(yīng)指的是晶體管的有效溝道長度由于漏極電勢的影響而減小且閾值電壓下降的現(xiàn)象。因此，晶體管的控制變得困難且晶體管的截止電流(off current)增大，降低了晶體管的可靠性。例如，存儲(chǔ)器件的刷新特性降低。
正在對所謂的Fin-FET進(jìn)行研究，F(xiàn)in-FET是具有鰭型溝道結(jié)構(gòu)的晶體管，利用薄鰭的幾個(gè)表面作為溝道，從而可以防止傳統(tǒng)平面晶體管中導(dǎo)致問題的短溝道效應(yīng)且同時(shí)可以增大工作電流。
例如，授予David M.Fried等人的美國專利No.6664582公開了一種Fin-FET和鰭型存儲(chǔ)單元。在David M.Fried等人的Fin-FET中，鰭的頂和側(cè)表面可以用作溝道區(qū)。作為另一個(gè)例子，授予Yee-Chla Yeo等人的美國專利No.6844238“MULTIPLE-GATE TRANSISTORS WITH IMPROVED GATECONTROL”公開了一種Fin-FET，其中半導(dǎo)體鰭的側(cè)、上和下表面部分用作溝道區(qū)。
然而，授予David M.Fried等人和Yee-Chla Yeo等人的Fin-FET的問題在于它們利用SOI襯底制造，這增加了制造成本。另外，由于鰭的下表面未完全用作溝道區(qū)，增大工作電流上存在限制。因此，正在針對具有周圍柵極(gate all aroundGAA)結(jié)構(gòu)的Fin-FET進(jìn)行研究，其中鰭的整個(gè)區(qū)域，即其側(cè)、上、甚至下表面可以用作溝道區(qū)。

發(fā)明內(nèi)容
本發(fā)明提供一種具有GAA結(jié)構(gòu)的Fin-FET，其能夠利用鰭的整個(gè)區(qū)域作為溝道區(qū)。
本發(fā)明還提供一種具有GAA結(jié)構(gòu)的Fin-FET，其利用塊半導(dǎo)體襯底(bulksemiconductor substrate)。
根據(jù)本發(fā)明的一個(gè)方面，提供一種具有GAA結(jié)構(gòu)的Fin-FET。在該Fin-FET中，半導(dǎo)體襯底包括體(body)、從所述體向上突出的一對支承柱、以及與所述體間隔開且具有連接到所述支承柱對并被其支承的兩端的鰭。柵極電極完全包圍所述半導(dǎo)體襯底的所述鰭的至少一部分并與所述半導(dǎo)體襯底絕緣。柵極絕緣層置于所述柵極電極和所述半導(dǎo)體襯底的所述鰭之間。
每個(gè)所述支承柱可包括在與所述半導(dǎo)體襯底的所述鰭連接的部分之下形成在該支承柱周圍的凹進(jìn)區(qū)域。
所述半導(dǎo)體襯底還可包括從所述體突出的另一鰭，所述另一鰭的兩端連接到所述支承柱對并在所述鰭之下分隔開地形成。
所述柵極絕緣層還可形成在所述另一鰭的上端的表面上，所述柵極電極可進(jìn)入所述鰭與所述另一鰭之間。
根據(jù)本發(fā)明的另一方面，提供一種制造具有GAA結(jié)構(gòu)的Fin-FET的方法。在該方法中，選擇性蝕刻半導(dǎo)體襯底從而形成從所述半導(dǎo)體襯底的體向上突出的一對支承柱以及從所述半導(dǎo)體襯底的所述體向上突出的鰭，所述鰭的兩端連接到所述支承柱對并被其支承。在所述半導(dǎo)體襯底的所述體上形成器件絕緣層從而暴露所述半導(dǎo)體襯底的所述支承柱對和所述鰭的上部分。在所述半導(dǎo)體襯底的所述支承柱對和所述鰭的從所述器件絕緣層暴露的側(cè)壁上形成間隔物絕緣層。利用所述間隔物絕緣層作為蝕刻掩模來蝕刻所述器件絕緣層至預(yù)定厚度，所述半導(dǎo)體襯底的所述支承柱對和所述鰭的部分從所述器件絕緣層暴露。去除所述半導(dǎo)體襯底的所述暴露部分從而形成穿透所述鰭的孔道。在通過所述孔道與所述半導(dǎo)體襯底的所述體間隔開的所述鰭部分的表面上形成柵極絕緣層。在所述器件絕緣層上形成柵極電極，所述柵極電極完全圍繞所述半導(dǎo)體襯底的所述鰭部分的其上已經(jīng)形成了所述柵極絕緣層的部分。
根據(jù)本發(fā)明的再一方面，提供一種制造GAA結(jié)構(gòu)的Fin-FET的方法。在該方法中，選擇性蝕刻半導(dǎo)體襯底從而形成從所述半導(dǎo)體襯底的體向上突出的一對支承柱以及從所述半導(dǎo)體襯底的所述體向上突出的鰭，所述鰭的兩端連接到所述支承柱對并被其支承。在所述半導(dǎo)體襯底的所述體上形成器件絕緣層從而暴露所述半導(dǎo)體襯底的所述支承柱對和所述鰭的上部分。在所述半導(dǎo)體襯底的所述支承柱對和所述鰭的從所述器件絕緣層暴露的側(cè)壁上形成間隔物絕緣層。利用所述間隔物絕緣層作為蝕刻掩模來蝕刻所述器件絕緣層至預(yù)定厚度，并且暴露所述半導(dǎo)體襯底的所述支承柱對和所述鰭的部分。通過去除所述半導(dǎo)體襯底的所述鰭的所述暴露部分形成穿透所述鰭的孔道，以及在所述半導(dǎo)體襯底的所述支承柱對的所述暴露部分的表面上形成凹進(jìn)區(qū)域。在所述器件絕緣層上形成絕緣掩模，所述絕緣掩模包括暴露所述孔道和通過所述孔道與所述半導(dǎo)體襯底的所述體間隔開的鰭部分的槽。在所述半導(dǎo)體襯底的通過所述絕緣掩模的所述槽暴露的所述鰭部分上形成柵極絕緣層。在所述器件絕緣層上形成柵極電極，所述柵極電極填充所述絕緣掩模的所述槽并完全圍繞所述鰭部分的與所述半導(dǎo)體襯底的所述體間隔開的部分。


通過參照附圖詳細(xì)描述其示例性實(shí)施例，本發(fā)明的上述和其它特征及優(yōu)點(diǎn)將變得更加明顯，附圖中圖1是根據(jù)本發(fā)明一實(shí)施例的Fin-FET的透視圖；圖2是沿圖1的線II-II′截取的橫截面圖；圖3是沿圖1的線III-III′截取的橫截面圖；圖4至11是透視圖，示出制造根據(jù)本發(fā)明一實(shí)施例的Fin-FET的方法；圖12、14、16和18是透視圖，示出制造根據(jù)本發(fā)明另一實(shí)施例的Fin-FET的方法；圖13、15、17和19是橫截面圖，分別示出圖12、14、16和18的結(jié)構(gòu)。
具體實(shí)施例方式
現(xiàn)在將參照附圖更完整地說明本發(fā)明，附圖中示出本發(fā)明的示例性實(shí)施例。然而，本發(fā)明能夠以多種不同形式實(shí)施并且不應(yīng)理解為局限于這里提出的實(shí)施例；相反，提供這些實(shí)施例是為了使得本公開徹底和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的概念。為清晰起見，圖中層的厚度和區(qū)域被放大。
在本發(fā)明的實(shí)施例中，F(xiàn)in-FET可以是利用鰭的表面作為溝道區(qū)的鰭型場效應(yīng)晶體管。例如，F(xiàn)in-FET可以用在要求高速運(yùn)行的邏輯器件或存儲(chǔ)器件中。
圖1是根據(jù)本發(fā)明一實(shí)施例的Fin-FET的透視圖，圖2是沿圖1的線II-II′截取的橫截面圖，圖3是沿圖1的線III-III′截取的橫截面圖。
參照圖1至3，該Fin-FET包括具有體105的半導(dǎo)體襯底、一對支承柱110和115、以及鰭120。半導(dǎo)體襯底可以是塊晶片(bulk wafer)，在此情況下，體105、支承柱110和115以及鰭120可以由相同的半導(dǎo)體材料形成。例如，半導(dǎo)體襯底可以是摻雜以雜質(zhì)的塊硅晶片或塊硅鍺晶片。
支承柱110和115分別從體105沿向上方向突出。鰭120可包括通過孔道(tunnel)122彼此間隔開的上部分120a和下部分120b。鰭120的上部分120a通過孔道122與體105間隔開，且鰭120的兩端可連接到支承柱110和115且由其支承。鰭120的下部分120b從體105突出且其兩端可通過支承柱110和115被支承。鰭120的上部分120a和下部分120b可以設(shè)置在相同的剖面上。即，鰭120可以形成為一塊板(plate)且然后通過孔道(tunnel)122分成上部分120a和下部分120b。
孔道122的高度可以朝向鰭120的內(nèi)部下降，或者如圖1至3所示，孔道120的高度可恒定。支承柱110和115可以包括形成在其周圍、鰭120的上部分120a之下孔道122附近的凹進(jìn)區(qū)域112和117。凹進(jìn)區(qū)域112和117中支承柱110和115的寬度小于其它部分處的寬度。
器件絕緣層130可以形成在體105上從而圍繞支承柱110和115以及鰭120的下部分120b的部分。例如，器件絕緣層130可以暴露支承柱110和115的凹進(jìn)區(qū)域112和117且暴露鰭120的下部分120b的上端。器件絕緣層130置于柵極電極160與體105之間并可用于使柵極電極160與體105絕緣。例如，器件絕緣層130可以由氧化物層形成。
柵極電極160完全圍繞鰭120的上部分120a的至少一部分并與半導(dǎo)體襯底絕緣，即與體105和鰭120絕緣。在這方面，可認(rèn)為柵極電極160具有周圍柵極(GAA)結(jié)構(gòu)。被柵極電極160圍繞的鰭120的上部分120a的表面?zhèn)瓤梢杂米鱂in-FET的溝道區(qū)。例如，柵極電極160可以由多晶硅層、金屬層、金屬硅化物層、或其組合形成。
由于GAA結(jié)構(gòu)不僅使用鰭120的上部分120a的側(cè)表面而且還使用其上和下部分作為溝道區(qū)，所以它可以增大工作電流，有助于Fin-FET的性能改善。柵極電極160還可形成在鰭120的下部分120b的上端表面上。即，柵極電極160可以形成為進(jìn)入鰭120的上部分120a和下部分120b之間。因此，F(xiàn)in-FET的工作電流可以進(jìn)一步增大。
柵極絕緣層150置于柵極電極160與鰭120的上部分120a之間。即，柵極絕緣層150可以形成在柵極電極160之下鰭120的上部分120a的表面上以及形成在從器件絕緣層130暴露的鰭120的下部分120b的上端的表面上。柵極絕緣層150可以將柵極電極160與鰭120絕緣。例如，柵極絕緣層150可包括氧化物層或高介電常數(shù)絕緣層。
設(shè)置在柵極電極160兩側(cè)的鰭區(qū)域可以分別用作Fin-FET的源極區(qū)(未示出)和漏極區(qū)(未示出)。源極區(qū)和漏極區(qū)還可以分別延伸到支承柱110和115。即，源極區(qū)和漏極區(qū)可以摻雜以相同類型的雜質(zhì)。源極區(qū)和漏極區(qū)可以二極管連接(diode-connected)到體105。
盡管圖1至3中柵極電極160示出為圍繞鰭120的暴露部分，但是柵極電極160也可以形成為圍繞鰭120的整個(gè)暴露部分。在此情況下，源極區(qū)和漏極區(qū)可以形成在支承柱110和115處。
根據(jù)本發(fā)明實(shí)施例的上述Fin-FET具有GAA結(jié)構(gòu)。換言之，柵極電極160形成為完全圍繞鰭120的上部分120a且因此溝道區(qū)可以形成在鰭120的上部分120a的整個(gè)表面。因此，與僅使用部分表面作為溝道區(qū)的現(xiàn)有技術(shù)相比，根據(jù)本發(fā)明實(shí)施例的Fin-FET能夠增加工作電流，從而獲得改善的性能。
圖4至11是透視圖，示出制造根據(jù)本發(fā)明一實(shí)施例的具有GAA結(jié)構(gòu)的Fin-FET的方法。下面參照圖1至3的Fin-FET結(jié)構(gòu)描述制造該Fin-FET的方法。在本發(fā)明的實(shí)施例中相似的附圖標(biāo)記表示相似的元件。
參照圖4，半導(dǎo)體襯底被選擇性蝕刻從而形成從體105突出的一對支承柱110′和115′以及鰭120′。鰭120′的兩端連接到支承柱110′和115′并被其支承。半導(dǎo)體襯底可以是塊半導(dǎo)體晶片，例如硅晶片或硅鍺晶片。因此，體105、支承柱110′和115′以及鰭120′可以由相同材料形成，換言之，可以是半導(dǎo)體襯底的一部分。
授予David M.Fried等人的美國專利No.6664582和授予Yee-Chla Yeo等人的美國專利No.6844238可用作支承柱110′和115′以及鰭120′的形成的參考。例如，用于暴露支承柱110′和115′以及鰭120′的掩模圖案可以形成在半導(dǎo)體襯底上。利用該掩模圖案作為蝕刻掩模，半導(dǎo)體襯底被蝕刻至預(yù)定深度從而形成支承柱110′和115′以及鰭120′。作為另一例子，間隔物型掩模(spacer-type mask)圖案可用于精確控制鰭120′的寬度。即，支承柱110′和115′與鰭120′分別形成。
參照圖5，器件絕緣層130形成在體105上從而暴露支承柱110′和115′以及鰭120′的上部分。例如，器件絕緣膜(未示出)通過化學(xué)氣相沉積(CVD)工藝形成在圖4的所得結(jié)構(gòu)上。然后，器件絕緣膜被平坦化且被蝕刻至預(yù)定厚度，由此形成器件絕緣層130。例如，器件絕緣層130可以由氧化物層形成。
參照圖6，緩沖絕緣層135和間隔物絕緣層140順序形成在支承柱110′和115′以及鰭120′的從器件絕緣層130暴露的側(cè)壁上。緩沖絕緣層135可以用于減小間隔物絕緣層140的應(yīng)力，但是在本發(fā)明的修改實(shí)施例中其可以被省略。
例如，緩沖絕緣層135可以由氧化物層形成，間隔物絕緣層可以由氮化物層形成。間隔物絕緣層140的形成可以包括形成間隔物絕緣膜(未示出)和各向異性蝕刻該間隔物絕緣膜。間隔物絕緣層140可相對于器件絕緣層130具有蝕刻選擇性。
參照圖7，通過利用間隔物絕緣層140作為蝕刻掩模，器件絕緣層130被蝕刻至預(yù)定厚度。于是，支承柱110′和115′以及鰭120′在間隔物絕緣層140之下的部分112′、117′和122′從器件絕緣層130暴露。例如，器件絕緣層130可以通過各向同性濕法蝕刻被蝕刻至預(yù)定厚度。鰭120′的暴露部分122′可以定義將形成有孔道(圖9的122)的部分。因此，可以根據(jù)孔道122的高度控制蝕刻時(shí)間。
參照圖8，通過氧化支承柱110′和115′的部分112′和117′以及鰭120′的部分122′的表面形成犧牲氧化物層145。在該情況下，另一犧牲氧化物層147可以同時(shí)形成在支承柱110′和115′以及鰭120′的從間隔物絕緣層140暴露的表面部分上。即，支承柱110′和115′以及鰭120′的從間隔物絕緣層140和器件絕緣層130暴露的部分可以被氧化。
在氧化工藝中，鰭120′的部分122′在其整個(gè)寬度上被氧化。形成在鰭120′的部分122′處的犧牲氧化物層145的厚度沿寬度方向可以不恒定。例如，如果氧化進(jìn)行較短時(shí)間，則犧牲氧化物層145的厚度從其表面朝向鰭120′的部分122′的內(nèi)部會(huì)變薄。然而，通過保持氧化足夠時(shí)間，鰭120′的部分122′的犧牲氧化物層145可以被制得沿寬度方向具有恒定厚度。然而，由于鰭120′的高度比其寬度足夠大，另一犧牲氧化物層147可以僅形成在鰭120′的上部分的表面。
因?yàn)橹С兄?10′和115′具有比鰭120′的寬度更大的寬度，所以犧牲層145和147僅形成在表面部分上。因此，可以控制氧化時(shí)間使得鰭120′的部分122′沿寬度方向被全部氧化且支承柱110′和115′的部分112′和117′僅表面被氧化。
參照圖9，犧牲氧化物層(圖8的145和147)、緩沖絕緣層135和間隔物絕緣層140被去除從而形成具有凹進(jìn)區(qū)域112和117的支承柱110和115以及具有孔道的鰭120。這樣，鰭120可被分成上部分120a和下部分120b。盡管上部分120a通過孔道122與體105間隔開，但是上部分120a的兩端可以通過支承柱110和115被支承。
凹進(jìn)區(qū)域112和117以及孔道122的形狀可以通過犧牲氧化物層145的形狀決定。因此，孔道122可以具有基本恒定的寬度或者可以具有朝向鰭120的內(nèi)部降低的寬度。
例如，犧牲氧化物層145和147、緩沖絕緣層135和間隔物絕緣層140可以通過濕法蝕刻被去除。犧牲氧化物層145和147以及緩沖絕緣層135可以利用包括氫氟酸的濕法蝕刻溶液被去除，間隔物絕緣層140可以利用包括磷酸的濕法蝕刻溶液被去除。犧牲氧化物層145和147以及緩沖絕緣層135被去除的同時(shí)，器件絕緣層130的一部分也可被蝕刻。因此，鰭120的下部分120b的上端可以從器件絕緣層130暴露。
在本發(fā)明的修改實(shí)施例中，圖8的形成犧牲氧化物層145和147的操作可被省略，圖9的去除操作可被修改。例如，支承柱110′和115′的暴露部分112′和117′以及鰭120′的暴露部分122′利用間隔物絕緣層140和緩沖絕緣層135作為蝕刻掩模被蝕刻，從而可以形成凹進(jìn)部分112和117以及孔道122。在該情況下，從間隔物絕緣層140暴露的支承柱110′和115′以及鰭120′的上端表面可被部分地蝕刻。
參照圖10，柵極絕緣膜150′形成在從器件絕緣層130暴露的圖9的支承柱110和115以及鰭120的表面上。例如，柵極絕緣層150′可以通過熱氧化方法或CVD方法形成。當(dāng)使用熱氧化方法時(shí)，支承柱110和115以及鰭120的暴露表面可以被氧化。
參照圖11，柵極電極層(未示出)形成在其中圖10的柵極絕緣膜150′已被形成的所得結(jié)構(gòu)的整個(gè)表面上，并且柵極絕緣膜150′和柵極電極層被構(gòu)圖從而形成柵極絕緣層150和柵極電極160。柵極絕緣層150形成在鰭120的通過孔道122與體105間隔開的上部分120a的表面上以及在下部分120b的從器件絕緣層130暴露的上端的表面上。
柵極電極160形成在器件絕緣層130上從而完全圍繞鰭120的上部分120a的形成有柵極絕緣層150的部分。另外，柵極電極160還可以形成在鰭120的下部分120b的上端上。柵極電極160通過柵極絕緣層150與鰭120絕緣并且通過器件絕緣層130與體105絕緣。換言之，柵極電極160與半導(dǎo)體襯底絕緣。
同時(shí)，源極區(qū)域(未示出)和漏極區(qū)域(未示出)可以通過摻雜雜質(zhì)到位于柵極電極160的兩側(cè)的鰭部分中以及支承柱110和115中來形成。然后，可以利用本領(lǐng)域技術(shù)人員公知的方法形成金屬互連。
根據(jù)本發(fā)明的前述實(shí)施例，通過利用塊半導(dǎo)體襯底可以制造具有GAA結(jié)構(gòu)的Fin-FET。為此，與利用SOI晶片或外延層的傳統(tǒng)制造方法相比，制造根據(jù)本發(fā)明實(shí)施例的具有GAA結(jié)構(gòu)的Fin-FET的方法可以降低制造成本。
圖12至19示出根據(jù)本發(fā)明另一實(shí)施例制造具有GAA結(jié)構(gòu)的Fin-FET的方法。另一實(shí)施例提供形成柵極絕緣層和柵極電極的修改的方法。圖4至9的實(shí)施例可以用作根據(jù)本發(fā)明另一實(shí)施例形成支承柱110和115以及鰭120的方法的參考。兩個(gè)實(shí)施例中相似的附圖標(biāo)記表示相似的元件。
參照圖12和13，包括暴露部分鰭120的槽163的絕緣掩模165形成在器件絕緣層130上。例如，圍繞鰭120的絕緣掩模層(未示出)形成在器件絕緣層130上。然后，絕緣掩模層被各向異性蝕刻從而形成暴露部分鰭120的槽163。例如，絕緣掩模165可以由氧化物層形成。槽163可以暴露鰭120的上部分120a預(yù)定長度且可以暴露下部分120b的上端表面。絕緣掩模層的部分165a可以留在孔道122內(nèi)部。
參照圖14和15，絕緣掩模165被各向同性蝕刻從而擴(kuò)展槽163的寬度，絕緣掩模層的部分165a被去除從而開口孔道122。這樣的擴(kuò)展和開口操作可以通過濕法蝕刻進(jìn)行。
參照圖16和17，柵極絕緣層150形成在鰭120的通過圖14的槽163暴露的部分的表面上。柵極絕緣層150可以形成在鰭120的上部分120a的表面上以及在鰭120的下部分120b的上表面上。柵極絕緣層150可以通過熱氧化方法或CVD方法形成。
然后，填充槽163并凸出在絕緣掩模165之上的柵極電極層160形成在已經(jīng)形成了柵極絕緣層150的所得結(jié)構(gòu)上。柵極電極層160可以通過CVD方法由多晶硅層、金屬層、金屬硅化物層、或其組合形成。
參照圖18和19，柵極電極層160被平坦化直到絕緣掩模165被暴露，由此形成填充在圖14的槽163中的柵極電極160。柵極電極160可完全圍繞鰭120的上部分120a的一部分且可以形成在下部分120b和器件絕緣層130的上端表面上。
根據(jù)本發(fā)明前述另一實(shí)施例，通過利用塊半導(dǎo)體襯底可以制造具有GAA結(jié)構(gòu)的Fin-FET。因此，與利用SOI晶片或外延層的傳統(tǒng)制造方法相比，制造根據(jù)本發(fā)明實(shí)施例的具有GAA結(jié)構(gòu)的Fin-FET的方法可以降低制造成本。
盡管本發(fā)明參照其實(shí)施例進(jìn)行了特定示出和描述，本領(lǐng)域技術(shù)人員能夠理解，在不脫離本發(fā)明的權(quán)利要求所定義的精神和范圍的情況下可以進(jìn)行形式和細(xì)節(jié)上的各種改變。
權(quán)利要求
1.一種具有GAA(周圍柵極)結(jié)構(gòu)的Fin-FET(場效應(yīng)晶體管)，該Fin-FET包括半導(dǎo)體襯底，包括體、從所述體向上突出的一對支承柱、以及與所述體間隔開且具有連接到所述支承柱對并被其支承的兩端的鰭；柵極電極，完全圍繞所述半導(dǎo)體襯底的所述鰭的至少一部分并與所述半導(dǎo)體襯底絕緣；以及柵極絕緣層，置于所述柵極電極和所述半導(dǎo)體襯底的所述鰭之間。
2.如權(quán)利要求1所述的Fin-FET，其中每個(gè)所述支承柱包括在與所述半導(dǎo)體襯底的所述鰭連接的部分之下形成在該支承柱周圍的凹進(jìn)區(qū)域。
3.如權(quán)利要求1所述的Fin-FET，其中所述半導(dǎo)體襯底是塊晶片，其中所述鰭和所述支承柱對由相同半導(dǎo)體材料形成。
4.如權(quán)利要求1所述的Fin-FET，還包括置于所述柵極電極與所述半導(dǎo)體襯底的所述體之間的器件絕緣層。
5.如權(quán)利要求1所述的Fin-FET，其中所述半導(dǎo)體襯底還包括從所述體突出的另一鰭，所述另一鰭的兩端連接到所述支承柱對并在所述鰭之下分開地形成。
6.如權(quán)利要求5所述的Fin-FET，其中所述柵極絕緣層還形成在所述另一鰭的上端的表面上，且所述柵極電極穿過所述鰭與所述另一鰭之間。
7.一種制造具有GAA結(jié)構(gòu)的Fin-FET的方法，該方法包括選擇性蝕刻半導(dǎo)體襯底，從而形成從所述半導(dǎo)體襯底的體向上突出的一對支承柱以及從所述半導(dǎo)體襯底的所述體向上突出的鰭，所述鰭的兩端連接到所述支承柱對并被其支承；在所述半導(dǎo)體襯底的所述體上形成器件絕緣層從而暴露所述半導(dǎo)體襯底的所述支承柱對和所述鰭的上部分；在所述半導(dǎo)體襯底的所述支承柱對和所述鰭的從所述器件絕緣層暴露的側(cè)壁上形成間隔物絕緣層；利用所述間隔物絕緣層作為蝕刻掩模來將所述器件絕緣層蝕刻至預(yù)定厚度，從所述器件絕緣層暴露所述半導(dǎo)體襯底的所述支承柱對和所述鰭的部分；去除所述半導(dǎo)體襯底的所述暴露部分從而形成穿透所述鰭的孔道；在通過所述孔道與所述半導(dǎo)體襯底的所述體間隔開的所述鰭部分的表面上形成柵極絕緣層；以及在所述器件絕緣層上形成柵極電極，所述柵極電極完全圍繞所述半導(dǎo)體襯底的所述鰭部分的其上已經(jīng)形成了所述柵極絕緣層的部分。
8.如權(quán)利要求7所述的方法，還包括通過蝕刻所述半導(dǎo)體襯底的所述支承柱對的所述暴露部分，與所述孔道的形成同時(shí)地形成凹進(jìn)區(qū)域。
9.如權(quán)利要求8所述的方法，其中所述孔道的形成和所述凹進(jìn)區(qū)域的形成包括氧化所述半導(dǎo)體襯底的所述支承柱對的從所述間隔物絕緣層暴露的部分以及所述鰭的從所述間隔物絕緣層暴露的部分的表面；以及去除所述半導(dǎo)體襯底的所述支承柱對和所述鰭的所述氧化部分。
10.如權(quán)利要求8所述的方法，其中所述孔道的形成和所述凹進(jìn)區(qū)域的形成包括蝕刻所述半導(dǎo)體襯底的所述支承柱對的從所述間隔物絕緣層暴露的部分以及所述鰭的從所述間隔物絕緣層暴露的部分的表面。
11.如權(quán)利要求7所述的方法，其中所述柵極電極的形成包括在其中已形成所述柵極絕緣層的所得結(jié)構(gòu)的整個(gè)表面上形成圍繞所述半導(dǎo)體襯底的所述鰭的柵極電極層；以及構(gòu)圖所述柵極電極層從而形成完全圍繞所述半導(dǎo)體襯底的所述鰭的部分的柵極電極。
12.如權(quán)利要求11所述的方法，其中所述柵極絕緣層還形成在連接到所述半導(dǎo)體襯底的所述體的鰭部分的暴露表面上。
13.如權(quán)利要求12所述的方法，其中所述柵極絕緣層通過熱氧化形成。
14.如權(quán)利要求12所述的方法，其中所述柵極電極還形成在所述孔道之下連接到所述半導(dǎo)體襯底的所述體的鰭部分的所述柵極絕緣層上。
15.一種制造GAA結(jié)構(gòu)的Fin-FET的方法，該方法包括選擇性蝕刻半導(dǎo)體襯底，從而形成從所述半導(dǎo)體襯底的體向上突出的一對支承柱以及從所述半導(dǎo)體襯底的所述體向上突出的鰭，所述鰭的兩端連接到所述支承柱對并被其支承；在所述半導(dǎo)體襯底的所述體上形成器件絕緣層從而暴露所述半導(dǎo)體襯底的所述支承柱對和所述鰭的上部分；在所述半導(dǎo)體襯底的所述支承柱對和所述鰭的從所述器件絕緣層暴露的側(cè)壁上形成間隔物絕緣層；利用所述間隔物絕緣層作為蝕刻掩模來蝕刻所述器件絕緣層至預(yù)定厚度，暴露所述半導(dǎo)體襯底的所述支承柱對和所述鰭的部分；通過去除所述半導(dǎo)體襯底的所述鰭的所述暴露部分形成穿透所述鰭的孔道，且在所述半導(dǎo)體襯底的所述支承柱對的所述暴露部分的表面上形成凹進(jìn)區(qū)域；在所述器件絕緣層上形成絕緣掩模，所述絕緣掩模包括暴露所述孔道和通過所述孔道與所述半導(dǎo)體襯底的所述體間隔開的鰭部分的槽；在所述半導(dǎo)體襯底的通過所述絕緣掩模的所述槽暴露的所述鰭部分上形成柵極絕緣層；以及在所述器件絕緣層上形成柵極電極，所述柵極電極填充所述絕緣掩模的所述槽并完全圍繞與所述半導(dǎo)體襯底的所述體間隔開的所述鰭部分的部分。
16.如權(quán)利要求15所述的方法，其中所述孔道的形成和所述凹進(jìn)區(qū)域的形成包括氧化所述半導(dǎo)體襯底的所述支承柱對的從所述間隔物絕緣層暴露的部分以及所述鰭的從所述間隔物絕緣層暴露的部分的表面；及去除所述半導(dǎo)體襯底的所述支承柱對和所述鰭的所述氧化部分。
17.如權(quán)利要求15所述的方法，其中所述孔道的形成和所述凹進(jìn)區(qū)域的形成包括蝕刻所述半導(dǎo)體襯底的所述支承柱對的從所述間隔物絕緣層暴露的部分以及所述鰭的從所述間隔物絕緣層暴露的部分的表面。
18.如權(quán)利要求15所述的方法，其中所述絕緣掩模的所述槽還暴露所述孔道之下連接到所述半導(dǎo)體襯底的所述體的鰭部分的表面。
19.如權(quán)利要求18所述的方法，其中所述柵極絕緣層還形成在所述孔道之下連接到所述半導(dǎo)體襯底的所述體的鰭部分的暴露表面上。
20.如權(quán)利要求19所述的方法，其中所述柵極電極還形成在所述孔道之下連接到所述半導(dǎo)體襯底的所述體的所述鰭部分的所述柵極絕緣層上。
21.如權(quán)利要求15所述的方法，其中所述絕緣掩模的形成包括在所述器件絕緣層上形成絕緣掩模膜，所述絕緣掩模膜覆蓋所述半導(dǎo)體襯底的所述支承柱對和所述鰭；及蝕刻所述絕緣掩模膜并形成暴露所述孔道和與所述半導(dǎo)體襯底的所述體間隔開的所述鰭部分的所述槽。
22.如權(quán)利要求21所述的方法，其中所述絕緣掩模膜的蝕刻包括用于形成所述槽的各向異性蝕刻以及用于擴(kuò)展所述槽和去除形成在所述孔道中的所述絕緣掩模層的各向同性蝕刻。
全文摘要
本發(fā)明提供一種具有GAA結(jié)構(gòu)的Fin－FET，其能夠利用鰭周圍的整個(gè)區(qū)域作為溝道區(qū)。該具有GAA結(jié)構(gòu)的Fin－FET包括具有體、一對支承柱和鰭的半導(dǎo)體襯底。該支承柱對從所述體向上突出，鰭與所述體間隔開并且具有連接到所述支承柱對并被其支承的兩端。柵極電極完全圍繞所述半導(dǎo)體襯底的所述鰭的至少一部分并與所述半導(dǎo)體襯底絕緣。柵極絕緣層置于所述柵極電極和所述半導(dǎo)體襯底的所述鰭之間。
文檔編號(hào)H01L21/336GK1988177SQ20061010115
公開日2007年6月27日 申請日期2006年7月5日 優(yōu)先權(quán)日2005年12月24日
發(fā)明者金錫必, 玄在雄, 樸允童, 金元柱, 樸東健, 李忠浩 申請人:三星電子株式會(huì)社