專利名稱：連接結(jié)構(gòu)及用于制造其的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種溝槽式電容器與訪問晶體管之間的連接結(jié)構(gòu)，以及一種用于制造對(duì)應(yīng)連接結(jié)構(gòu)的方法。
背景技術(shù)：
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的存儲(chǔ)器單元通常包括存儲(chǔ)電容器和訪問晶體管。該存儲(chǔ)電容器以表示邏輯值0或1的電子電荷形式存儲(chǔ)信息。通過控制該讀出、或者通過字線分別地控制該訪問晶體管，就可以通過位線讀出存儲(chǔ)在該存儲(chǔ)電容器中的信息。為了安全存儲(chǔ)該電荷并能夠區(qū)分該讀出信息，該存儲(chǔ)電容器必須具有最小電容。相應(yīng)地，認(rèn)為該存儲(chǔ)電容器的電容的下限為大約25fF。
圖1概略地示出了具有存儲(chǔ)電容器3和訪問晶體管16的DRAM存儲(chǔ)器單元5的示意圖。該訪問晶體管16優(yōu)選地設(shè)計(jì)為n-溝道場(chǎng)效應(yīng)晶體管(FET)，并且包括第一n-摻雜的源極/漏極區(qū)域121和第二n-摻雜的源極/漏極區(qū)域122，在它們之間提供有有源弱p-導(dǎo)電溝道區(qū)14。在該溝道區(qū)14上面，提供有柵極絕緣層151，其上面設(shè)置有柵電極15，通過其可以影響該溝道區(qū)14中的該電荷載流子密度。
該訪問晶體管16的該第一源極/漏極區(qū)域121通過連接區(qū)46與該存儲(chǔ)電容器3的存儲(chǔ)電極31連接。該存儲(chǔ)電容器的反向電極34接著與電容器板36連接，其優(yōu)選地共同連接DRAM存儲(chǔ)器單元陣列的所有存儲(chǔ)電容器。在存儲(chǔ)電極31與反向電極34之間提供有電容器電介質(zhì)33。
該訪問晶體管16的該第二源極/漏極區(qū)域122通過位線觸點(diǎn)53與位線52連接。通過該位線，可以寫入和讀出以電荷形式存儲(chǔ)在該存儲(chǔ)電容器3中的該信息。寫入或讀出過程通過字線51來控制，該字線與該訪問晶體管16的柵電極15連接，并且通過在該第一源極/漏極區(qū)域121與該第二源極/漏極區(qū)域122之間的該溝道區(qū)14中施加電壓而提供電流導(dǎo)通溝道。而且，提供襯底連接54，以防止在該晶體管的導(dǎo)通和關(guān)閉切換操作期間對(duì)該半導(dǎo)體襯底進(jìn)行充電。
由于從存儲(chǔ)器產(chǎn)生到存儲(chǔ)器產(chǎn)生都要增加該存儲(chǔ)密度，所以從一個(gè)產(chǎn)生到下一個(gè)產(chǎn)生必須減小單個(gè)晶體管存儲(chǔ)器單元所需要的面積。與此同時(shí)，必須保持該存儲(chǔ)電容器的最小電容。
最高至1M比特的產(chǎn)生，該讀出晶體管和該存儲(chǔ)電容器都實(shí)現(xiàn)為平面組件。在4M比特的存儲(chǔ)器產(chǎn)生時(shí)，已經(jīng)通過該存儲(chǔ)電容器的三維設(shè)置實(shí)現(xiàn)了進(jìn)一步減小該存儲(chǔ)器單元的表面。有一種可能性是在溝槽中實(shí)現(xiàn)該存儲(chǔ)電容器。在這種情況下，用作該存儲(chǔ)電容器的電極例如是與該溝槽的壁相鄰的擴(kuò)散區(qū)，以及填充在該溝槽中的摻雜多晶硅。于是，該存儲(chǔ)電容器的電極沿著該溝槽的表面設(shè)置。決定該存儲(chǔ)電容器的該電容的有效面積于是相對(duì)于該襯底的表面上的該存儲(chǔ)電容器的空間需求增加了，其對(duì)應(yīng)于該溝槽的橫截面。通過減少該溝槽的橫截面并同時(shí)增加其深度，可以進(jìn)一步增加該封裝密度。
為了進(jìn)一步減少該存儲(chǔ)器單元的尺寸，特別地最好是減少該光刻結(jié)構(gòu)的尺寸F。F是結(jié)構(gòu)尺寸的最小線寬度，其可以通過當(dāng)前所使用該光刻進(jìn)行構(gòu)造。特別地，需要進(jìn)一步減少該存儲(chǔ)器單元的尺寸，以盡可能地減少該晶體管的側(cè)向延伸。特別地，從而會(huì)減少與該柵電極相鄰的該溝道14的長度。然而，縮短該溝道長度會(huì)導(dǎo)致存儲(chǔ)電容器3與位線52之間的漏電流增加。整體上，減少溝道長度可以導(dǎo)致?lián)p害該低閾值漏電流，并于是損害該保持時(shí)間，也就是，可以再次可識(shí)別地將信息存儲(chǔ)在該存儲(chǔ)器單元中的時(shí)間。
為了解決所述該問題，已經(jīng)提出在該襯底表面中形成的凹槽中提供該柵電極，從而該溝道包括關(guān)于該襯底表面的垂直和水平元件。從而就可以增加該有效溝道長度，并且不改變?cè)撛L問晶體管的空間需求，于是減少了該漏電流。
該溝槽電容器3的存儲(chǔ)電極與該訪問晶體管的第一源極/漏極區(qū)域的連接通常通過所謂的隱埋帶連接實(shí)現(xiàn)，該隱埋帶設(shè)置在該襯底表面下面。為了能夠更好地利用其中將該柵電極設(shè)置在凹槽中的訪問晶體管所產(chǎn)生的優(yōu)點(diǎn)，需要盡可能地在該襯底的表面附近實(shí)現(xiàn)該溝槽電容器的存儲(chǔ)電極的連接。特別地，最好是所謂的表面帶連接，其形成在該襯底表面上面。通常，這種連接是單側(cè)形成的，即只形成在該溝槽電容器3的一側(cè)。于是，提供隱埋帶或表面帶連接通常就破壞了對(duì)稱，因?yàn)樵谛纬稍撨B接之后，該溝槽電容器就不再關(guān)于分別與該有源面積和該溝道14的方向垂直延伸的軸對(duì)稱。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供至少部分地形成在半導(dǎo)體襯底中的溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的一種改進(jìn)連接結(jié)構(gòu)，包括與該存儲(chǔ)電極的表面相鄰布置的中間層部分；和與該中間層相鄰布置并且電連接到與該選擇晶體管相鄰的半導(dǎo)體襯底表面部分的導(dǎo)電材料，其中該連接結(jié)構(gòu)的一部分高于該半導(dǎo)體襯底表面布置，從而與水平襯底表面部分相鄰。
而且，提供至少部分地形成在半導(dǎo)體襯底中的溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的一種連接結(jié)構(gòu)，包括與該存儲(chǔ)電極的表面相鄰布置的中間層部分；和與該中間層相鄰布置并且電連接到與該選擇晶體管相鄰的半導(dǎo)體襯底表面部分的導(dǎo)電材料，其中該存儲(chǔ)電極通過形成在該襯底表面中的溝槽側(cè)向限定，該導(dǎo)電材料至少部分地布置在該溝槽的外部。
而且，提供至少部分地形成在半導(dǎo)體襯底中的溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的一種連接結(jié)構(gòu)，其中與該存儲(chǔ)電極的垂直表面相鄰布置隔離溝槽，該隔離溝槽設(shè)置在該存儲(chǔ)電極與該半導(dǎo)體襯底之間，在該隔離溝槽中布置絕緣材料，其中該連接結(jié)構(gòu)包括布置在該隔離溝槽中的導(dǎo)電材料帶。
另外，提供一種在制造溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的連接結(jié)構(gòu)的方法，包括在半導(dǎo)體襯底中提供電容器溝槽，該溝槽電容器包括導(dǎo)電填充物、與該導(dǎo)電填充物的側(cè)表面相鄰布置的垂直絕緣層；在該半導(dǎo)體襯底的表面上提供掩膜材料，該掩膜材料設(shè)置在其中沒有形成溝槽電容器的該襯底表面的區(qū)域上，其中在該掩膜材料的表面下面布置該溝槽電容器的導(dǎo)電填充物的表面；沉積未被摻雜的半導(dǎo)體層，該半導(dǎo)體層包括垂直和水平區(qū)域；執(zhí)行斜向離子注入，使得該半導(dǎo)體層的預(yù)定區(qū)域保持未被摻雜；去除該半導(dǎo)體層的未摻雜部分，并且該半導(dǎo)體層的摻雜部分保留在該掩膜材料的表面上，從而剩下該垂直絕緣層的表面未被覆蓋；蝕刻該垂直絕緣層的上端部分，從而形成連接開口；在該連接開口中填充導(dǎo)電材料；和去除該掩膜層，從而露出半導(dǎo)體襯底表面部分。
考慮下面本發(fā)明具體實(shí)施例的定義、描述和說明附圖，可以清楚本發(fā)明的上述和還進(jìn)一步的特征和優(yōu)點(diǎn)，其中各個(gè)附圖中相同的附圖標(biāo)記用來表示相同的組件。雖然這些描述說明了本發(fā)明的具體詳情，但是應(yīng)該理解的是，根據(jù)此處的描述，可能并且的確存在變化，并且對(duì)于本領(lǐng)域的熟練技術(shù)人員是明顯的。


下面，將參照附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述。
圖1描述了DRAM存儲(chǔ)器單元的示意圖。
圖2A和2B分別描述了完整處理的存儲(chǔ)電容器的頂視圖和截面?zhèn)纫晥D。
圖3A至13B描述了形成根據(jù)本發(fā)明的第一實(shí)施例的該連接結(jié)構(gòu)的制造階段。
圖14是具有根據(jù)本發(fā)明第一實(shí)施例的完整連接結(jié)構(gòu)的存儲(chǔ)器單元的截面?zhèn)纫晥D。
圖15A至29B描述了形成根據(jù)本發(fā)明的第二實(shí)施例的該連接結(jié)構(gòu)的制造階段。
圖30是具有根據(jù)本發(fā)明第二實(shí)施例的完整連接結(jié)構(gòu)的存儲(chǔ)器單元的截面?zhèn)纫晥D。
圖31至41描述了形成根據(jù)本發(fā)明的第三實(shí)施例的該連接結(jié)構(gòu)的制造階段。
圖42是具有根據(jù)本發(fā)明示范實(shí)施例的連接結(jié)構(gòu)的存儲(chǔ)器單元陣列的頂視圖。
具體實(shí)施例方式
圖2A和2B分別表示設(shè)置在形成于半導(dǎo)體襯底1、例如形成于硅襯底中的溝槽38中的存儲(chǔ)電容器的頂視圖和截面?zhèn)纫晥D。該溝槽一般具有6至7μm的深度，并且可以按照?qǐng)D2B的截面圖中所述的設(shè)計(jì)，或者其可以在其下端部分變寬。
如圖2A中所示，該電容器溝槽的較大直徑典型地是2F，而較小直徑是1.5F。F是最小結(jié)構(gòu)尺寸，并且現(xiàn)在可以是90至110nm，并且特別地可以低于90nm。圖2B是沿圖2A中所述的線I-I的截面圖。例如通過n+摻雜的襯底部分實(shí)現(xiàn)該存儲(chǔ)電容器的反向電極34。而且像平常所使用的，在該溝槽38中設(shè)置電容器電介質(zhì)33，以及設(shè)置多晶硅填充物31作為存儲(chǔ)電極。該上溝槽部分提供隔離環(huán)圈32，用于關(guān)閉寄生晶體管，否則會(huì)在這一點(diǎn)形成寄生晶體管。
而且，在該電容器溝槽38的上端部分中，提供多晶硅填充物35。在該襯底中，而且提供n+摻雜的區(qū)域作為隱埋板連接36，其將該溝槽電容器的反向電極彼此相互連接。在該襯底表面10上，；施加SiO2層18以及Si3N4層17作為襯墊氮化物層。該SiO2層18典型地包括大約4nm的層厚度，該Si3N4層17典型地包括80至120nm的層厚度。
圖2A和2B中所示的該溝槽電容器根據(jù)已知方法制造。特別地，照常規(guī)制造該隔離環(huán)圈32。接下來，回蝕刻該隔離環(huán)圈32，使得該隔離環(huán)圈的上邊緣高于該襯底表面10布置。接下來，使用多晶硅填充該電容器溝槽38，并且執(zhí)行CMP(化學(xué)機(jī)械拋光)步驟，從而得到圖2B中所示的該橫截面。
參照?qǐng)D3A和3B，為了定義該有源區(qū)12，接下來形成隔離溝槽2，使用絕緣材料進(jìn)行填充其，特別是二氧化硅。在蝕刻該隔離溝槽2并且使用該絕緣材料填充該隔離溝槽2之后，去除表面氧化物。圖3A所示為所得到的帶有該隔離溝槽2的溝槽電容器3的頂視圖，圖3B所示為沿著將點(diǎn)I和I彼此相互連接的線的截面圖。
接下來，回蝕刻填充到該電容器溝槽38中的該多晶硅35大約至該襯底表面10的水平面，并且得到圖4A和4B中所示的結(jié)構(gòu)。圖4A所示為所得到的該溝槽電容器的頂視圖。如圖4A中所示，現(xiàn)在暴露出該隔離環(huán)圈32的表面。圖4B所示為沿著將圖4A中的點(diǎn)I和I彼此相互連接的線的截面圖。如圖4B中所示，該隔離環(huán)圈32的表面現(xiàn)在高于該多晶硅填充物35的表面。
如圖5A和5B中所示，然后執(zhí)行通常熟知的氮化步驟。這里，形成典型地厚度最高為1nm的薄Si3N4層37，使得該襯底表面暴露在NH3氣體中。該Si3N4層37用作蝕刻停止層，并且接下來的蝕刻步驟用于蝕刻未被摻雜的非晶半導(dǎo)體層4。圖5B所示為沿圖5A中所表示的線I-I的截面圖中的氮化硅層37。
如圖6A和6B中所示，然后共形地沉積未被摻雜的非晶半導(dǎo)體層，優(yōu)選地是未被摻雜的非晶硅層，例如層厚度為10nm。結(jié)果，如圖6B的截面圖中所表示的該沉積的硅層4包括垂直和水平區(qū)域。圖6A所示為所得到的該結(jié)構(gòu)的頂視圖。
參照?qǐng)D7A和7B，然后使用B+或BF2+離子以離子束42入射的斜向角度執(zhí)行離子注入步驟。例如該離子束42具有與該襯底表面10的法線39成5至25度的角度α，特別是10至15度。作為該斜向離子注入的結(jié)果，以及由于該非晶硅層4具有垂直區(qū)域，該非晶硅層4的一部分在該注入步驟中被遮蔽。設(shè)置該斜向離子注入，使得該遮蔽區(qū)域處于其中要制作該連接表面或者該連接結(jié)構(gòu)的點(diǎn)上。由于該非晶硅層4的垂直區(qū)域被該電容器溝槽壁遮蔽，現(xiàn)在將進(jìn)行不對(duì)稱處理。相應(yīng)地，帶有連接結(jié)構(gòu)的該電容器溝槽現(xiàn)在不再關(guān)于垂直于所要制造的該訪問晶體管的溝道延伸的軸對(duì)稱。
得到圖7A和7B中所示的該結(jié)構(gòu)，并且圖7A表示頂視圖，而圖7B所述為沿圖7A中的線I-I的截面圖。特別地，該非晶硅層4的一部分保持未被摻雜，而其余已經(jīng)暴露給該離子束42的區(qū)域?qū)⒈粨诫s。如圖7A中所示，該電容器溝槽38的輪廓的一部分保持未被摻雜。
參照?qǐng)D8A和8B，然后相對(duì)于已經(jīng)由于該離子注入而得到的該p-摻雜的多晶硅，選擇性地去除該未被摻雜的非晶硅4。這例如可以通過在稀釋的NH4OH中進(jìn)行化學(xué)濕法蝕刻完成。
圖8A是所得到的該結(jié)構(gòu)的頂視圖，如圖所示，現(xiàn)在露出該氮化硅層37的一部分。特別如圖8B中可以明顯看到，其所示為沿圖8A中的線I-I的截面圖，特別是露出了該Si3N4層17的各個(gè)側(cè)面或側(cè)壁。作為可選的處理步驟，而且可以稍微回蝕刻該隔離環(huán)圈32，使得該隔離環(huán)圈32的表面在一側(cè)低于該襯底表面10。
接著參照?qǐng)D9A和9B，然后通過各向同性蝕刻步驟回蝕刻該Si3N4層17。這例如可以通過在熱磷酸中進(jìn)行濕法蝕刻完成。由于該蝕刻步驟，該Si3N4層17特別是被側(cè)向蝕刻，使得結(jié)果就是露出該SiO2層18的水平部分。圖9A所示為所得到的該溝槽電容器的頂視圖，其中通過虛線表示通過進(jìn)行該Si3N4蝕刻步驟所產(chǎn)生的該開口43。圖9B所示為沿線I-I的截面圖。如這里所示，產(chǎn)生了開口43，通過其已經(jīng)露出了設(shè)置在該襯底表面10上的該SiO2層18的一部分。
如圖10A和10B中所示，在下一步驟中，例如通過反應(yīng)離子蝕刻處理去除該p-摻雜的多晶硅41。在該步驟中，硅襯底1的該露出部分也要被蝕刻。這里應(yīng)該小心，不要蝕刻掉太多的硅襯底材料。如圖9A和9B中所示，在該開口43下面，現(xiàn)在要形成露出的寬度d從10到100nm的Si表面區(qū)域10a，如圖10B中所示。特別地，在該蝕刻步驟中，通過選擇適當(dāng)?shù)奈g刻參數(shù)，確定基本上是高于該襯底表面還是基本上低于該襯底表面布置該導(dǎo)電材料，并從而布置該連接。
圖10A所示為所得到的該結(jié)構(gòu)的頂視圖。如圖10B中所示，現(xiàn)在露出該半導(dǎo)體襯底1的表面部分10a。該表面區(qū)域只在該溝槽電容器3的一側(cè)露出。于是，帶有處理過的該連接結(jié)構(gòu)的該溝槽電容器現(xiàn)在不再關(guān)于垂直于該有源區(qū)12的軸對(duì)稱。在該多晶硅填充物35上面，提供有薄氮化硅層37。如圖11A和11B中所示，在下一步驟中，應(yīng)用多晶硅層44，并且接下來例如通過CMP步驟或回蝕刻步驟進(jìn)行平面化。所沉積的該多晶硅44可以在原位置被摻雜，或者在結(jié)束該沉積步驟之后通過注入步驟被摻雜。
如圖11A中所示，現(xiàn)在在與該存儲(chǔ)電極31連接的該多晶硅填充物35與相鄰于該溝槽電容器3的該有源區(qū)12之間提供接觸帶。圖11B所示為沿將點(diǎn)I和I彼此相互連接的該線的截面圖。如圖可以看到，多晶硅填充物44與該硅襯底1連接，并且位于設(shè)置在該多晶硅填充物35上面的該Si3N4層37的頂上。
參照?qǐng)D12A和12B，在下一步驟中，生成將所產(chǎn)生的表面帶連接與該頂部絕緣的氧化層。特別地，通過該步驟將確定該多晶硅層44的上邊緣的位置。這例如可以通過圖11A中所示的暴露在高度氧化氣體中的該表面完成，從而通過氧化產(chǎn)生氧化層，該二氧化硅層45設(shè)置在該多晶硅填充物44的上面。特別地，在該多晶硅填充物上面所產(chǎn)生的該二氧化硅層45的層厚度總計(jì)至少為15nm?？商鎿Q地，圖11B中所示的該多晶硅層44也可以被回蝕刻。接下來，執(zhí)行用于在該多晶硅層44上面產(chǎn)生SiO2填充物的步驟，并且將執(zhí)行用于將該表面平面化的CMP步驟。
最終，得到圖12A和12B中所示的該結(jié)構(gòu)。圖12A所示為該表面在某些區(qū)域中基本上由SiO2和Si3N4組成的頂視圖。圖12B所示為沿I和I之間的線的截面圖。如圖12B中所示，現(xiàn)在在該多晶硅層44上面施加SiO2覆蓋層45。
在下一步驟中，將根據(jù)已知方法去除該Si3N4層17并接下來去除該SiO2層18。結(jié)果，提供圖13A和13B中所示的該結(jié)構(gòu)。圖13A所示為所得到的該結(jié)構(gòu)的頂視圖。在該有源區(qū)域12的還未被處理的區(qū)域中，硅暴露出來，而該結(jié)構(gòu)的其余部分被SiO2層覆蓋。從圖13B的截面圖可以得到，現(xiàn)在在該多晶硅填充物35與該單晶半導(dǎo)體材料1之間實(shí)現(xiàn)了單側(cè)表面帶連接46。更準(zhǔn)確地，該連接46設(shè)置在該多晶硅填充物35與該襯底表面10上面的該襯底材料1之間。該薄Si3N4層37僅僅用作隧道勢(shì)壘，然而并不用作絕緣體。該多晶硅層44被SiO2層45覆蓋。
為了完成該存儲(chǔ)器單元，接下來提供該訪問晶體管的元件，特別是通過處理該柵電極15和該第一和第二源極/漏極區(qū)域121、122。為此，一般用于該柵極堆的層首先將被共形地沉積，并且此后將被構(gòu)圖，用于產(chǎn)生該柵電極15。特別地，首先產(chǎn)生柵極氧化層151。沉積的該SiO2層也用作該表面帶連接46的側(cè)向絕緣。接下來，將沉積導(dǎo)電層，例如多晶硅、以及Si3N4蓋帽層152。此后，根據(jù)已知方法對(duì)該柵電極15構(gòu)圖。通過使用所產(chǎn)生的該柵電極和該表面帶連接作為注入掩膜，接下來將通過離子注入產(chǎn)生該第一和第二源極/漏極區(qū)域121、122。由于與該離子注入步驟相關(guān)的溫度增加，摻雜物質(zhì)也從該摻雜多晶硅材料45擴(kuò)散到該襯底材料中，并且會(huì)在那里形成摻雜區(qū)120。該摻雜區(qū)120在該表面帶連接46與該第一源極/漏極區(qū)域121、122之間產(chǎn)生良好的電接觸。
圖14所示為穿過所得到的該存儲(chǔ)器單元陣列的示范截面圖。在所示的該布圖中，該通過字線分別高于該表面帶連接46設(shè)置，與通常標(biāo)準(zhǔn)類似。該通過字線分別通過該SiO2層45與該表面帶連接充分絕緣。雖然圖14中所示的是平面型訪問晶體管，但是要清楚的是，任何設(shè)計(jì)的該訪問晶體管都可以通過根據(jù)本發(fā)明的該連接結(jié)構(gòu)與該存儲(chǔ)電容器的該存儲(chǔ)電極連接。特別地，這種訪問晶體管可以是其中該溝道也包括關(guān)于該襯底表面的垂直組件的那些晶體管；于是特別地，可以是其中該柵電極設(shè)置在形成于該襯底表面中的凹槽中的那些晶體管。圖14中所示的該連接結(jié)構(gòu)包括一部分中間層37，其與該存儲(chǔ)電極35的頂表面相鄰布置。由多晶硅材料制成的導(dǎo)電材料44布置在該中間層的頂上。該導(dǎo)電材料不同于該中間層的材料。該導(dǎo)電材料44側(cè)向延伸超出該存儲(chǔ)電極的側(cè)壁。部分該導(dǎo)電材料44布置在該半導(dǎo)體襯底1的水平表面上?？蛇x地，可以在該襯底表面與該導(dǎo)電材料44之間的該邊界布置進(jìn)一步的阻擋層。例如，這種阻擋層可以包括厚度不超過1nm的氮化硅層，從而在該襯底與該導(dǎo)電材料44之間提供電連接。該阻擋層例如可以通過氮化步驟形成，并且可以用作擴(kuò)散勢(shì)壘。如從圖14中可以進(jìn)一步看到，在該半導(dǎo)體襯底表面10的高度處設(shè)置該導(dǎo)電材料44與該存儲(chǔ)電極35之間的該電接觸區(qū)域。
圖15A至30描述了本發(fā)明的第二實(shí)施例，其中靠近該表面設(shè)計(jì)該連接，然而基本上不突出到該襯底表面上面，如下所述。這樣所產(chǎn)生的特別優(yōu)點(diǎn)是，具有這種連接的存儲(chǔ)器單元陣列比完全通過該襯底表面的連接具有更好的拓?fù)浣Y(jié)構(gòu)。完成該第二實(shí)施例的起點(diǎn)還是存儲(chǔ)電容器，其設(shè)計(jì)為溝槽電容器，類似于圖2A和2B中所示的該溝槽電容器。圖15A中所示為該溝槽電容器的頂視圖，而圖15B所示為該溝槽電容器的截面圖。將類似于已經(jīng)參照?qǐng)D2A和2B所描述的該方法執(zhí)行圖15A和15B中所示的該溝槽電容器的制造。然而，如圖15B中所示，設(shè)計(jì)根據(jù)該第二實(shí)施例的該隔離環(huán)圈32，使得其達(dá)到該氮化硅層17的表面。換言之，為了制造圖15B中所示的該溝槽電容器，該電容器溝槽38在形成該隔離環(huán)圈32之后將被多晶硅填充物35所填充，并且接下來執(zhí)行CMP步驟。相對(duì)于參照?qǐng)D2B所提出的該方法，用于回蝕刻該多晶硅填充物35的步驟以及該隔離環(huán)圈32的回蝕刻這里不能應(yīng)用。
參照?qǐng)D16A和16B，從圖15A和15B中所示的結(jié)構(gòu)開始，在用于定義該有源區(qū)12的下一步驟中，形成隔離溝槽2，使用絕緣材料進(jìn)行填充其，特別是二氧化硅，與已經(jīng)參照?qǐng)D3A和3B描述的類似。圖16A所示為所得到的帶有該隔離溝槽2的溝槽電容器3的頂視圖，圖16B所示為沿著將點(diǎn)I和I彼此相互連接的線的截面圖。
如圖17A和17B中所示，接下來回蝕刻填充到該電容器溝槽38中的該多晶硅35大約至該襯底表面10的水平面。更精確地，該目標(biāo)蝕刻深度是相對(duì)于該襯底表面10為0nm，公差為+15nm。圖17A所示為所得到的該溝槽電容器的頂視圖，描述了現(xiàn)在露出了該隔離環(huán)圈32的表面。圖17B所示為沿著將圖17A中的點(diǎn)I和I彼此相互連接的線的截面圖。如圖17B中所示，該隔離環(huán)圈32的表面現(xiàn)在稍微低于該氮化硅層17的表面。
接下來參照?qǐng)D18和19，然后執(zhí)行通常熟知的氮化步驟。這里，形成典型地厚度高達(dá)1nm的薄Si3N4層37，使得該襯底表面暴露在NH3氣體中。該Si3N4層37用作蝕刻停止層，并且接下來的蝕刻步驟用于蝕刻未被摻雜的非晶半導(dǎo)體層4。
在下一步驟中，共形地沉積未被摻雜的非晶半導(dǎo)體層，優(yōu)選地是未被摻雜的非晶硅層，例如層厚度為10nm。結(jié)果如圖19的截面圖中所示，該沉積的硅層4包括垂直和水平以及曲面區(qū)域。圖18所示為所得到的該結(jié)構(gòu)的頂視圖。
如圖20A和20B中所示，通過類似于該第一實(shí)施例的方式，然后使用B+或BF2+離子以離子束42入射的斜向角度執(zhí)行離子注入。例如該離子束42具有與該襯底表面10的法線39成5至25度的角度α，特別是10至15度。作為該斜向離子注入的結(jié)果，并且由于該非晶硅層4包括垂直區(qū)域，該非晶硅層4的一部分將通過注入步驟被遮蔽。在這種情況下，將調(diào)整該斜向離子注入，使得該遮蔽區(qū)域位于要制作該表面連接或者制作該連接結(jié)構(gòu)的點(diǎn)上。更精確地，選擇該離子束42的入射角度，使得適當(dāng)?shù)卣诒我谱髟撨B接結(jié)構(gòu)的位置。由于該非晶硅層4的垂直區(qū)域被該電容器溝槽壁遮蔽，現(xiàn)在將出現(xiàn)不對(duì)稱處理。相應(yīng)地，帶有連接結(jié)構(gòu)的該電容器溝槽現(xiàn)在不再關(guān)于平行于該電容器溝槽的方向延伸的軸對(duì)稱。
圖20A和20B分別所示為頂視圖和沿圖20A中所示線I-I的截面圖。特別地，該非晶硅層4的一部分40保持未被摻雜，而其余已經(jīng)暴露給該離子束42的區(qū)域?qū)⒈粨诫s。如圖20A中所示，該電容器溝槽38的輪廓的一部分保持未被摻雜。
接下來參照?qǐng)D21A和21B，關(guān)于從該離子注入而得到的該p-摻雜的多晶硅，選擇性地去除該未被摻雜的非晶硅4。這例如可以通過在稀釋的NH4OH中進(jìn)行化學(xué)濕法蝕刻完成。使用該蝕刻步驟，該氮化硅層37用作蝕刻停止。如圖21A中所示，現(xiàn)在露出一部分的該氮化硅層37。特別如圖21B中可以明顯看到，其所示為沿圖21A中的線I-I的截面圖，特別是露出了該SiO2隔離環(huán)圈32的上部分的側(cè)面或側(cè)壁。而且，露出了該Si3N4層17的一部分側(cè)面或側(cè)壁。如圖22A和22B中所示，接下來執(zhí)行反應(yīng)離子蝕刻方法，通過其在突出到該多晶硅填充物35的表面上面的該區(qū)域中回蝕刻該隔離環(huán)圈32。由于該反應(yīng)離子蝕刻，露出部分的該Si3N4層17也會(huì)被蝕刻掉。
接下來，在氫氟酸中執(zhí)行短蝕刻步驟。使用該蝕刻步驟，該隔離環(huán)圈32被回蝕刻，結(jié)果尤其使得該隔離環(huán)圈的表面被設(shè)置地低于該襯底表面10，并且該半導(dǎo)體襯底1的垂直區(qū)域被橫向露出。
如圖22B中所示，現(xiàn)在在其上面已經(jīng)去除了未被摻雜的該硅層的該側(cè)上回蝕刻該隔離環(huán)圈32。而且，部分地露出該多晶硅填充物35的表面。該Si3N4層17的側(cè)面170或側(cè)壁現(xiàn)在也露出。接下來參照?qǐng)D23A和23B，然后通過各向同性蝕刻方法去除該非晶p-摻雜的硅層，例如使用含氟化學(xué)藥品的反應(yīng)離子蝕刻方法。如圖23B中所示，該蝕刻步驟也會(huì)蝕刻一部分的該硅襯底1，使得最后露出水平襯底表面部分10a。
如圖24A和24B中所示，接下來執(zhí)行氮化步驟，如上所述，并且產(chǎn)生用作擴(kuò)散勢(shì)壘的氮化硅層49。接下來，將填充并回蝕刻例如可以使用磷摻雜的多晶硅填充物44。圖24A所示為所得到的該結(jié)構(gòu)的頂視圖，而圖24B中所示為該結(jié)構(gòu)的截面圖。
如圖24B中所示，可以回蝕刻該多晶硅層至稍微高于該襯底表面10。在為去除表面氧化物而進(jìn)行去拋光(deglazing)之后，就從該襯底表面10去除了該氮化硅層17，如圖25A和25B中所示，其分別表示所得到的該制造結(jié)構(gòu)的頂視圖和截面圖。如圖25B中所示，該多晶硅填充物44現(xiàn)在突出地稍微高于該硅襯底1的表面10。該多晶硅填充物44在每一情況下都通過該氮化硅層49與該溝槽電容器的多晶硅填充物35以及與該硅襯底1連接。該氮化硅層49在每一情況下都用作隧道勢(shì)壘。該硅襯底10的表面使用薄二氧化硅層18覆蓋。這也在圖25A中示出了，其表明幾乎整個(gè)表面都使用薄二氧化硅層18覆蓋，除了該多晶硅區(qū)域44之外。
參照?qǐng)D26，然后從該整個(gè)表面上去除該薄二氧化硅層18，并且通過氧化、例如通過將所得到的表面暴露在高度氧化氣體中產(chǎn)生二氧化硅層19。如圖26中所示，該整個(gè)表面現(xiàn)在都被該二氧化硅層19覆蓋。
接下來參照?qǐng)D27，接著按照通常方式執(zhí)行光刻掩膜，其掩蓋住該存儲(chǔ)裝置的周邊部分區(qū)域。接著，執(zhí)行該常規(guī)的摻雜步驟，用于產(chǎn)生該阱部分。接下來，例如通過使用磷或砷離子的離子注入產(chǎn)生該高和低摻雜的區(qū)域123，從其可以在后面的處理步驟中得到該第一和第二源極/漏極區(qū)域。圖27描述了該摻雜區(qū)域123形成在與該半導(dǎo)體襯底1的表面10相鄰的部分中。該摻雜區(qū)域123延伸到低于該多晶硅填充物44的底邊緣。
如圖28中所示，然后形成具有層厚度為10至20nm的厚二氧化硅層45，其使得該多晶硅填充物44、并于是使得該溝槽電容器的存儲(chǔ)電極與在該溝槽38上所要形成的通過字線絕緣。在去除該周邊部分中的注入掩膜之后，從該周邊部分去除該SiO2層45。接下來，執(zhí)行用于該周邊部分的對(duì)應(yīng)摻雜步驟。
現(xiàn)在參照?qǐng)D29，接下來按照常規(guī)方式在該有源區(qū)12中形成晶體管。特別地，為了產(chǎn)生該柵電極15，形成柵極槽150，在其中要形成柵極絕緣層151。接下來，優(yōu)選地形成SiO2內(nèi)隔片，并且按照常規(guī)方式用多晶硅填充物511填充該柵極槽150。接下來，按照常規(guī)方式沉積該多晶硅層511、該鎢層512、以及該Si3N4層152。在相應(yīng)的對(duì)該字線構(gòu)圖之后，形成隔片，例如形成SiO2隔片154，從而最終得到圖29中所示的該結(jié)構(gòu)。
最終，如圖30中所示，例如可以通過其中在要形成彼此通過絕緣層、例如通過BPSG層55相互絕緣的該觸點(diǎn)的位置設(shè)置犧牲多晶硅插頭的方法制作位線觸點(diǎn)53。圖30所示為具有分別包括溝槽電容器3和訪問晶體管16的存儲(chǔ)器單元的存儲(chǔ)器單元陣列的示范截面圖，其中每一該訪問晶體管的該第一源極/漏極區(qū)域121通過根據(jù)本發(fā)明的該表面帶連接46和該多晶硅填充物35與該溝槽電容器3的存儲(chǔ)電極連接。該薄Si3N4層49布置在多晶硅填充物35和多晶硅填充物44之間以及第一源極/漏極區(qū)域121和多晶硅填充物44之間。然而該薄Si3N4層49僅僅用作薄隧道勢(shì)壘，并于是不適合將該多晶硅填充物35與該多晶硅填充物44、或者依次將該第一源極/漏極區(qū)域121與該多晶硅填充物44電隔離。該表面帶連接46設(shè)置在該襯底1的表面附近的區(qū)域。相應(yīng)地，該連接46的表面與該襯底表面10相鄰，并稍微突出到其上面。于是，并不完全高于該襯底表面10實(shí)現(xiàn)該連接；然而其也并不延伸到完全低于該襯底表面10。相反，該表面連接46只是延伸到高于該表面，使得可以使用其對(duì)該晶體管16的屬性所產(chǎn)生的優(yōu)點(diǎn)，而避免與這種表面連接相關(guān)的缺點(diǎn)，也就是避免所得到的該存儲(chǔ)器單元陣列的不好拓?fù)浣Y(jié)構(gòu)。例如從圖30中可以看到，該通過字線51a的上邊緣設(shè)置地稍微高于該有源字線51b的上邊緣，并且該表面完全與BPSG層55齊平。該晶體管16設(shè)計(jì)為所謂的“凹陷溝道晶體管”，其中該柵電極15形成在柵極槽150中。于是，該第一和第二源極/漏極區(qū)域121、122之間的該溝道長度將通過有利的方式增加，并且不會(huì)改變?cè)摯鎯?chǔ)器單元的空間需要。
圖30中所示的該連接結(jié)構(gòu)包括由氮化硅制成的中間層49的一部分。該部分中間層49布置在該存儲(chǔ)電容器的存儲(chǔ)電極35的頂上。進(jìn)一步，該連接結(jié)構(gòu)包括例如由多晶硅制成的導(dǎo)電材料44。該導(dǎo)電材料不同于該中間層的材料。該導(dǎo)電材料44布置在該中間層49的頂上。該導(dǎo)電材料44橫向延伸超出限定該存儲(chǔ)電極35的該溝槽。而且，該導(dǎo)電材料44的一部分布置在該半導(dǎo)體襯底的水平表面上?？蛇x地，可以在該襯底材料與該導(dǎo)電材料44之間的該界面布置進(jìn)一步的阻擋層。該進(jìn)一步的阻擋層例如可以由厚度不超過1nm的氮化硅層制成，從而在該襯底材料與該導(dǎo)電材料之間建立電連接。該進(jìn)一步的阻擋層用作擴(kuò)散勢(shì)壘。
圖31至41描述了本發(fā)明的第三實(shí)施例。在該示范實(shí)施例中，該導(dǎo)電帶材料與該存儲(chǔ)電容器的存儲(chǔ)電極的側(cè)表面相鄰布置。
圖31所示為當(dāng)啟動(dòng)該第三實(shí)施例的方法時(shí)，襯底表面1的上端部分的截面圖。如圖所示，在該襯底表面10上面形成有氮化硅層17。溝槽33形成在該襯底表面10中。隔離環(huán)圈32形成在該溝槽的上端部分，并且提供有填充物61，使得該溝槽的表面完全封閉。不同地說來，得到了一個(gè)平表面。該填充物61可以是該存儲(chǔ)電容器的存儲(chǔ)電極或是在完成該存儲(chǔ)器單元陣列之后將被去除的犧牲填充物。
從圖31中所示的結(jié)構(gòu)開始，首先執(zhí)行蝕刻步驟，從而蝕刻該每一隔離環(huán)圈32的上端部分。此后，通過共同使用的蝕刻方法使該犧牲填充物凹陷。此后，執(zhí)行氧化步驟，從而提供厚度大約為1至3nm的薄二氧化硅層62。所得到的該結(jié)構(gòu)如圖32中所示。如圖所示，該填充物61的表面使用二氧化硅層62覆蓋。而且，該二氧化硅層62的表面相對(duì)于該氮化硅層17的表面凹陷。
此后，沉積厚度大約為10至15nm的未被摻雜的非晶硅層4。該非晶硅層4的厚度例如可以為12至14nm。所得到的該結(jié)構(gòu)如圖33中所示。
在下一步驟中，執(zhí)行斜向離子注入步驟42。在這一離子注入步驟期間，該離子束42與該襯底表面的法線39所成的角度α大約可以為5至30度。在這一離子注入步驟期間，部分離子束被該氮化硅層17的突出部分和非晶硅層14遮蔽。相應(yīng)地，未被摻雜的非晶硅層的預(yù)定部分將被摻雜，而其它預(yù)定部分保持未被摻雜。例如，可以使用p-摻雜劑執(zhí)行該離子注入步驟，例如使用BF2-離子。所得到的該結(jié)構(gòu)如圖34中所示。如圖34中可以看到，該非晶硅層4的部分40保持未被摻雜，這些部分與每一突出的氮化硅層部分17的左邊緣相鄰。
在下一步驟中，執(zhí)行蝕刻步驟，用于相對(duì)于摻雜的非晶硅選擇性地蝕刻未被摻雜的非晶硅。例如，這可以通過使用NH4OH進(jìn)行蝕刻來完成。所得到的該結(jié)構(gòu)如圖35中所示。如圖所示，在每一該溝槽右側(cè)該未被摻雜的非晶硅層40被去除。
此后，執(zhí)行相對(duì)于多晶硅選擇性地蝕刻二氧化硅的蝕刻步驟。作為結(jié)果，該環(huán)圈部分32在沒有被該硅層41覆蓋的那些部分處凹陷下去。特別地，執(zhí)行該蝕刻步驟，使得該環(huán)圈沒有凹陷到低于該半導(dǎo)體襯底的表面10下面的位置。例如，可以蝕刻大約85至115nm。所得到的該結(jié)構(gòu)如圖36中所示。如圖所示，在每一該溝槽33的右邊部分，該環(huán)圈凹陷，使得所得到的該環(huán)圈的表面高于該襯底表面10布置。而且，減少了該非晶硅層41的厚度。
在執(zhí)行了預(yù)清洗步驟以去除聚合物殘留之后，執(zhí)行氧化步驟，以提供該二氧化硅層63。特別地，該氧化步驟對(duì)該摻雜的非晶硅層41進(jìn)行氧化，以得到該二氧化硅層63。所得到的該結(jié)構(gòu)如圖37中所示。
在下一步驟中，沉積導(dǎo)電層。例如，該導(dǎo)電層可以包括可能適合于表面帶形成的任何材料。通過舉例的形式，可以使用多晶硅、金屬、金屬硅化物，例如WSix(硅化鎢)作為該導(dǎo)電帶材料。此后，執(zhí)行凹陷步驟以蝕刻該導(dǎo)電材料。結(jié)果，只有一部分該導(dǎo)電材料保持在該環(huán)圈32的凹陷部分的上面。例如，當(dāng)采用WSix作為該導(dǎo)電材料時(shí)，可以使用適當(dāng)?shù)奈g刻劑，例如使用H2O、H2O2和NH4OH的混合物來濕法蝕刻該WSix?？商鎿Q地，可以使用SF6化學(xué)性質(zhì)來干法蝕刻該WSix。所得到的該結(jié)構(gòu)如圖38中所示。如圖所示，在該填充物61與該氮化硅層部分17之間的部分中提供導(dǎo)電帶材料43。該導(dǎo)電帶材料完全高于該襯底表面10布置?？蛇x擇地，該二氧化硅層63還保留在該導(dǎo)電帶材料與該填充物61之間。例如，如果該填充物是犧牲填充物，那么當(dāng)去除該犧牲填充物的時(shí)候可以去除剩余的二氧化硅層63。但是，由于該厚度較小，剩余的二氧化硅層63也可以導(dǎo)電。
此后，通過進(jìn)行CMP步驟提供絕緣材料45，例如二氧化硅層。例如，二氧化硅層可以是熱生長的，或者通過適當(dāng)?shù)姆椒ǔ练e。結(jié)果，該填充物61的表面被二氧化硅層45覆蓋，如圖39中所示。
此后，按照通常所熟知的方法完成該存儲(chǔ)器單元陣列。例如，從圖39中所示的該結(jié)構(gòu)開始，可以去除一部分氮化硅層，以側(cè)向露出該導(dǎo)電帶材料64。此后，在該開口部分中提供適當(dāng)?shù)膶?dǎo)電材料65。例如，該導(dǎo)電材料65可以是摻雜的多晶硅。此后，提供訪問晶體管的主要組件。例如，形成摻雜部分，于是建立該第一和第二源極/漏極部分。而且，提供柵電極。例如，該柵電極15可以布置在在襯底表面10中延伸的柵極槽中。提供柵極絕緣材料151，并且可以在該柵極槽中提供側(cè)壁隔片。最終，使用導(dǎo)電材料填充該柵極槽150，以完成該晶體管。此后，按照常規(guī)提供字線51a、51b。另外，提供位線觸點(diǎn)和位線?？蛇x地，如果該填充物61是犧牲填充物，從該溝槽去除該犧牲填充物，并使用另一個(gè)適當(dāng)?shù)膶?dǎo)電材料替換其。
所得到的該結(jié)構(gòu)如圖40中所示。如圖所示，在該半導(dǎo)體襯底1中該導(dǎo)電材料65的下面形成擴(kuò)散區(qū)120。相應(yīng)地，在該存儲(chǔ)電極61與該存儲(chǔ)器單元的訪問晶體管16的第一源極/漏極區(qū)域121之間建立了電觸點(diǎn)。該連接結(jié)構(gòu)包括表示該導(dǎo)電帶材料的中間層64。而且，該連接結(jié)構(gòu)包括該導(dǎo)電材料65。該中間層64與該溝槽的該填充物61的側(cè)表面相鄰設(shè)置。該溝槽的填充物61可以由任意導(dǎo)電材料制成。例如，該填充物61的材料可以包括多晶硅、金屬或金屬化合物。該導(dǎo)電材料65高于該半導(dǎo)體襯底表面布置，從而與水平襯底表面部分相鄰。
不同的說來，如從圖40中可以看到，該導(dǎo)電填充物61布置在形成于該襯底表面10中的溝槽中。而且，該導(dǎo)電材料65完全布置在形成于該襯底表面10中的溝槽外面。而且，該中間層64也完全布置在形成于該襯底表面10中的溝槽外面。而且，該溝槽電容器的存儲(chǔ)電極的垂直表面被隔離溝槽橫向限定。特別地，該隔離溝槽設(shè)置在該存儲(chǔ)電極與該半導(dǎo)體襯底之間。絕緣材料、即隔離環(huán)圈32布置在該隔離溝槽中。如從圖40中可以看到，該連接結(jié)構(gòu)包括布置在該隔離溝槽中的導(dǎo)電材料帶64。
但是，正如要清楚理解的那樣，從圖39中所示的結(jié)構(gòu)開始，可以通過任意方式完成存儲(chǔ)器單元陣列。例如，可以去除氮化硅層17。此后，使用n摻雜劑執(zhí)行離子注入步驟，以提供該摻雜區(qū)123。所得到的結(jié)構(gòu)如圖41中所示。如圖所示，現(xiàn)在出現(xiàn)了突出溝槽結(jié)構(gòu)。該溝槽結(jié)構(gòu)從該襯底表面10突出。該填充物61在其頂側(cè)被該二氧化硅層45覆蓋。導(dǎo)電帶材料43提供在該側(cè)邊部分，從而能夠進(jìn)行電接觸。該導(dǎo)電帶材料43位于該襯底表面10的上面。該摻雜部分124與該襯底表面10相鄰布置。此后，通過提供柵電極、與該柵電極連接的字線、位線以及位線觸點(diǎn)就完成了該存儲(chǔ)器單元陣列。
圖42所示為示范性存儲(chǔ)器單元陣列的頂視圖，其中該溝槽電容器的存儲(chǔ)電極分別通過表面帶連接46與訪問晶體管連接。有源區(qū)12以帶狀形式設(shè)置，并且通過隔離溝槽2彼此相互絕緣。該溝槽電容器3以圖15中的棋盤形式設(shè)置。然而，顯然也可以對(duì)本發(fā)明使用替換的布圖。字線51垂直于該有源區(qū)設(shè)置，其分別與控制形成于晶體管中的溝道14的導(dǎo)電的柵電極連接。
雖然已經(jīng)參照本發(fā)明的具體實(shí)施例對(duì)其進(jìn)行了詳細(xì)描述，但是本領(lǐng)域的熟練技術(shù)人員顯然知道，其中不脫離本發(fā)明的精神和范圍可以做出各種變化和修改。相應(yīng)地，如果對(duì)本發(fā)明進(jìn)行的修改和變化位于所附權(quán)利要求書的范圍內(nèi)，本發(fā)明都意欲將它們及其等同物覆蓋。
參考標(biāo)號(hào)列表1 半導(dǎo)體襯底10襯底表面10a 未覆蓋的半導(dǎo)體襯底表面部分12有源區(qū)120 擴(kuò)散區(qū)121 第一源極/漏極區(qū)域122 第二源極/漏極區(qū)域123 摻雜區(qū)14溝道15柵電極150 柵極槽151 柵極絕緣層152 Si3N4蓋帽層153 Si3N4隔片154 SiO2隔片155 內(nèi)隔片16晶體管17 Si3N4層(襯墊氮化物)170 暴露區(qū)18 SiO2層19 SiO2層2 隔離溝槽3 溝槽電容器31存儲(chǔ)電極32隔離環(huán)圈33電容器電介質(zhì)34反向電極35多晶硅填充物36隱埋板37 Si3N4層
38 電容器溝槽39 表面法線4 α硅層，未被摻雜40 未注入?yún)^(qū)域41 p-摻雜的α硅42 離子束43 開口44 多晶硅45SiO2層46 表面帶連接47SiO2層48 擴(kuò)散區(qū)49Si3N4層5 存儲(chǔ)器單元51a通過字線51b有源字線52 位線53 位線觸點(diǎn)54 襯底連接55 BPSG層511多晶硅512鎢層61 導(dǎo)電填充物62 二氧化硅層63 二氧化硅層64 導(dǎo)電帶材料65 導(dǎo)電材料
權(quán)利要求
1.一種至少部分地形成在半導(dǎo)體襯底中的溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的連接結(jié)構(gòu)，該連接結(jié)構(gòu)包括與存儲(chǔ)電極的表面相鄰布置的中間層部分；和與中間層相鄰布置并且電連接到與選擇晶體管相鄰的半導(dǎo)體襯底表面部分的導(dǎo)電材料，其中該連接結(jié)構(gòu)的一部分高于半導(dǎo)體襯底表面布置，從而與水平襯底表面部分相鄰。
2.權(quán)利要求1的連接結(jié)構(gòu)，其中中間層由絕緣材料制成，并且厚度不大于1nm。
3.權(quán)利要求2的連接結(jié)構(gòu)，其中中間層包括Si3N4或氧化硅。
4.權(quán)利要求1的連接結(jié)構(gòu)，其中中間層由導(dǎo)電材料制成。
5.權(quán)利要求1的連接結(jié)構(gòu)，其中導(dǎo)電材料包括摻雜的多晶硅。
6.權(quán)利要求1的連接結(jié)構(gòu)，其中導(dǎo)電材料基本上高于襯底表面布置。
7.權(quán)利要求1的連接結(jié)構(gòu)，其中導(dǎo)電材料基本上低于襯底表面布置。
8.權(quán)利要求1的連接結(jié)構(gòu)，其中中間層布置在該存儲(chǔ)電極的頂部表面上。
9.權(quán)利要求1的連接結(jié)構(gòu)，其中存儲(chǔ)電極延伸高于半導(dǎo)體表面。
10.權(quán)利要求1的連接結(jié)構(gòu)，其中中間層與存儲(chǔ)電極的側(cè)表面相鄰布置。
11.權(quán)利要求1的連接結(jié)構(gòu)，其中存儲(chǔ)電極通過形成于襯底表面中的溝槽被側(cè)向限定，該導(dǎo)電材料布置在該溝槽外面。
12.權(quán)利要求1的連接結(jié)構(gòu)，其中存儲(chǔ)電極通過形成于襯底表面中的溝槽被側(cè)向限定，中間層部分布置在該溝槽外面。
13.權(quán)利要求12的連接結(jié)構(gòu)，其中中間層由導(dǎo)電材料制成。
14.權(quán)利要求1的連接結(jié)構(gòu)，其中存儲(chǔ)電極與中間層之間的觸點(diǎn)高于該襯底表面布置。
15.權(quán)利要求1的連接結(jié)構(gòu)，其中存儲(chǔ)電極與中間層之間的觸點(diǎn)低于襯底表面布置。
16.權(quán)利要求1的連接結(jié)構(gòu)，進(jìn)一步包括布置在導(dǎo)電材料與襯底之間的阻擋層。
17.權(quán)利要求16的連接結(jié)構(gòu)，其中阻擋層由氮化硅制成，并且厚度不大于1nm。
18.一種至少部分地形成在半導(dǎo)體襯底中的溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的連接結(jié)構(gòu)，該連接結(jié)構(gòu)包括與存儲(chǔ)電極的表面相鄰布置的中間層部分；和與中間層相鄰布置并且電連接到與選擇晶體管相鄰的半導(dǎo)體襯底表面部分的導(dǎo)電材料，其中該存儲(chǔ)電極通過形成于該襯底表面中的溝槽被側(cè)向限定，該導(dǎo)電材料至少部分地布置在該溝槽外面。
19.權(quán)利要求18的連接結(jié)構(gòu)，其中中間層部分布置在溝槽外面。
20.權(quán)利要求18的連接結(jié)構(gòu)，其中導(dǎo)電材料完全布置在溝槽外面。
21.一種至少部分地形成在半導(dǎo)體襯底中的溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的連接結(jié)構(gòu)，其中與存儲(chǔ)電極的垂直表面相鄰布置隔離溝槽，該隔離溝槽設(shè)置在存儲(chǔ)電極與半導(dǎo)體襯底之間，在隔離溝槽中布置絕緣材料，其中連接結(jié)構(gòu)包括布置在隔離溝槽中的導(dǎo)電材料帶。
22.權(quán)利要求21的連接結(jié)構(gòu)，進(jìn)一步包括布置在存儲(chǔ)電極與導(dǎo)電材料帶之間的阻擋層。
23.權(quán)利要求21的連接結(jié)構(gòu)，其中高于半導(dǎo)體襯底的上表面設(shè)置導(dǎo)電材料帶。
24.權(quán)利要求23的連接結(jié)構(gòu)，進(jìn)一步包括布置在半導(dǎo)體襯底的上表面上的導(dǎo)電層部分，該部分與導(dǎo)電材料帶接觸。
25.權(quán)利要求21的連接結(jié)構(gòu)，其中低于半導(dǎo)體襯底的上表面設(shè)置導(dǎo)電材料帶。
26.權(quán)利要求21的連接結(jié)構(gòu)，其中導(dǎo)電材料包括WSix。
27.一種制造在溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的連接結(jié)構(gòu)的方法，包括(a)在半導(dǎo)體襯底中提供電容器溝槽，該溝槽電容器包括導(dǎo)電填充物、與該導(dǎo)電填充物的側(cè)表面相鄰布置的垂直絕緣層；(b)在半導(dǎo)體襯底的表面上提供掩膜材料，該掩膜材料設(shè)置在其中沒有形成溝槽電容器的襯底表面的區(qū)域上，其中在掩膜材料的表面下面布置該溝槽電容器的導(dǎo)電填充物的表面；(c)沉積未被摻雜的半導(dǎo)體層，該半導(dǎo)體層包括垂直和水平區(qū)域；(d)執(zhí)行斜向離子注入，使得該半導(dǎo)體層的預(yù)定區(qū)域保持未被摻雜；(e)去除半導(dǎo)體層的未摻雜部分，并且該半導(dǎo)體層的摻雜部分保留在掩膜材料的表面上，從而剩下垂直絕緣層的表面未被覆蓋；(f)蝕刻該垂直絕緣層的上端部分，從而形成連接開口；(g)在該連接開口中填充導(dǎo)電材料；和(h)去除掩膜層，從而露出半導(dǎo)體襯底表面部分。
28.權(quán)利要求27的方法，其中高于半導(dǎo)體襯底表面布置導(dǎo)電填充物的頂表面。
29.權(quán)利要求27的方法，進(jìn)一步包括在露出的半導(dǎo)體襯底表面部分上沉積導(dǎo)電材料，該導(dǎo)電材料與連接材料以及與選擇晶體管的組件連接。
30.權(quán)利要求27的方法，其中低于半導(dǎo)體襯底表面布置導(dǎo)電填充物的頂表面。
31.權(quán)利要求27的方法，其中在(f)之后，將襯底表面暴露在氧化氣體中，以氧化半導(dǎo)體層的摻雜部分。
32.權(quán)利要求27的方法，其中從由摻雜硅和硅化鎢構(gòu)成的組中選擇連接材料。
33.權(quán)利要求27的方法，其中導(dǎo)電填充材料包括摻雜的多晶硅。
全文摘要
一種至少部分地形成在半導(dǎo)體襯底中的溝槽電容器的存儲(chǔ)電極與選擇晶體管之間的連接結(jié)構(gòu)，包括與存儲(chǔ)電極的表面相鄰布置的中間層部分；與中間層相鄰布置并且電連接到與選擇晶體管相鄰的半導(dǎo)體襯底表面部分的導(dǎo)電材料，其中該連接結(jié)構(gòu)的一部分高于該半導(dǎo)體襯底表面布置，從而與水平襯底表面部分相鄰。
文檔編號(hào)H01L21/8242GK1913161SQ20061010916
公開日2007年2月14日 申請(qǐng)日期2006年8月3日 優(yōu)先權(quán)日2005年8月3日
發(fā)明者L·黑內(nèi)克, M·波普 申請(qǐng)人:奇夢(mèng)達(dá)股份公司