專利名稱：非揮發(fā)性記憶元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種記憶元件及其制造方法，且特別是有關(guān)于一種非 揮發(fā)性記憶元件及其制造方法。
背景技術(shù)：
非揮發(fā)性記憶體(Non-volatile memory, "NVM")是一種能夠在去除電 源后仍能夠持續(xù)地儲存訊息的半導(dǎo)體記憶體。NVM包括光罩式唯讀記憶體 (Mask R0M)、可編程唯讀記憶體(PROM)、可抹除編程唯讀記憶體(EPROM)、 可電除可編程唯讀記憶體(EEPROM)和快閃記憶體(Flash memory).非揮發(fā) 性記憶體廣泛地用于半導(dǎo)體工業(yè)且研發(fā)來防止編程數(shù)據(jù)丟失的一類記憶 體。通常，可依據(jù)元件的終端使用要求來程式化、讀取及/或抹除非揮發(fā)性 記憶胞，并可長期儲存被程式化的資料。資訊技術(shù)市場在過去二十年以來蓬勃發(fā)展，因此攜帶型電腦以及電子 通信工業(yè)已成為半導(dǎo)體超大規(guī)模積體電路(VLSI)以及特大規(guī)模積體電路 (ULSI)設(shè)計的主要方向.因此，低功率消耗、高密度及可再程式非揮發(fā)性 記憶胞的需求很大。此等類型的可程式及可抹除記憶胞已成為半導(dǎo)體工業(yè) 中的主要元件.隨著記憶胞容量需求的增加，半導(dǎo)體的積集度以及記憶胞密度的要求 相對提升。雙位元單元的記憶元件可在單一記憶胞中儲存兩位元資訊，是 一種有效改善積集度的記憶元件。雙位元單元的記憶元件中有一種稱之為 氮化物唯讀記憶胞，其為一種用于儲存資料的電荷捕捉半導(dǎo)體元件。大體而言，氮化物唯讀記憶體單元包括金屬氧化硅場效電晶體 (MOSFET)，其具有設(shè)置于閘極與源極/汲極半導(dǎo)體材料之間的氧化層-氮化 層-氧化層(0N0)閘極介電層。在程式化時，0N0閘極介電層中的氮化層能 以定域方式捕集電子。電荷定域是指氮化物材料能夠使得儲存于其中的 電荷不會大幅橫向移動。此與現(xiàn)有浮動閘極技術(shù)形成對比，在現(xiàn)有浮動閘 極技術(shù)中，浮動閘極是導(dǎo)電的且電荷橫向分布而遍及整個浮動閘極。氮化 物唯讀記憶體元件可經(jīng)由通道熱電子(CHE)注入電荷捕捉層來執(zhí)行氮化物 唯讀記憶體的程式化(意即，電荷注入)。.可經(jīng)由能帶間熱電洞穿隧來執(zhí)行 氮化物唯讀記憶體的抹除(意即，電荷移除)。所儲存的電荷可經(jīng)由已知電 壓應(yīng)用技術(shù)重復(fù)程式化、讀取、抹除及/或再程式化所儲存的電荷，并可正 向或反向執(zhí)行讀取。定域電荷捕捉技術(shù)可使得每記憶胞(ce 11)具有兩個獨(dú) 立位元，因此使記憶胞密度加倍,.
圖1A至1C繪示現(xiàn)有一種氮化物唯讀記憶體的制造方法的流程剖面困。 請參照圖1A，氮化物唯讀記憶體的制造方法是先在基底IOO上依序形成氮 化硅/氧化硅/氮化硅堆迭層102、摻雜多晶硅層104以及頂蓋層106，之后， 請參照圖1B，進(jìn)行微影與蝕刻制程，以使氮化硅/氧化硅/氮化硅堆迭層102、 摻雜多晶硅層104以及頂蓋層106圖案化，形成圖案化的氮化硅/氧化硅/ 氮化珪堆迭層102a、摻雜多晶硅層104a以及頂蓋層106a。其后，以頂蓋 層106a為軍幕，進(jìn)行離子植入制程，以于基底100中形成摻雜區(qū)110，做 為位元線.其后，再于相鄰的摻雜多晶硅層104之間的摻雜區(qū)110上形成 介電層112其后，請參照圖1C，去除頂蓋層106a。之后，在基底100上形成一層 金屬硅化物層，并將此金屬珪化物層114以及摻雜多晶硅層104a圖案化， 形成金屬硅化物層114以及摻雜多晶硅層104b，以做為字元線。請參照困1B，以上述方法來形成氮化硅/氧化硅/氮化硅堆迭層102a、 摻雜多晶硅層104a以及頂蓋層106a的蝕刻過程中，易生成聚合物108.若 是聚合物108殘留在氮化硅/氧化硅/氮化硅堆迭層102以及摻雜多晶硅層 104的側(cè)壁上，則在后續(xù)形成金屬硅化物層114的沈積過程中，會被金屬硅 化物所取代，使得所取代的金屬硅化物層114a直接與位元線的摻雜區(qū)110 接觸，而造成短路，如圖IC所示.另一方面，請參照圖2A與2B，若是在形成氮化硅/氧化硅/氮化硅堆迭 層102、摻雜多晶砝層104以及頂蓋層106的蝕刻過程中，蝕刻的條件控制 不當(dāng)，使得所形成的摻雜多晶硅層104a呈倒梯狀，則在后續(xù)形成圖案化的 金屬硅化物層114與摻雜多晶硅層104b的蝕刻過程中，易有摻雜多晶硅層 104a蝕刻不完全，而在梯形介電層112側(cè)壁上殘留多晶硅懸梁(polysil icon stringer) 120，使得相鄰的字元線相互導(dǎo)通。發(fā)明內(nèi)容依據(jù)本發(fā)明提供實(shí)施例的目的就是在提供一種揮發(fā)性記憶元件及其制 造方法，其可以避免聚合物殘留造成字元線直接與位元線的摻雜區(qū)接觸所 導(dǎo)致的短路問題。依據(jù)本發(fā)明提供實(shí)施例的再一目的是提供一種揮發(fā)性記憶元件及其制 造方法，其可以避免現(xiàn)有技術(shù)中因?yàn)槲g刻控制不當(dāng)，導(dǎo)致介電層側(cè)壁上殘 留多晶硅懸梁造成相鄰的字元線相互導(dǎo)通的問題。本發(fā)明提出一種非揮發(fā)性記憶元件的制造方法。此方法是先在基底中 形成多個溝渠，并于溝渠中填入第一導(dǎo)體層，以做為埋入式位元線。接著， 在基底上形成電荷儲存層，覆蓋基底表面以及第一導(dǎo)體層的表面,之后， 在上述電荷儲存層上形成第二導(dǎo)體層，以做為字元線, 依照本發(fā)明實(shí)施例所述，上述第一導(dǎo)體層具有摻雜，且上述方法更包 括使上述第一導(dǎo)體層中一部份的摻雜擴(kuò)散至其周圍的基底中，以形成擴(kuò)散 區(qū)，與上述第一導(dǎo)體層共同做為埋入式位元線。依照本發(fā)明實(shí)施例所述，上述方法中使上第 一導(dǎo)體層中 一部份的摻雜 擴(kuò)散至第 一導(dǎo)體層周圍的基底中的步驟，是與進(jìn)行上述基底上形成上述電 荷儲存層的步驟同時進(jìn)行的。依照本發(fā)明實(shí)施例所述，上述電荷儲存層的形成方法是先在上述基底 上形成一底氧化物層，接著，在底氧化層上形成一氮化物層，再于氮化物 層上形成一頂氧^ft物層。依照本發(fā)明實(shí)施例所述，上述底氧化物層/氮化物層/頂氧化物層包括 氧化硅層/氮化硅層/氧化硅層。依照本發(fā)明實(shí)施例所述，上述具有摻雜的第一導(dǎo)體層的形成方法包括 沈積一多晶硅層，并在臨場進(jìn)行摻雜，以形成一摻雜多晶硅層。依照本發(fā)明實(shí)施例所述，上述第二導(dǎo)體層的形成方法包括在上述電荷 儲存層上形成一摻雜多晶硅層，再于上述摻雜多晶硅層上形成一金屬硅化 物層，本發(fā)明又提出一種非揮發(fā)性記憶元件。此記憶元件包括多數(shù)個具有 摻雜的第一導(dǎo)體層、電荷儲存層與多數(shù)個第二導(dǎo)體層。第一導(dǎo)體層是埋入 于一基底中，其材質(zhì)與上述基底的材質(zhì)不相同，用以做為多數(shù)個埋入式位 元線。電荷儲存層是直接覆蓋在基底上以及第一導(dǎo)體層上。第二導(dǎo)體層是 直接覆蓋于電荷儲存層上，用以做為多數(shù)個字元線。依照本發(fā)明實(shí)施例所述，上述非揮發(fā)性記憶元件的字元線不與位元線 平行。依照本發(fā)明實(shí)施例所述，上述非揮發(fā)性記憶元件更包括多數(shù)個擴(kuò)散區(qū)， 分別位于上述第一導(dǎo)體層周圍的基底中，其與上述第一導(dǎo)體層共同做為埋 入式位元線，依照本發(fā)明實(shí)施例所述，上述非揮發(fā)性記憶元件的電荷儲存層包括位 于上述基底上的底氧化物層、位在上述底氧化層上的氮化物層以及位在上 述氮化物層上的頂氧化物層。依照本發(fā)明實(shí)施例所述，上述底氧化物層/氮化物層/頂氧化物層包括 氧化硅層/氮化硅層/氧化硅層。依照本發(fā)明實(shí)施例所述，上述具有摻雜的第一導(dǎo)體層包括一摻雜多晶 硅層。依照本發(fā)明實(shí)施例所述，上述第二導(dǎo)體層包括位在電荷儲存層上的摻 雜多晶硅層以及位在摻雜多晶硅層上的金屬硅化物罷，由于本發(fā)明的位元線是形成在基底之中，無需在基底上先形成字元線
的導(dǎo)體層，再以其做為^成位元線的植入軍幕，因此，可以避免現(xiàn)有技術(shù) 中因?yàn)槲g刻聚合物殘留字元線的導(dǎo)體層的側(cè)壁，導(dǎo)致字元線的金屬硅化物 層直接與位元線的擴(kuò)散區(qū)接觸所造成的短路問題，而且，本發(fā)明可以避免 現(xiàn)有技術(shù)中因?yàn)槲g刻控制不當(dāng)，導(dǎo)致介電層側(cè)壁上殘留多晶硅懸梁造成相 鄰的字元線相互導(dǎo)通的問題.為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉 較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。附困說明圖1A至1C繪示現(xiàn)有一種氮化珪唯讀記憶元件的制造方法的流程剖面 示意圖.圖2A為繪示現(xiàn)有一種氮化硅唯讀記憶元件的部分示意圖。 圖2B為圖2A的II-II切線的剖面示意圖。圖3A至3F是依照本發(fā)明實(shí)施例所繪示的一種非揮發(fā)性記憶元件的制 造方法流程剖面示意圖.100、300:基底102:'電荷儲存層104、104a:摻雜多晶硅層106、106a:頂蓋層108:聚合物110:摻雜區(qū)112:介電層114、114a:金屬珪化物層120:多晶硅懸梁301:井區(qū)302、302a、 302b:墊氧化層304、304a、 304b:罩幕層306、310:溝渠308:淺溝渠隔離結(jié)構(gòu)312、312a:導(dǎo)體層312b::擴(kuò)散區(qū)313、316:氧化物層314:氮化物層320:電荷儲存層322:摻雜多晶硅層324:金屬硅化物層350:位元線360:導(dǎo)體層/字元線具體實(shí)施方式
圖3A至3F是依照本發(fā)明實(shí)施例所繪示的一種非揮發(fā)性記憶元件的制 造方法流程剖面示意圖。請參照圖3A,提供一基底300?；?00的材質(zhì)例如是半導(dǎo)體材料如 硅或鍺。在一實(shí)施例中，基底300為一硅主體。在另一實(shí)施例中，基底300 為絕緣層上有硅(SOI)。接著，在基底300中形成井區(qū)301。當(dāng)基底300的 摻雜為n型時，并區(qū)301為p型蜂雜；當(dāng)基底300的摻雜為p型時，井區(qū) 30l為ii型攙雜，其后，在基底300上形成一罩幕層304，罩幕層3(M例如
是一層氮化硅層，其形成的方法例如是化學(xué)氣相沉積法。較佳的在形成氮化硅層之前先形成一層墊氧化層302。墊氧化層302的形成方法可以采用熱 氧化法。接著，請參照圖3B,進(jìn)行微影與蝕刻制程，將罩幕層304圖案化成軍 幕層304a，再以其為硬軍幕，蝕刻墊氧化層302與基底300,以在基底300 中形成淺溝渠306。之后，再于淺溝渠306中填入絕緣層，以形成淺溝渠隔 離結(jié)構(gòu)(STI) 308。之后，請參照圖3C，進(jìn)行微影與蝕刻制程，將軍幕層306a再次圖案化， 以形成罩幕層306b，之后，再以其為硬罩幕，蝕刻墊氧化層302a與基底 300，以在差J& 300中形成溝渠310。蝕刻的方法可以采用非等向性蝕刻法， 例如是以含有氣的化合物如Ch或是SF6做為蝕刻氣體。其后，請參照圖3D，在基底300上形成一層具有摻雜的導(dǎo)體層312, 以覆蓋罩幕層304b并填入于溝渠310之中。具有摻雜的導(dǎo)體層312例如是 摻雜的多晶J^.當(dāng)井區(qū)301為p型摻雜時，導(dǎo)體層312例如是n型摻雜 的多晶M;當(dāng)井區(qū)301為n型摻雜時，導(dǎo)體層312例如是p型摻雜的多 晶硅層。摻雜多晶硅層的形成方法例如是以化學(xué)氣相沈積法來沈積多晶硅 并在沈積的同時進(jìn)行臨場(in-s Uu)摻雜。之后，請參照圖3E，去除溝渠310以外的導(dǎo)體層312。去除的方法可 以采用化學(xué)4MiW磨法(CMP)，利用罩幕層304b做為研磨終止層，以去除 多余的導(dǎo)體層312，使留在溝渠310之中的導(dǎo)體層312a做為埋入式位元線 的一部份。其后，去除罩幕層304b以及墊氧化層302b，以棵露出基底300 表面。之后，在基底300的表面上形成一電荷儲存層320。在一實(shí)施例中， 電荷儲存層320是由底氧化物層313、氮化物層314以及頂氧化物層316所 構(gòu)成.例如，以熱氧化法在基底上300形成氧化硅層，接著，以化學(xué)氣相 沉積法，在氣化硅層上形成氮化硅層，之后，再以濕式熱氧化法在氮化硅 層上形成氧化硅層。在形成電荷儲存層320過程中，溝渠310之中的導(dǎo)體 層312a會因?yàn)槭軣岫蛊渲械膿诫s擴(kuò)散到溝渠310周圍的基底300之中， 而形成一個擴(kuò)散區(qū)312b。此擴(kuò)散區(qū)312b與導(dǎo)體層312a共同形成本發(fā)明的 記憶元件的埋入式位元線350。之后，請參照圖3F，在基底300上形成圖案化的導(dǎo)體層360，以做為 字元線，此字元線不與位元線平行。導(dǎo)體層360例如是由摻雜多晶硅層322 與金屬硅化物層324共同組成。金屬硅化物層324的材質(zhì)例如是硅化鵠。由于本發(fā)明的位元線是形成在基底之中，無需在基底上先形成字元線 的導(dǎo)體層，再以其做為形成位元線的植入罩幕，因此，可以避免現(xiàn)有技術(shù) 中因?yàn)槲g刻聚合物殘留字元線導(dǎo)體層的側(cè)壁，導(dǎo)致字元線的金屬硅化物層 直接與位元線的擴(kuò)散區(qū)接觸所造成的短路問題，而且，可以避免現(xiàn)有技術(shù)
中因?yàn)槲g刻控制不當(dāng)，導(dǎo)致介電層側(cè)壁上殘留多晶硅懸梁造成相鄰的字元 線相互導(dǎo)通的問題。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實(shí)施例，但 凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所 作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1、一種非揮發(fā)性記憶元件的制造方法，其特征在于其包括以下步驟在一基底中形成多數(shù)個溝渠；在該些溝渠中分別形成一第一導(dǎo)體層，以做為多數(shù)個埋入式位元線；在該基底上形成一電荷儲存層，覆蓋該基底表面以及該些第一導(dǎo)體層層的表面；以及在該電荷儲存層上形成多數(shù)個第二導(dǎo)體層，以做為多數(shù)個字元線。
2、 根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶元件的制造方法，其特征在于 其中所述的該些第一導(dǎo)體層具有摻雜，且該方法更包括使該些第一導(dǎo)體層 中 一部份的摻雜擴(kuò)散至該些第 一導(dǎo)體層周圍的該基底中，以形成多數(shù)個擴(kuò) 散區(qū)，與該些第一導(dǎo)體層共同做為該些埋入式位元線.
3、 才M&權(quán)利要求2所述的非揮發(fā)性記憶元件的制造方法，其特征在于 其中使該些第 一導(dǎo)體層中 一部份的摻雜擴(kuò)散至該些第 一導(dǎo)體層周圍的該基 底中的步驟，是與在該基底上形成該電荷儲存層的步驟同時進(jìn)行的.
4、 根據(jù)權(quán)利要求l所述的非揮發(fā)性記憶元件的制造方法，其特征在于 其中所述的電荷儲存層6^形成方法包括在該基底上形成一A氧化物層； 在該底氣化層上形成一氮化物層；以及 在該氮化物層上形成一頂氧化物層.
5、 根據(jù)權(quán)利要求l所述的非揮發(fā)性記憶元件的制造方法，其特征在于 其中所述的底氧化物層/該氮化物層/該頂氧化物層包括氧化硅層/氮化硅 層/氧化硅層。
6、 根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶元件的制造方法，其特征在于 其中所述的具有摻雜的該第一導(dǎo)體層的形成方法包括沈積一多晶硅層，并 在臨場進(jìn)行摻雜，以形成一摻雜多晶硅層.
7、 根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶元件的制造方法，其特征在于 其中所述的第二導(dǎo)體層的形成方法包括在該電荷儲存層上形成一摻雜多晶硅層；以及 在該摻雜多晶硅層上形成一金屬硅化物層。
8、 一種非揮發(fā)性記憶元件，其特征在于其包括 多數(shù)個具有摻雜的第一導(dǎo)體層埋入于一基底中，該些具有摻雜的導(dǎo)體層的材質(zhì)與該基底的材質(zhì)不相同，用以l故為多數(shù)個埋入式位元線；一電荷儲存層，直接覆蓋該基底上以及該多數(shù)個具有摻雜的第一導(dǎo)體 層上；以及多數(shù)個第二導(dǎo)體層，直接覆蓋于該電荷儲存層上，用以做為多數(shù)個字 元線，
9、 根據(jù)權(quán)利要求8所述的非揮發(fā)性記憶元件，其特征在于其中所述的 該些字元線不與該些位元線平行.
10、 根據(jù)權(quán)利要求8所述的非揮發(fā)性記憶元件，其特征在于其更包括 多數(shù)個擴(kuò)散區(qū)，分別位于該些具有摻雜的第一導(dǎo)體層周圍的該基底中，其 與該些具有摻雜的第一導(dǎo)體層共同做為該些埋入式位元線.
11、 根據(jù)權(quán)利要求8所述的非揮4L性記憶元件，其特征在于其中所述 的電荷儲存層包括一底氣化物層，位于該基底上； 一氮化物層，位在該底氣化層上；以及 一頂氧化物層，位在該氮化物層上.
12、 根據(jù)權(quán)利要求11所述的非揮發(fā)性記憶元件，其特征在于其中所述層。
13、 4MI權(quán)利要求8所述的非揮發(fā)性記憶元件，其特征在于其中所述的具有摻雜的第一導(dǎo)體層包括一摻雜多晶硅層。-
14、根據(jù)權(quán)利要求8所述的非揮發(fā)性記憶元件，其特征在于其中所述 的各第二導(dǎo)體層包括一摻雜多晶硅層，位在該電荷儲存層上；以及 一金屬硅化物層，位在該摻雜多晶硅層上。
全文摘要
本發(fā)明是有關(guān)于一種非揮發(fā)性記憶元件及其制造方法。該非揮發(fā)性記憶元件的制造方法是先在基底中形成多個溝渠；并于溝渠中填入第一導(dǎo)體層，以做為埋入式位元線；接著，在基底上形成電荷儲存層，覆蓋基底表面以及第一導(dǎo)體層的表面；之后，在上述電荷儲存層上形成第二導(dǎo)體層，以做為字元線。該非揮發(fā)性記憶元件包括多數(shù)個具有摻雜的第一導(dǎo)體層、基底、一電荷儲存層及多數(shù)個第二導(dǎo)體層。本發(fā)明非揮發(fā)性記憶元件及其制造方法可以避免聚合物殘留造成字元線直接與位元線的摻雜區(qū)接觸所導(dǎo)致的短路問題。
文檔編號H01L27/112GK101131963SQ20061011147
公開日2008年2月27日 申請日期2006年8月22日 優(yōu)先權(quán)日2006年8月22日
發(fā)明者劉光文, 林正偉, 陳昕輝 申請人:旺宏電子股份有限公司