專利名稱：CMOS/BiCMOS工藝中的金屬電容的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種CM0S/BiCM0S工藝中的金屬電容，尤其涉及一種可有 效利用側(cè)面寄生電容的CM0S/BiCM0S工藝中的金屬電容。
背景技術(shù)：
在現(xiàn)有的CM0S/BiCM0S工藝中，金屬電容的金屬布線層數(shù)越來越多， 這就使得縱向各金屬層間寄生電容的總數(shù)值可觀，設(shè)計時也可以有效利用 這些金屬寄生電容。目前所采用的金屬布線電容結(jié)構(gòu)如圖la到圖le所示， 由多層金屬布線層堆疊而成，堆疊時各層金屬層的金屬極性以正負(fù)相隔的 方式，其中每一層金屬層包含多個正極性的金屬條和多個負(fù)極性的金屬 條，這些正負(fù)極性的金屬條都是呈直線狀的，而且各正負(fù)極性的金屬條以 相互間隔的方式平行放置在一起，其中各個正極性的金屬條可以在一端相 連，而各個負(fù)極性的金屬條則可以在另一端相連。
如圖la所示，金屬布線電容結(jié)構(gòu)的縱向各金屬層間寄生電容的總和為
<formula>complex formula see original document page 3</formula>
其中，C2,為第二層金屬和第一層金屬之間的寄生電容，C,,為第n層金屬 和第n-1層金屬之間的寄生電容，C一一為最頂層金屬和倒數(shù)第二層金屬 之間的寄生電容。顯然，金屬層數(shù)越多，縱向各金屬層間電容的總和越大。 而為本領(lǐng)域一般技術(shù)人員所熟悉的是，各個電容的計算公式為C= e氺A/d
其中，e為介電常數(shù)，A為電容極板的正對面積，d為電容極板間距。由 于通常各金屬層間都有比較厚的介質(zhì)層如二氧化硅(Si02)，因此縱向金 屬層間寄生電容密度較小，很難達到實際設(shè)計需要的量級。
然而，由于工藝特征尺寸不斷減小，同一層金屬之間的間距做得越來 越小，因此，同一層金屬之間的寄生的電容數(shù)值越來越大。如圖lb所示， 同層金屬之間的寄生電容的總和為
Claterial二Cl+C2…+Cn
其中d為第一條金屬條與第二條金屬條之間的寄生電容，C2為第三條金屬
條與第二條金屬條之間的寄生電容，G為第n+l條金屬條與第n條金屬條 之間的寄生電容。
因此，總的金屬寄生電容為縱向各金屬層間的總寄生電容與水平同層 金屬條之間的總寄生電容之和，即
Ctotal—CVertical+C lateral
由于金屬寄生電容主要用作大電容單獨應(yīng)用于電路中，而由于現(xiàn)有技 術(shù)中電容密度較小的限制，因此這種電容結(jié)構(gòu)往往需要占用較大的電路面 積才能作為大電容在電路中應(yīng)用。隨著工藝特征尺寸越來越小，同層水平 金屬條間的寄生電容會越來越大，即在總的金屬寄生電容中水平同層金屬 條間的總寄存電容所占得比重會越來越大，從而導(dǎo)致金屬布線的側(cè)面寄生 電容也會越來越大，而在現(xiàn)有技術(shù)中，由于同層金屬版圖布線采用的是直 線法，并沒有很好地利用這些側(cè)面寄生電容，因此導(dǎo)致電容密度不夠高， 電容結(jié)構(gòu)的版圖面積較大。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種CMOS/BiCMOS工藝中的金屬電容， 可有效利用側(cè)面寄生電容，從而提高金屬寄生電容的電容密度，減小電容 結(jié)構(gòu)的版圖面積。
為解決上述技術(shù)問題，本發(fā)明提供了一種CMOS/BiCMOS工藝中的金屬電 容，由多層金屬布線層堆疊而成，其中每一層金屬層包含多個正極性的金 屬條和多個負(fù)極性的金屬條，而且各正負(fù)極性的金屬條以相互間隔的方式 平行放置在一起，其中所述金屬條呈由多個狀相連組成的45度折線 狀或者呈由多個"十"字相連組成的90度折線狀。
本發(fā)明由于采用了上述技術(shù)方案，具有這樣的有益效果，即通過在 CMOS/BiCMOS工藝中利用90度折線或45度折線的金屬布線電容結(jié)構(gòu)，從而有 效地利用了同層金屬之間的側(cè)面寄生電容，提高了電容密度，減小了版圖 面積，而且在現(xiàn)有CMOS/BiCMOS工藝中不會增加任何附加困難，易于實現(xiàn)。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細(xì)的說明
圖la是現(xiàn)有技術(shù)的金屬電容結(jié)構(gòu)中第n層金屬層的俯視圖lb是現(xiàn)有技術(shù)的金屬電容結(jié)構(gòu)中第n+l層金屬層的俯視圖lc是現(xiàn)有技術(shù)的金屬電容結(jié)構(gòu)的截面正視圖2a為現(xiàn)有技術(shù)中金屬電容結(jié)構(gòu)的金屬層縱向寄生電容組成示意
圖2b為現(xiàn)有技術(shù)中金屬電容結(jié)構(gòu)的金屬水平寄生電容組成示意圖； 圖3a為根據(jù)本發(fā)明采用45度折線的金屬條結(jié)構(gòu)示意圖3b為根據(jù)本發(fā)明采用90度折線的金屬條結(jié)構(gòu)示意圖； 圖4a為在本發(fā)明所述金屬電容結(jié)構(gòu)中采用45度折線結(jié)構(gòu)時的一金屬 層結(jié)構(gòu)示意圖4b為在本發(fā)明所述金屬電容結(jié)構(gòu)中采用90度折線結(jié)構(gòu)時的一金屬 層結(jié)構(gòu)示意圖。
具體實施例方式
如圖3a和圖3b所示，分別為本發(fā)明所述金屬電容結(jié)構(gòu)中采用45度 則折線和90度折線時的正負(fù)極性金屬條的結(jié)構(gòu)示意圖，在圖3a中金屬條 呈由多個"/\"狀相連組成的45度折線狀；如圖3b所示金屬條呈由多 個"十"字相連組成的90度折線狀。因此，本發(fā)明所述電容結(jié)構(gòu)中，每 一層金屬層的結(jié)構(gòu)如圖4a或4b所示，包含多個正極性的金屬條和多個負(fù) 極性的金屬條，其中這些正負(fù)極性的金屬條呈圖3a所示的45度折線狀或 呈圖3b所示的90度折線狀，而且以各正負(fù)極性的金屬條相互間隔的方式 平行放置在一起，各個正極性的金屬條可以在一端相連，而各個負(fù)極性的 金屬條則可以在另一端垂直相連。
將多層如圖4a或4b所示的金屬層堆疊在一起就組成了本發(fā)明所述的 金屬電容結(jié)構(gòu)，根據(jù)電容的基本計算公式可知，這種結(jié)構(gòu)有效地利用了側(cè) 面寄生電容，從而增大了電容密度。而且該結(jié)構(gòu)在CMOS/BiCMOS工藝中不 會帶來任何額外的成本，非常易于實現(xiàn)。
權(quán)利要求
1、一種CMOS/BiCMOS工藝中的金屬電容，由多層金屬布線層堆疊而成，其中每一層金屬層包含多個正極性的金屬條和多個負(fù)極性的金屬條，而且各正負(fù)極性的金屬條以相互間隔的方式平行放置在一起，其特征在于，所述金屬條呈由多個id="icf0001" file="A2006101192860002C1.gif" wi="11" he="3" top= "60" left = "78" img-content="drawing" img-format="tif" orientation="portrait" inline="no"/>狀相連組成的45度折線狀或者呈由多個“十”字相連組成的90度折線狀。
全文摘要
本發(fā)明公開了一種CMOS/BiCMOS工藝中的金屬電容，可有效利用側(cè)面寄生電容，從而提高金屬寄生電容的電容密度，減小電容結(jié)構(gòu)的版圖面積。該金屬電容由多層金屬布線層堆疊而成，其中每一層金屬層包含多個正極性的金屬條和多個負(fù)極性的金屬條，而且各正負(fù)極性的金屬條以相互間隔的方式平行放置在一起，其中所述金屬條呈由多個“”狀相連組成的45度折線狀或者呈由多個“十”字相連組成的90度折線狀。
文檔編號H01L27/00GK101197362SQ20061011928
公開日2008年6月11日 申請日期2006年12月7日 優(yōu)先權(quán)日2006年12月7日
發(fā)明者徐向明, 田光春 申請人:上海華虹Nec電子有限公司