專利名稱：立體式封裝結(jié)構(gòu)及其制造方法
技術領域：
本發(fā)明涉及一種封裝結(jié)構(gòu)及其制造方法，尤其是一種立體式封裝結(jié)構(gòu)及 其制造方法。
背景技術：
請參考圖1，圖為美國第US4，499，655號專利所揭露的立體式封裝結(jié)構(gòu) 在回焊前的示意圖。立體式封裝結(jié)構(gòu)1包括一第一單元10及一第二單元20。 第一單元10包括一第一半導性本體11、至少一第一孔12、 一第一導電層 (conductive layer)13及一第一焊料(solder)14。第一半導性本體11具有一第一 表面111及一第二表面112，第一表面111具有至少一 第一焊墊(圖中未顯示) 及一第一保護層(protection layer)113，第一保護層113暴露出第一焊墊。第 一孔12貫穿第一半導性本體11。第一導電層13位于第一孔12的側(cè)壁上， 且覆蓋第一焊墊及第一保護層113。第--焊料14位于第一孔12內(nèi)，第一焊 料14通過第一導電層13電氣連接第一焊墊。第一焊料14上端延伸到第一 半導性本體ll第一表面111的上方，其下端延伸到第一半導性本體11第二 表面112的下方。第二單元20堆疊在第一單元10上。第二單元20包括一第二半導性本 體21、至少一第二孔22、 一第二導電層23及一第二焊料24。第二半導性本 體21具有一第一表面211及 一第二表面212，第一表面211具有至少一第二 焊墊(圖中未顯示)及一第二保護層213，第二保護層213暴露出第二焊墊。 第二孔22貫穿第二半導性本體21。第二導電層23位于第二孔22側(cè)壁上， 且覆蓋第二焊墊及第二保護層213。第二焊料24位于第二孔22內(nèi)，第二焊 料24通過第二導電層23電氣連接第二焊墊。第二焊料24上端延伸到第二 半導性本體21第一表面211的上方，其下端延伸到第二半導性本體21第二 表面212的下方。第二焊料24下端對準接觸第一焊料14的上端，經(jīng)過回焊 (reflow)后，使得第一單元10及第二單元20接合而成為立體式封裝結(jié)構(gòu)1，如圖2所示。在立體式封裝結(jié)構(gòu)1，第一焊料14及第二焊料24的形成方式是將第一 半導性本體11及第二半導性本體21置于一焊料浴(solderbath)上方，利用毛 細管現(xiàn)象使焊料進入第一孔12及第二孔22，而形成第一焊料14及第二焊料 24。立體式封裝結(jié)構(gòu)1的缺點如下，由于第一焊料14及第二焊料24是利用 毛細管現(xiàn)象所形成，因此其上端和下端均為半圓球狀(圖1)，如此在第一單 元10及第二單元20對準接合時，會增加對準的困難，而且回焊(reflow)后第 一單元10及第二單元20間的接合并不穩(wěn)固。此外，這些多余的半圓球狀焊 料使得第一單元10及第二單元20接合后，無法有效地降低整體高度。因此，有必要提供一種創(chuàng)新且具進步性的立體式封裝結(jié)構(gòu)及其制造方 法，.以解決上述問題。發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種立體式封裝結(jié)構(gòu)及其制造方法，以解決 上述現(xiàn)有技術之問題。為實現(xiàn)所述之目的，本發(fā)明的主要目的在于提供一種立體式封裝結(jié)構(gòu)制 造方法，立體式封裝結(jié)果制造方法包括以下步驟提供一半導性本體 (semiconductor body),半導性本體具有一第一表面及一第二表面，第一表面 具有至少一焊墊及一保護層(protection layer),保護層暴露出焊墊；在半導性 本體的第一表面上形成至少一個盲孔；在盲孔側(cè)壁上形成一絕緣層 (isolation layer);形成一導電層(conductive layer),導電層覆蓋焊墊、保護層 及絕緣層；在導電層上形成--干膜(dryfilm)，干膜在盲孔的相對位置開設有 開口在盲孔內(nèi)填入一金屬；移除干膜，且圖案化導電層；移除盲孔內(nèi)金 屬的一部分，以形成一空間；移除半導性本體第二表面的一部分及絕緣層的 一部分，以暴露出導電層的一部分；在導電層下端形成一焊料，其中焊料熔 點低于金屬；堆疊復數(shù)個所述半導性本體，且進行回焊(reflow);以及切割 所述堆疊后的半導性本體，以形成復數(shù)個立體式封裝結(jié)構(gòu)。本發(fā)明的另一目的在于提供一種立體式封裝結(jié)構(gòu)，包括一第一單元及一 第二單元。第一單元包括 一第一半導性本體、至少一第一孔、 一第一絕緣
層(isolation layer)、一第一導電層(conductive layer)、一第一金屬及一第一'焊 料。第一半導性本體具有一第一表面及一第二表面，第一表面具有至少一第 一焊墊及一第一保護層(protection layer),第一保護層暴露出第一焊墊。第一 孔貫穿第一半導性本體。第一絕緣層位于第一孔的側(cè)壁上。第一導電層覆蓋 第--焊墊、部分第--保護層及第一絕緣層，第一導電層下端延伸到第一半導 性本體的第二表面的下方。第一金屬位于第一孔內(nèi)，第一金屬通過第一導電 層電氣連接第一焊墊。第一焊料位于第一孔內(nèi)第一金屬上，其中第一焊料的 熔點低于第一金屬。第二單元堆疊于第一單元之上，第二單元包括 一第二 半導性本體、至少一第二孔、 一第二絕緣層、 一第二導電層、 一第二金屬及 一第二空間。第二半導性本體具有一第一表面及一第二表面，第一表面具有 至少一第二焊墊及一第二保護層，第二保護層暴露出第二焊墊。第二孔貫穿 第二半導性本體。第二絕緣層位于第二孔的側(cè)壁上。第二導電層覆蓋第二焊 墊、部分第二保護層及第二絕緣層，第二導電層的下端延伸到第二半導性本 體的第二表面的下方，且接觸第一焊料的上端。第二金屬位于第二孔內(nèi)，第 二金屬通過第二導電層電氣連接第二焊墊。第二空間位于第二孔內(nèi)第二金屬 之上。本發(fā)明提供之一種立體式封裝結(jié)構(gòu)及其制造方法，因?qū)щ妼拥南露?及其上的焊料"插入"下方的半導性本體空間中，因而使得導電層與焊料 的接合更為穩(wěn)固，并且接合后立體式封裝結(jié)構(gòu)的整體高度可以有效地降低o本發(fā)明之目的特征及優(yōu)點將以實施例結(jié)合附圖進行詳細說明。


圖1為美國第US4，499，655號專利所揭示之立體式封裝結(jié)構(gòu)在回焊前的 示意圖；圖2為美國第US4，499,655號專利所揭示之立體式封裝結(jié)構(gòu)在回焊后的 示意圖；圖3為本發(fā)明立體式封裝結(jié)構(gòu)之制造方法之第一實施例的流程示意圖； 圖4至圖17為本發(fā)明立體式封裝結(jié)構(gòu)之制造方法之第一實施例中各個 制程步驟示意圖； 圖18為本發(fā)明立體式封裝結(jié)構(gòu)之制造方法之第二實施例的流程示意圖； 圖19及圖20為本發(fā)明立體式封裝結(jié)構(gòu)之制造方法之第二實施例中部分 制程步驟示意圖；圖21為本發(fā)明立體式封裝結(jié)構(gòu)的剖視示意圖。
具體實施方式
請參考圖3，圖顯示了本發(fā)明立體式封裝結(jié)構(gòu)之制造方法之第一實施例 的流程示意圖。配合參考圖4至圖17，顯示本發(fā)明立體式封裝結(jié)構(gòu)之制造方 法之第一實施例中各個制程步驟示意圖。首先，配合參考圖3及圖4，如步 驟S301所示，提供一半導性本體(semiconductorbody)31。半導性本體31可 以是一晶圓或是一芯片。半導性本體31具有一第一表面311及一第二表面 312，第一表面311具有至少一焊墊32及一保護層(protectionlayer)33,保護 層33暴露出焊墊32。接著，配合參考圖3及圖5，如步驟S302所示，在半導性本體31的第 一表面311上形成至少一盲孔34。在本實施例中，盲孔34位于焊墊32的旁 邊。然而，在其它應用中，盲孔34可貫穿焊墊32。接著，配合參考圖3及圖6，如步驟S303所示，在盲孔34的側(cè)壁上形 成一絕緣層(isolation layer)35。接著，配合參考圖3及圖7，如步驟S304所示，形成一導電層(conductive layer)36,導電層36覆蓋焊墊32、保護層33及絕緣層35。導電層36的材質(zhì) 為鈦、銅、銅/鈦合金或其它金屬。接著，配合參考圖3及圖8，如步驟S305所示，在導電層36上形成一 干膜(dry film)37，干膜37在盲孔34的相對位置開設有開口 371 。接著，配合參考圖3及圖9，如步驟S306所示，在盲孔34內(nèi)填入一金 屬38(例如銅)。在本實施例中，是利用電鍍方式(plating)將金屬38填入盲孔 34內(nèi)。然而可以理解的是，也可以利用其它方式將金屬38填入盲孔34內(nèi)。接著，配合參考圖3及圖10，如步驟S307所示，移除干膜37，且圖案 化導電層36。接著，配合參考圖3及圖11,如步驟S308所示，移除盲孔34內(nèi)的金屬 38上端的一部分，以形成一空間39。在本實施例中，是利用蝕刻方式移除 盲孔34內(nèi)金屬38上端的一部分。然而可以理解的是，也可以利用其它方式 移除盲孔34內(nèi)金屬38上端的一部分。接著，如步驟S309所示，移除半導性本體31第二表面312的一部分及 絕緣層35的一部分，以暴露出導電層36的一部分。參考圖12，在本實施例 中，先以背面研磨(backside grinding)的方式研磨半導性本體31第二表面312, 直到第二表面312與絕緣層35下端切齊，亦即絕緣層35下端顯露于第二表 面312。接著，再蝕刻半導性本體31第二表面312及絕緣層35下端，以暴 露出導電層36的下端，此時導電層36的下端延伸到半導性本體31第二表 面312的下方，如圖13所示。然而可以理解的是，在其它應用中，可以不 使用背面研磨的方式，而直接以蝕刻方式加工半導性本體31第二表面312， 以暴露出導電層36的下端。接著，配合參考圖3及圖14，較佳地，如步驟S310所示，在導電層36 的下端形成一阻絕層(barrier iayer)40，阻絕層40覆蓋暴露的導電層36下端。 阻絕層40可以是鎳、鉻、鉻/銅合金或其它金屬?？梢岳斫獾氖?，本步驟為 一選擇性的步驟。接著，配合參考圖3及圖15，如步驟S311所示，在導電層36下端形成 一焊料41，其中焊料41的材質(zhì)不同于金屬38。焊料41的材質(zhì)包括但不限 于錫鉛合金，且其熔點低于金屬38。焊料41附著于阻絕層40或暴露的導電 層36下端。接著，配合參考圖3及圖16，如步驟S312所示，堆疊復數(shù)個半導性本 體31，其中位于上方的半導性本體31的焊料41對準位于下方的半導性本體 31的導電層36的空間39。接著，配合參考圖3及圖17，如步驟S313所示，進行回焊(reflow)制程， 使得等半導性本體31通過導電層36、焊料41及金屬38的'熔接而接合在一 起。最后，如步驟S314所示，切割堆疊后的半導性本體31，以形成復數(shù)個 立體式封裝結(jié)構(gòu)42。較佳地'如步驟S315所示，在立體式封裝結(jié)構(gòu)42的下 方形成至少一焊球43，焊球43位于最下方的半導性本體31內(nèi)的導電層36 的下端。可以理解的是，本步驟為一選擇性步驟。參考圖18，顯示本發(fā)明立體式封裝結(jié)構(gòu)之制造方法之第二實施例的流程 示意圖。本實施例的步驟S401至S411與第一實施例中步驟S301至S311完
全相同。本實施例與第一實施例不同之處如下。配合參考圖18及圖19，如 步驟S412所示，切割半導性本體31，以形成復數(shù)個單元44、 45。接著，步 驟S413堆疊等單元44、 45，其中位于上方的單元44的焊料41對準位于下 方的單元45的導電層36的空間39。最后，步驟S414進行回焊(reflow)，以 形成復數(shù)個立體式封裝結(jié)構(gòu)42，如圖20所示。本實施例所制得的立體式封 裝結(jié)構(gòu)42(圖20)與第一實施例所制得的立體式封裝結(jié)構(gòu)42(圖17)完全相同。 較佳地，步驟S415在立體式封裝結(jié)構(gòu)42下方形成至少一焊球43,焊球 43位于最下方的半導性本體31內(nèi)的導電層36下端?？梢岳斫獾氖牵静襟E 為一選擇性步驟。參考圖21，顯示本發(fā)明立體式封裝結(jié)構(gòu)之剖視示意圖。本圖的立體式封 裝結(jié)構(gòu)5與圖17及圖20所示的立體式封裝結(jié)構(gòu)42完全相同，但是為了便 于說明，相同組件賦予不同的標號。立體式封裝結(jié)構(gòu)5包括一第一單元50 及一第二單元60。第一單元50包括一第一半導性本體51、至少一第一孔52、 -—第一絕緣層(isolation layer)53、 一第一導電層(conductive layer)54、一第一 金屬55及一第一焊料56。第一半導性本體51為一晶圓或芯片，其具有一第一表面511及一第二 表面512，第一表面511具有至少一第一焊墊513及一第一保護層514，第 一保護層514暴露出第--焊墊513。第一孔52貫穿第一半導性本體51，在 本實施例中，第一孔52位于第一焊墊513的旁邊。然而，在其它應用中， 第一孔52可貫穿第--焊墊513。第一絕緣層53位于第一孔52的側(cè)壁上。第一導電層54覆蓋第一焊墊 513、部分第一保護層514及第一絕緣層53，第一導電層54的下端延伸至第 一半導性本體51的第二表面512的下方。較佳地，第一單元50更包括一第 一阻絕層(barrier layer)(圖中未示)，覆蓋第一導電層54的下端。第一金屬55(例如銅)位于第一孔52內(nèi)，第一金屬55通過第一導電層54 電氣連接第一焊墊513。第一焊料56位于第一孔52內(nèi)第一金屬55之上，第 一焊料56的材質(zhì)不同于第一金屬55。第一焊料56的材質(zhì)包括但不限于錫鉛 合金，且其熔點低于第一金屬55。第二單元60堆疊在第--單元50之上。第二單元60包括一第二半導性 本體61、至少--第二孔62、 一第二絕緣層(isolationlayer)63、 一第二導電層(conductive layer)64、 第二金屬65及一第二空間66。第二半導性本體61 為--晶圓或芯片，其具有一第一表面611及一第二表面612，第一表面611 具有至少一第二焊墊613及一第二保護層(protection layer)614，第二保護層 614暴露出第二焊墊613。第二孔62貫穿第二半導性本體61，在本實施例中， 第二孔62位于第二焊墊613的旁邊。然而，在其它應用中，第二孔62可貫 穿第二焊墊613。第二絕緣層63位于第二孔62的側(cè)壁上。第二導電層64覆蓋第二焊墊 613、部分第二保護層614及第二絕緣層63，第二導電層64下端延伸至第二 半導性本體61第二表面612的下方，且接觸第一焊料56的上端。較佳地， 第二單元60更包括--第二阻絕層(圖中未示)，覆蓋第二導電層64的下端。第二金屬65位于第二孔62內(nèi)，第二金屬65通過第二導電層64電氣連 接第二焊墊613。第二空間66位于第二金屬65上方。此外，如果需要的話， 可以將一第二焊料(圖中未示>填入第二孔62的第二空間66內(nèi)。較佳地，立 體式封裝結(jié)構(gòu)5更包括至少一焊球43，位于第一導電層54下端。在立體式封裝結(jié)構(gòu)5中，由于第二導電層64的下端外露于第二單元60 第二表面612之下，因此在回焊的制程中，第二導電層64下端連同其上的 焊料"插入"第一金屬55上的空間中，因而使得第二導電層64與第一金屬55 的接合更為穩(wěn)固。此外，第--孔52及第二孔62可以設計成如圖中所示的錐 狀，而更增加上述接合效果。另外，由于第二導電層64的下端"插入"第一金 屬55上的空間中，因此接合后立體式封裝結(jié)構(gòu)5的整體高度可以有效地降 低。以上所述僅為本發(fā)明其中的較佳實施例而已，并非用來限定本發(fā)明的實 施范圍；即凡依本發(fā)明權(quán)利要求所作的均等變化與修飾，皆為本發(fā)明專利范 圍所涵蓋。
權(quán)利要求
1、一種立體式封裝結(jié)構(gòu)的制造方法，其特征在于，該方法包括以下步驟(a)提供一半導性本體(semiconductor body)，該半導性本體具有一第一表面及一第二表面，該第一表面具有至少一焊墊及一保護層(protection layer)，該保護層暴露出該焊墊；(b)在該半導性本體的第一表面上形成至少一盲孔；(c)在該盲孔的側(cè)壁上形成一絕緣層(isolation layer)；(d)形成一導電層(conductive layer)，該導電層覆蓋該焊墊、該保護層及該絕緣層；(e)在該導電層上形成一干膜(dry film)，該干膜在該盲孔的相對位置開設有開口；(f)在該盲孔內(nèi)填入一金屬；(g)移除該干膜，且圖案化該導電層；(h)移除該盲孔內(nèi)的該金屬的一部分，以形成一空間；(i)移除該半導性本體第二表面的一部分及該絕緣層的一部分，以暴露出該導電層的一部分；(j)在該導電層下端形成一焊料，其中該焊料的熔點低于該金屬；(k)堆疊復數(shù)個該半導性本體，且進行回焊(reflow)；及(l)切割該堆疊后的半導性本體，以形成復數(shù)個立體式封裝結(jié)構(gòu)。
2、 如權(quán)利要求1所述的方法，其特征在于，該半導性本體為一晶圓或 心片。
3、 如權(quán)利要求l所述的方法，其特征在于，該步驟(i)包括(11) 研磨該半導性本體第二表面；及(12) 蝕刻該半導性本體第二表面及該絕緣層的一部分，以暴露出該導電 層的一部分。
4、 如權(quán)利要求1所述的方法，其特征在于，該步驟(i)之后更包括一形 成一阻絕層(barrierlayer)的步驟，該阻絕層覆蓋該暴露的導電層。
5、 如權(quán)利要求1所述的方法，其特征在于，該步驟(j)中該焊料連接該
6、 如權(quán)利要求1所述的方法，其特征在于，該步驟(k)中位于上方的半 導性本體的焊料對準位于下方的半導性本體的空間。
7、 一種立體式封裝結(jié)構(gòu)，包括 --第一單元，包括一第一半導性本體，具有一第一表面及一第二表面，該第一表面具有至少一第一焊墊及一第一保護層(protection layer),該第一保護層暴露出該第一 焊墊；至少一第一孔，貫穿該第一半導性本體； 一第一絕緣層(isolation layer),位于該第一孔之側(cè)壁上； -第一導電層(conductive layer),覆蓋該第一焊墊、部分該第一保護層及該第一絕緣層，該第一導電層之下端延伸至該第一半導性本體之第二表面之下方；一第--金屬，位于該第一孔內(nèi)，該第一金屬透過該第一導電層電氣連接 該第 一焊墊及一第一焊料，位于該第一孔內(nèi)該第一金屬之上，其中該第一焊料之熔點 系低于該第一金屬；及一第二單元，堆棧于該第一單元之上，該第二單元包括 一第二半導性本體，具有一第一表面及一第二表面，該第一表面具有至少一第二焊墊及-—第二保護層(protection layer),該第二保護層暴露出該第二 焊墊；至少一第二孔，貫穿該第二半導性本體； 一第二絕緣層(isolation layer),位于該第二孔之側(cè)壁上； 一第二導電層(conductive layer),覆蓋該第二焊墊、部分該第二保護層及該第二絕緣層，該第二導電層之下端延伸至該第二半導性本體之第二表面之下方，且接觸該第一焊料之上端；一第二金屬，位于該第二孔內(nèi)，該第二金屬透過該第二導電層電氣連接該第二焊墊；及一第二空間，位于該第二孔內(nèi)該第二金屬之上。
8、如權(quán)利要求7所述的立體式封裝結(jié)構(gòu)，其特征在于，該半導性本體 為--晶圓或芯片。
9、 如權(quán)利要求7所述的立體式封裝結(jié)構(gòu)，其特征在于，其中該第一孔系貫穿該第一焊墊或該第二孔系貫穿該第二焊墊中的至少一種。
10、 如權(quán)利要求7所述的立體式封裝結(jié)構(gòu)，其特征在于，在該立體 式封裝結(jié)構(gòu)的下方形成至少 一焊球。
全文摘要
一種立體式封裝結(jié)構(gòu)及其制造方法。該制造方法包括以下步驟(a)提供一個半導性本體；(b)在該半導性本體上形成至少一個盲孔；(c)在該盲孔的側(cè)壁上形成一絕緣層；(d)在該絕緣層上形成一導電層；(e)在該導電層上形成一干膜；(f)在所述盲孔內(nèi)填入金屬；(g)移除該干膜，且圖案化該導電層；(h)移除該盲孔內(nèi)所述金屬的一部分，以形成一空間；(i)移除該半導性本體第二表面的一部分以及絕緣層的一部分，以暴露出導電層的一部分；(j)在導電層下端形成一焊料，其中焊料的熔點低于金屬；(k)堆疊復數(shù)個所述半導性本體，并且進行回焊；以及(l)切割所述堆疊后的半導性本體，以形成復數(shù)個立體式封裝結(jié)構(gòu)。由此，導電層的下端及其上的焊料“插入”下方的半導性本體空間中，因而使得導電層與焊料的接合更為穩(wěn)固，并且接合后立體式封裝結(jié)構(gòu)的整體高度可以有效地降低。
文檔編號H01L21/02GK101150081SQ200610127298
公開日2008年3月26日 申請日期2006年9月21日 優(yōu)先權(quán)日2006年9月21日
發(fā)明者余國龍, 林千琪, 王維中, 羅健文, 蘇清輝, 鄭博仁, 黃敏龍 申請人:日月光半導體制造股份有限公司