專利名稱：分離柵極式存儲(chǔ)單元及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體存儲(chǔ)器技術(shù)，特別是有關(guān)于一種具有分離柵極結(jié)構(gòu)的快閃存儲(chǔ)單元及其制造方法。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)裝置通?？蓱?yīng)用各個(gè)不同裝置類型，例如EPROM、EEPROM或是閃存裝置。現(xiàn)在，快閃存儲(chǔ)器，例如分離柵極式閃存，已廣泛應(yīng)用于大容量非易失性存儲(chǔ)器技術(shù)中。典型的分離柵極式閃存包括一分離柵極結(jié)構(gòu)，其具有一存儲(chǔ)電荷的浮置柵極和一控制存儲(chǔ)電荷的控制柵極。分離柵極結(jié)構(gòu)還包括一柵極介電薄層或是隧道氧化薄層，其形成在浮置柵極與襯底的有源區(qū)之間；一層間介電層，其形成在浮置柵極與控制柵極之間。
圖4示出一傳統(tǒng)的分離柵極式存儲(chǔ)器陣列平面示意圖，而圖5A和圖5B則分別示出圖4中沿III-III’線和IV-IV’線的剖面示意圖。分離柵極式存儲(chǔ)器陣列包括多個(gè)分離柵極式存儲(chǔ)單元。請(qǐng)參照?qǐng)D5A，分離柵極式存儲(chǔ)單元包括一半導(dǎo)體襯底400，其具有一有源區(qū)400a，由一對(duì)淺溝槽隔離(STI)結(jié)構(gòu)400b所分隔而成。一多晶硅浮置柵極402設(shè)置在襯底400上且通過一柵極介電層401與其絕緣。一多晶硅控制柵極(字線)側(cè)向鄰近于浮置柵極402，并通過一多晶硅層間介電層408和由局部硅氧化(LOCOS)所形成的一厚上蓋氧化層406而與其絕緣。一源極區(qū)411和一漏極區(qū)(未示出)形成在分離柵極結(jié)構(gòu)兩側(cè)的襯底400內(nèi)。
請(qǐng)參閱圖4和圖5A，浮置柵極402與該對(duì)STI結(jié)構(gòu)400b局部重疊。為了避免兩相鄰的存儲(chǔ)器單元發(fā)生短路，兩相鄰的浮置柵極402之間或兩相鄰的有源區(qū)400a必須保持適當(dāng)?shù)拈g距。因此，受限于較大的有源區(qū)400a的間距(即，兩相鄰的有源區(qū)400a間距S，如圖4或圖5A所示)，難以增加存儲(chǔ)器單元密度并且無法進(jìn)一步提高集成電路的性能。另外，受限于上蓋氧化層406的厚度，無法進(jìn)一步提高源極耦合率。本領(lǐng)域普通技術(shù)人員都知道，源極耦合率是一般作為估算編程和擦除效率大小程度的標(biāo)準(zhǔn)。增加存儲(chǔ)器單元的源極耦合率可增加編程和擦除效率。
因此，有必要尋求一種新的分離柵極式存儲(chǔ)單元，它具有較高的源極耦合率，同時(shí)又能縮小有源區(qū)的間距。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種分離柵極式存儲(chǔ)單元及其制造方法，它通過改變浮置柵極和上蓋層的形成方式，以提高源極耦合率，同時(shí)縮小有源區(qū)的間距。
根據(jù)上述的目的，本發(fā)明提供一種分離柵極式存儲(chǔ)單元，其包括一襯底，襯底具有一有源區(qū)，其由一對(duì)形成于襯底內(nèi)的隔離結(jié)構(gòu)所分隔而成。一浮置柵極設(shè)置在襯底的有源區(qū)上并與其絕緣，且位于這對(duì)隔離結(jié)構(gòu)之間而并未與其上表面重疊。一上蓋層設(shè)置于浮置柵極上。一控制柵極設(shè)置于浮置柵極的側(cè)壁且與其絕緣并局部延伸至上蓋層的上表面。一源極區(qū)形成在襯底內(nèi)并靠近浮置柵極的一側(cè)。
如上所述的分離柵極式存儲(chǔ)單元，其中該對(duì)隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)；該上蓋層的上半部具有大體上為矩形的輪廓；該上蓋層由氧化硅所構(gòu)成。而且根據(jù)上述的目的，本發(fā)明提供一種分離柵極式存儲(chǔ)單元，其包括一襯底，襯底具有一對(duì)從其內(nèi)形成的淺溝槽隔離結(jié)構(gòu)，它突出于襯底上表面。第一多晶硅柵極設(shè)置于襯底上并與其絕緣，且夾在這對(duì)淺溝槽隔離結(jié)構(gòu)之間而并未與其上表面重疊。一上蓋氧化層設(shè)置于第一多晶硅柵極上。第二多晶硅柵極設(shè)置在第一多晶硅柵極的側(cè)壁且與其絕緣并局部延伸至上蓋氧化層的上表面。源極區(qū)形成在襯底內(nèi)并靠近第一多晶硅柵極的一側(cè)。
如上所述的分離柵極式存儲(chǔ)單元，其中該上蓋氧化層的上半部具有大體上為矩形的輪廓。
而且根據(jù)上述的目的，本發(fā)明提供一種分離柵極式存儲(chǔ)單元的形成方法。提供一襯底，其具有一有源區(qū)且由一對(duì)形成在襯底內(nèi)的隔離結(jié)構(gòu)所分隔而成。在襯底的有源區(qū)上形成一浮置柵極，其中浮置柵極與襯底絕緣，且位于這對(duì)隔離結(jié)構(gòu)之間而并未與其上表面重疊。在浮置柵極上形成一上蓋層。在浮置柵極的側(cè)壁形成一控制柵極，其中控制柵極與浮置柵極絕緣并局部延伸至上蓋層的上表面。在襯底內(nèi)并靠近浮置柵極的一側(cè)形成一源極區(qū)。
如上所述的分離柵極式存儲(chǔ)單元的形成方法，其中該對(duì)隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)；該方法中形成該浮置柵極與該上蓋層包括在該襯底上依次形成第一介電層和導(dǎo)電層，其中該導(dǎo)電層位于該對(duì)隔離結(jié)構(gòu)之間且并未與其上表面重疊；在該導(dǎo)電層上形成一掩模圖案層，以局部露出該導(dǎo)電層作為浮置柵極區(qū)；向下凹陷該露出的導(dǎo)電層；在該凹陷的導(dǎo)電層上形成第二介電層，作為該上蓋層；以及以該第二介電層作為蝕刻掩模，去除該掩模圖案層和下方的該導(dǎo)電層與該第一介電層，而露出該襯底并保留部分的該導(dǎo)電層作為該浮置柵極。
如上所述的分離柵極式存儲(chǔ)單元的形成方法，其中通過干蝕刻向下凹陷該導(dǎo)電層。
本發(fā)明的分離柵極式存儲(chǔ)單元及其制造方法，具有較高的源極耦合率，同時(shí)又能縮小有源區(qū)的間距，可提高存儲(chǔ)單元的編程和擦除效率，進(jìn)一步提高集成電路性能。


圖1A至圖1F示出根據(jù)本發(fā)明實(shí)施例的分離柵極式存儲(chǔ)器陣列形成方法平面示意圖。
圖2A至圖2D示出沿圖1A、圖1B、圖1D和圖1F中I-I’線的剖面示意圖。
圖3A至圖3F示出沿圖1A至圖1F中II-II’線的剖面示意圖。
圖4示出傳統(tǒng)分離柵極式存儲(chǔ)器陣列平面示意圖。
圖5A至圖5B分別示出沿圖4中III-III’線和IV-IV’線的剖面示意圖。
其中，附圖標(biāo)記說明如下公知400半導(dǎo)體襯底400a有源區(qū)400b淺溝槽隔離結(jié)構(gòu)401柵極介電層402多晶硅浮置柵極
406上蓋氧化層408多晶硅層間介電層410多晶硅控制柵極411源極區(qū)S間距本發(fā)明100襯底100a有源區(qū)100b隔離結(jié)構(gòu)101介電層102導(dǎo)電層102a浮置柵極104掩模圖案層106上蓋層108中間介電層110控制柵極111源極區(qū)具體實(shí)施方式
本發(fā)明關(guān)于一種改進(jìn)的分離柵極式存儲(chǔ)單元及其制造方法，其具有較高的源極耦合率，同時(shí)又能縮小有源區(qū)的間距。請(qǐng)參照?qǐng)D1F、圖2D和圖3F，其中圖1F示出根據(jù)本發(fā)明實(shí)施例的分離柵極式存儲(chǔ)器陣列平面示意圖，而圖2D和圖3F分別示出沿圖1F中I-I’線和II-II’線的剖面示意圖。存儲(chǔ)器陣列包括多個(gè)分離柵極式存儲(chǔ)單元。每一存儲(chǔ)單元包括一襯底100，例如一硅襯底或其他半導(dǎo)體襯底。一對(duì)隔離結(jié)構(gòu)100b形成在襯底100內(nèi)并突出于其上表面。在本實(shí)施例中，隔離結(jié)構(gòu)100b可為通過公知隔離技術(shù)所形成的場氧化層，而優(yōu)選為淺溝槽隔離(STI)結(jié)構(gòu)。此隔離結(jié)構(gòu)100b在襯底100中限定出一有源區(qū)100a，用以在襯底100上形成存儲(chǔ)單元的分離柵極結(jié)構(gòu)。
頂角具有尖端部的浮置柵極102a設(shè)置在襯底100的有源區(qū)100a上，并通過一介電層101而與襯底100絕緣。在本實(shí)施例中，浮置柵極102a可由多晶硅所構(gòu)成且夾在突出的隔離結(jié)構(gòu)100b之間而并未與隔離結(jié)構(gòu)100b上表面重疊，如圖2D所示。介電層101作為柵極介電層，可由氧化硅、氮化硅或其他可用的介電材料所構(gòu)成，而優(yōu)選為氧化硅。
一上蓋層106，例如厚氧化硅層，設(shè)置在浮置柵極102a上。在本實(shí)施例中，上蓋層106的上半部具有一大體為矩形的輪廓，如圖3F所示。一控制柵極(字線)110設(shè)置在浮置柵極102a的側(cè)壁，且通過一中間介電層108而與浮置柵極102a絕緣。中間介電層108可由高溫氧化硅(high temperatureoxide，HTO)層、氮化硅或其他可用的介電材料所構(gòu)成?？刂茤艠O110可由多晶硅所構(gòu)成且局部延伸至上蓋層106的上表面。源極區(qū)111和漏極區(qū)(未示出)形成于襯底100內(nèi)。源極區(qū)111靠近浮置柵極102a的一側(cè)，而漏極區(qū)則靠近控制柵極110的一側(cè)并與源極區(qū)111相對(duì)設(shè)置。
請(qǐng)參照?qǐng)D1A至圖1F、圖2A至圖2D和圖3A至圖3F，其中圖1A至圖1F示出根據(jù)本發(fā)明實(shí)施例的分離柵極式存儲(chǔ)器陣列的形成方法平面示意圖；圖2A至圖2D示出沿圖1A、圖1B、圖1D和圖1F中I-I’線的剖面示意圖；圖3A至圖3F示出沿圖1A至圖1F中II-II’線的剖面示意圖。在圖1A、圖2A和圖3A中，首先提供一襯底100，例如硅襯底或是其他半導(dǎo)體襯底。襯底100具有多對(duì)隔離結(jié)構(gòu)100b，而在襯底100內(nèi)限定出一有源區(qū)100a。隔離結(jié)構(gòu)100b可為由傳統(tǒng)局部硅氧化(LOCOS)或淺溝槽隔離(STI)技術(shù)所形成的場氧化硅層。在本實(shí)施例中，以淺溝槽隔離結(jié)構(gòu)作為說明。為簡化附圖及其說明，圖1A中僅繪示出兩對(duì)淺溝槽隔離結(jié)構(gòu)100b。請(qǐng)參照?qǐng)D2A，淺溝槽隔離結(jié)構(gòu)100b突出于襯底100表面，這是制作淺溝槽隔離結(jié)構(gòu)時(shí)，去除硬掩模(未示出)所致。
請(qǐng)參照?qǐng)D1B、圖2B和圖3B，在襯底100的有源區(qū)100a上形成一介電層101，用以作為柵極介電層。介電層101可由氧化硅、氮化硅或其他可用的介電材料所構(gòu)成，并且通過公知沉積技術(shù)或是熱氧化法形成。優(yōu)選地，介電層101是通過熱氧化法所形成的氧化硅層。另外，介電層101的厚度在50至200的范圍，取決于裝置的尺寸。在一實(shí)施例中，其厚度約90。在形成介電層101之后，可通過CVD，在其上形成一導(dǎo)電層(未示出)，例如一多晶硅層，并完全地覆蓋淺溝槽隔離結(jié)構(gòu)100b。之后，可對(duì)導(dǎo)電層進(jìn)行回蝕刻工藝，例如CMP，并利用淺溝槽隔離結(jié)構(gòu)100b作為停止層，使余留的導(dǎo)電層102大體夾在突出的淺溝槽隔離結(jié)構(gòu)100b之間且高度與其齊平，如圖2B所示。
請(qǐng)參照?qǐng)D1C和圖3C，通過公知光刻和蝕刻工藝，在余留的導(dǎo)電層102上形成一掩模圖案層104，以露出部分的淺溝槽隔離結(jié)構(gòu)100b和導(dǎo)電層102，其中露出的導(dǎo)電層102作為浮置柵極區(qū)。掩模圖案層104可由氮化硅所構(gòu)成，其厚度約在1000至2000的范圍，取決于后續(xù)形成的上蓋層所需的厚度。在一實(shí)施例中，其厚度約為1600。
請(qǐng)參照?qǐng)D1D、圖2C和圖3D，可通過干蝕刻向下凹陷露出的導(dǎo)電層102而形成一傾斜的表面。在凹陷的導(dǎo)電層102與掩模圖案層104所構(gòu)成的空間填入一介電層(未示出)并覆蓋掩模圖案層104。介電層可為四乙基硅酸鹽(TEOS)所構(gòu)成的氧化物，并可通過低壓化學(xué)氣相沉積(LPCVD)或其他公知的沉積技術(shù)形成。之后，可對(duì)介電層實(shí)施一回蝕刻工藝，例如CMP，并利用掩模圖案層104作為停止層。余留的介電層作為上蓋層106，其上半部具有大體為矩形的輪廓，如圖3D所示。
請(qǐng)參照?qǐng)D1E和圖3E，通過蝕刻去除圖1D和圖3D中的掩模圖案層104，以露出部分未被上蓋層106所覆蓋的淺溝槽隔離結(jié)構(gòu)100b和導(dǎo)電層102。接著，利用上蓋層106和露出的淺溝槽隔離結(jié)構(gòu)100b作為蝕刻掩模，去除露出的導(dǎo)電層102而露出襯底100和余留部分的導(dǎo)電層102a作為浮置柵極。由于上蓋層106下方的導(dǎo)電層102具有傾斜的表面，在依次去除掩模圖案層104及其下方的導(dǎo)電層102之后，浮置柵極102a的頂角具有尖端部。接著，在襯底100上以及浮置柵極102a、上蓋層106和露出的淺溝槽隔離結(jié)構(gòu)100b的表面順應(yīng)性沉積一介電層108。此介電層108可由高溫氧化硅(HTO)所構(gòu)成并通過CVD形成。另外，介電層108的厚度約在100至200的范圍，取決于裝置的尺寸。在一實(shí)施例中，其厚度約為155。位于浮置柵極102a兩側(cè)的介電層108作為浮置柵極102a與后續(xù)形成的控制柵極之間的中間介電層。
請(qǐng)參照?qǐng)D1F、圖2D和圖3F，可通過CVD或其他公知的沉積技術(shù)，在圖1E和圖3E中的結(jié)構(gòu)表面順應(yīng)性形成一導(dǎo)電層(未示出)，其可由多晶硅所構(gòu)成。之后，通過蝕刻，以圖案化該導(dǎo)電層而在浮置柵極102a的側(cè)壁形成控制柵極(字線)110?？刂茤艠O110通過中間介電層108而與浮置柵極102a絕緣，并局部延伸至上蓋層106的上表面。接著對(duì)襯底100實(shí)施離子注入，以在其中形成源極區(qū)111和漏極區(qū)(未示出)。源極區(qū)111靠近浮置柵極102a的一側(cè)，而漏極區(qū)靠近控制柵極110的一側(cè)并與源極區(qū)111相對(duì)設(shè)置?？蛇x擇性地實(shí)施一驅(qū)入(drive in)工藝，使源極區(qū)111側(cè)向延伸至浮置柵極102a下方，如圖3F所示。如此一來，便完成本發(fā)明的分離柵極式存儲(chǔ)單元(存儲(chǔ)器陣列)的制作。另外，可通過蝕刻進(jìn)一步去除露出的介電層101而露出襯底100。
在擦除方面，若降低耦合至浮電極的電壓(Vfg)，分離柵極式存儲(chǔ)單元的效率將得以提高。在編程方面，若提高Vfg，分離柵極式存儲(chǔ)單元的效率將得以提高。
在擦除狀態(tài)Vfg＝Vcg×GCR其中Vcg表示耦合至控制電極的電壓，而GCR表示柵極耦合率。
在編程狀態(tài)Vfg＝Vs×SCR+Vcg×GCR+Vd×DCRSCR+GCR+DCR＝1其中Vs及Vd分別表示施加于源極和漏極的電壓，耦合至控制電極的電壓，而SCR和DCR分別表示源極和漏極的耦合率。
由上述可知，增加存儲(chǔ)單元的SCR和/或降低其GCR可提高存儲(chǔ)單元的編程和擦除效率。
根據(jù)本發(fā)明，由于浮置柵極102a設(shè)置于淺溝槽隔離結(jié)構(gòu)100b之間而并未與其上表面重疊，因此控制柵極與浮置柵極之間的電容會(huì)小于當(dāng)浮置柵極與淺溝槽隔離結(jié)構(gòu)上表面重疊的情況。也即，本發(fā)明相對(duì)于公知存儲(chǔ)單元中浮置柵極與淺溝槽隔離結(jié)構(gòu)上表面重疊的情況可具有較低的GCR，進(jìn)而提高其編程和擦除效率。另外，由于本發(fā)明的上蓋層106通過鑲嵌法形成，所以可通過增加掩模圖案層104的厚度而輕易地增加上蓋層106的高度。也即，本發(fā)明的上蓋層106高度可高于通過LOCOS所形成的上蓋層，進(jìn)而進(jìn)一步降低GCR而相對(duì)地增加SCR。因此，可進(jìn)一步提高編程與擦除效率。另外，由于浮置柵極102a并未與相鄰的隔離結(jié)構(gòu)100b上表面重疊，兩相鄰的浮置柵極102a之間或是兩相鄰的有源區(qū)100a之間的間距得以降低而增加存儲(chǔ)單元的密度。因此，可進(jìn)一步提高集成電路性能。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，但其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)該可以作出變化和修飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種分離柵極式存儲(chǔ)單元，包括一襯底，具有一有源區(qū)，其由一對(duì)形成于該襯底內(nèi)的隔離結(jié)構(gòu)所分隔而成；一浮置柵極，設(shè)置于該襯底的有源區(qū)上并與其絕緣，且位于該對(duì)隔離結(jié)構(gòu)之間而并未與其上表面重疊；一上蓋層，設(shè)置于該浮置柵極上；一控制柵極，設(shè)置于該浮置柵極的側(cè)壁且與其絕緣并局部延伸至該上蓋層的上表面；以及一源極區(qū)，形成于該襯底內(nèi)并靠近該浮置柵極的一側(cè)。
2.根據(jù)權(quán)利要求1所述的分離柵極式存儲(chǔ)單元，其中該對(duì)隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的分離柵極式存儲(chǔ)單元，其中該上蓋層的上半部具有大體上為矩形的輪廓。
4.根據(jù)權(quán)利要求1所述的分離柵極式存儲(chǔ)單元，其中該上蓋層由氧化硅所構(gòu)成。
5.一種分離柵極式存儲(chǔ)單元的形成方法，包括提供一襯底，其具有一有源區(qū)且由一對(duì)形成于該襯底內(nèi)的隔離結(jié)構(gòu)所分隔而成；在該襯底的有源區(qū)上形成一浮置柵極，其中該浮置柵極與該襯底絕緣，且位于該對(duì)隔離結(jié)構(gòu)之間而并未與其上表面重疊；在該浮置柵極上形成一上蓋層；在該浮置柵極的側(cè)壁形成一控制柵極，其中該控制柵極與該浮置柵極絕緣并局部延伸至該上蓋層的上表面；以及在該襯底內(nèi)并靠近該浮置柵極的一側(cè)形成一源極區(qū)。
6.根據(jù)權(quán)利要求5所述的分離柵極式存儲(chǔ)單元的形成方法，其中該對(duì)隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。
7.根據(jù)權(quán)利要求5所述的分離柵極式存儲(chǔ)單元的形成方法，其中形成該浮置柵極與該上蓋層包括在該襯底上依次形成第一介電層和導(dǎo)電層，其中該導(dǎo)電層位于該對(duì)隔離結(jié)構(gòu)之間且并未與其上表面重疊；在該導(dǎo)電層上形成一掩模圖案層，以局部露出該導(dǎo)電層作為浮置柵極區(qū)；向下凹陷該露出的導(dǎo)電層；在該凹陷的導(dǎo)電層上形成第二介電層，作為該上蓋層；以及以該第二介電層作為蝕刻掩模，去除該掩模圖案層和下方的該導(dǎo)電層與該第一介電層，而露出該襯底并保留部分的該導(dǎo)電層作為該浮置柵極。
8.根據(jù)權(quán)利要求7所述的分離柵極式存儲(chǔ)單元的形成方法，其中通過干蝕刻向下凹陷該導(dǎo)電層。
9.一種分離柵極式存儲(chǔ)單元，包括一襯底，具有一對(duì)從其內(nèi)形成的淺溝槽隔離結(jié)構(gòu)，其突出于該襯底上表面；一第一多晶硅柵極，設(shè)置在該襯底上并與其絕緣，且夾在該對(duì)淺溝槽隔離結(jié)構(gòu)之間而并未與其上表面重疊；一上蓋氧化層，設(shè)置在該第一多晶硅柵極上；一第二多晶硅柵極，設(shè)置在該第一多晶硅柵極的側(cè)壁且與其絕緣并局部延伸至該上蓋氧化層的上表面；以及一源極區(qū)，形成在該襯底內(nèi)并靠近該第一多晶硅柵極的一側(cè)。
10.根據(jù)權(quán)利要求9所述的分離柵極式存儲(chǔ)單元，其中該上蓋氧化層的上半部具有大體上為矩形的輪廓。
全文摘要
本發(fā)明揭示一種分離柵極式存儲(chǔ)單元及其形成方法。一浮置柵極設(shè)置在一襯底上并與其絕緣。襯底具有一有源區(qū)，它由一對(duì)形成在襯底內(nèi)的隔離結(jié)構(gòu)所分隔而成。浮置柵極設(shè)置在該對(duì)柵極結(jié)構(gòu)之間且不與其上表面重疊。一上蓋層設(shè)置在浮置柵極上。一控制柵極設(shè)置在浮置柵極的側(cè)壁且與其絕緣并局部延伸至上蓋層的上表面。一源極區(qū)形成在襯底內(nèi)并靠近浮置柵極的一側(cè)。本發(fā)明的分離柵極式存儲(chǔ)單元及其制造方法，具有較高的源極耦合率，同時(shí)又能縮小有源區(qū)的間距，可提高存儲(chǔ)單元的編程和擦除效率，進(jìn)一步提高集成電路性能。
文檔編號(hào)H01L21/28GK101034721SQ200610129199
公開日2007年9月12日 申請(qǐng)日期2006年9月12日 優(yōu)先權(quán)日2006年3月6日
發(fā)明者黃成銘, 宋弘政, 朱文定, 謝章仁, 高雅媜 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司