專利名稱：制造帶有掩埋溝道的鰭式場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體結(jié)構(gòu)和制造方法，更具體地涉及帶有掩埋溝道的pFinFET和制造方法。
背景技術(shù)：
鰭式場(chǎng)效晶體管(FinFET)是形成在SOI/體型半導(dǎo)體襯底上的MOSFET雙柵極晶體管。在實(shí)施中，柵極被裹在場(chǎng)效應(yīng)晶體管(FET)溝道周圍，形成雙柵極結(jié)構(gòu)。FinFET器件顯著地能更好的控制短溝道效應(yīng)，其電流密度大于或者等于傳統(tǒng)的CMOS技術(shù)，幾乎可以用于所有的集成電路的設(shè)計(jì)(即，微處理器、存儲(chǔ)器等)。
特別地，雙柵極的使用抑制了短溝道效應(yīng)(SCE)，使泄漏減少，提供了更為理想的開關(guān)行為，從而降低了功率消耗。此外，雙柵極的使用增加了柵極的面積，這允許FinFET具有更好的電流控制，而無(wú)需增加器件的柵極長(zhǎng)度。因此FinFET能夠擁有較大晶體管的電流控制能力，而無(wú)需要求較大晶體管的器件空間。
在制造過(guò)程中，高質(zhì)量的硅上馳豫SiGe層導(dǎo)致證實(shí)具有增強(qiáng)的載流子溝道的FET。并且，在溝道中使用鍺可以提高空穴溝道遷移率。盡管在短溝道FET內(nèi)部載流子散射物理還不為人所知，但是公知，增強(qiáng)的遷移率轉(zhuǎn)換為更好的器件性能，即使柵極很短。
為了提高遷移率，掩埋溝道可以用于單柵極MOSFET。掩埋溝道可以使載流子遠(yuǎn)離柵極電介質(zhì)界面的散射，從而提高載流子遷移率或MOSFET性能。然而，由于部分損失了柵極對(duì)溝道電勢(shì)的控制，有掩埋溝道的MOSFET的SCE比傳統(tǒng)的MOSFET要差。希望使用針對(duì)掩埋溝道MOSFET的雙柵極結(jié)構(gòu)，從而獲得高性能和良好的SCE，因?yàn)殡p柵極MOSFET給出良好的SCE。

發(fā)明內(nèi)容
本發(fā)明的第一方面，制造鰭式結(jié)構(gòu)的方法包括在晶片上形成第一材料類型的第一結(jié)構(gòu)和在第一結(jié)構(gòu)的側(cè)壁附近形成第二材料類型的掩埋溝道。第一材料類型與第二材料類型不同。
本發(fā)明的另一方面，形成一種結(jié)構(gòu)的方法包括在含第一材料類型的晶片上形成第一結(jié)構(gòu)和在第一結(jié)構(gòu)的至少一個(gè)側(cè)壁附近形成第二材料類型的第二結(jié)構(gòu)。該方法進(jìn)一步包括在第一結(jié)構(gòu)和第二結(jié)構(gòu)中的一個(gè)上形成覆蓋層，從而形成前置柵極和后置柵極。
在本發(fā)明的另一方面，鰭式結(jié)構(gòu)包括晶片上第一材料的第一垂直結(jié)構(gòu)和與第一結(jié)構(gòu)側(cè)壁相鄰的第二材料類型的掩埋溝道。第二材料類型與第一材料類型不同。
附圖簡(jiǎn)述

圖1-圖8示出按照本發(fā)明形成結(jié)構(gòu)的工藝步驟的實(shí)施例；圖9示出使用按照本發(fā)明工藝的柵極的橫截面圖；圖10示出按照本發(fā)明將前置柵極和后置柵極分開的工藝；圖11示出按照發(fā)明得到的最終結(jié)構(gòu)；圖12示出按照本發(fā)明的一個(gè)替代實(shí)施例；圖13和圖14示出按照本發(fā)明形成結(jié)構(gòu)的另一個(gè)實(shí)施例。
具體實(shí)施例方式
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法，更具體地涉及帶掩埋溝道的FinFET器件及其制造方法。在一個(gè)實(shí)施例中，本發(fā)明的結(jié)構(gòu)提高了遷移率從而顯著增強(qiáng)pMOSFET的操作頻率和性能。此外，通過(guò)使用這種制造方法并因此形成本發(fā)明的最終結(jié)構(gòu)，柵極可以更為精確地對(duì)溝道進(jìn)行控制，并通過(guò)使載流子遠(yuǎn)離粗糙的柵極電介質(zhì)界面從而提高載流子的遷移率，同時(shí)控制源極附近的速率過(guò)沖。在一個(gè)實(shí)施過(guò)程中，可以本發(fā)明的制造工藝控制溝道中掩埋SiGe層的厚度，從而獲得本發(fā)明的有利結(jié)果。
參考圖1，其示出起始結(jié)構(gòu)，該結(jié)構(gòu)包括在BOX 10(掩埋氧化物)上形成的硅鰭片12。在該硅鰭片12上形成氮化物硬掩膜14。硅鰭片12和氮化物硬掩膜14是用傳統(tǒng)工藝形成的。例如，硅層可以黏合到BOX以及氮化物膜，可以沉積在硅上。然后，可以對(duì)氮化物膜構(gòu)圖并使用反應(yīng)性離子刻蝕(RIE)工藝，以形成氮化物硬掩膜14。也可以使用傳統(tǒng)RIE工藝對(duì)硅層進(jìn)行刻蝕，在BOX 10上終止。
圖2示出角度注入工藝。在這一工藝中，鍺(Ge)被注入到圖1中形成的結(jié)構(gòu)的一側(cè)。在一個(gè)實(shí)施例中，角度注入工藝可以在結(jié)構(gòu)的兩側(cè)進(jìn)行，如下面詳細(xì)論述。角度注入工藝是在一個(gè)角度上執(zhí)行的，該角度范圍大約為45度；然而，本發(fā)明也包括其他角度注入工藝。在一個(gè)實(shí)施例中，注入能量大約為10KeV到30KeV。注入工藝的劑量約為5e14到3e15/cm3。在一個(gè)實(shí)施例中優(yōu)選使用鍺，因?yàn)殡S后的蝕刻步驟對(duì)鍺具有選擇性。
圖3示出除去圖2中的注入工藝所引起的鍺注入損傷的退火步驟。在圖3中，退火工藝發(fā)生的溫度范圍是800攝氏度到1000攝氏度，盡管其他退火溫度也包括在本發(fā)明考慮范圍之內(nèi)。
在圖4中，摻鍺硅鰭片12可以通過(guò)對(duì)硅具有選擇性的蝕刻工藝進(jìn)行蝕刻。譬如，蝕刻可以包括CF4/CH2F2或者CF4/O2。本發(fā)明還考慮到硅鰭片12的摻鍺部分可用對(duì)硅具有選擇性的RIE工藝或者其他干法蝕刻工藝進(jìn)行蝕刻。根據(jù)鍺注入的深度，摻鍺硅鰭片12蝕刻范圍約100到200。
在圖5中，外延SiGe膜16沉積或生長(zhǎng)在硅鰭片12上。在一個(gè)實(shí)施例中，SiGe膜16僅對(duì)硅具有選擇性，使得SiGe僅在硅鰭片12上沉積或者生長(zhǎng)。應(yīng)該理解SiGe膜16的基體與硅鰭片12的基體不同。在一個(gè)實(shí)施例中，SiGe膜16的厚度范圍在20到50。SiGe膜16可以用任何傳統(tǒng)工藝形成，譬如，CVD。SiGe將形成掩埋溝道，并且在實(shí)施例中被用來(lái)提高FinFET溝道的溝道遷移率。
在圖6中，因?yàn)楣桷捚?2側(cè)壁上的SiGe沒有被氮化物硬掩膜覆蓋，可以使用各向異性蝕刻工藝對(duì)該側(cè)壁上的SiGe進(jìn)行有選擇的蝕刻。該蝕刻工藝在FinFET的溝道中留下了SiGe膜16。
圖7示出在SiGe層16上形成外延Si層18。硅層18的厚度范圍在，例如2nm到5nm。在該結(jié)構(gòu)中，SiGe膜16現(xiàn)在被夾在硅鰭片2和硅膜18之間，從而形成帶隙結(jié)構(gòu)的基礎(chǔ)。
圖8示出柵極氧化工藝。特別地，使用傳統(tǒng)工藝將柵極氧化膜20沉積在圖7的結(jié)構(gòu)的側(cè)面。在一個(gè)實(shí)施工藝中，高k電介質(zhì)可以用作柵極電介質(zhì)，諸如，HfO2，ZrO2，Al2O3，TiO2，La2O3，SrTiO3，LaAlO3和它們的混合物。在本步驟之后，可以使用傳統(tǒng)FinFET工藝形成FinFET。例如，可以對(duì)多晶硅層進(jìn)行沉積、蝕刻從而形成柵極，進(jìn)行角度注入工藝形成擴(kuò)展區(qū)和暈輪區(qū)(halo region)。然后，(作為一個(gè)例子)可提供通過(guò)SD注入和退火工藝形成的間隔件來(lái)形成該結(jié)構(gòu)。
圖9表示完成圖8的工藝之后柵極的橫截面。在圖9中，柵極氧化物的一面形成前置柵極22，優(yōu)選是帶有掩埋SiGe層18的面。該柵極氧化物另一面形成后置柵極24。在該結(jié)構(gòu)上提供了摻雜多晶硅柵極。
圖10示出根據(jù)本發(fā)明將前置柵極22和后置柵極24分開的工藝。在該工藝中，氧化物26在圖9中的結(jié)構(gòu)上沉積。在圖11中，作為最終結(jié)構(gòu)，使用化學(xué)機(jī)械拋光(CMP)將氧化物26磨光，在氮化物硬掩膜14之頂上停止，以將前置柵極22和后置柵極24分開。
如應(yīng)該理解的那樣，后置柵極24被用來(lái)調(diào)節(jié)器件閾值電壓，前置柵極22被用來(lái)控制器件電流。并且，通過(guò)控制從而對(duì)鍺注入和SiGe外延工藝，進(jìn)而對(duì)隨后選擇性蝕刻工藝的深度的調(diào)節(jié)，也可以使用本發(fā)明工藝控制掩埋溝道(譬如，SiGe掩埋層)的厚度。這為制造工藝提供了靈活性，從而使SiGe層距離柵極本身更近，以便柵極控制。
參考圖12，在可替換工藝中，鍺注入工藝可以在該結(jié)構(gòu)的兩面進(jìn)行，從而形成對(duì)稱的FinFET。角度注入工藝是以一定角度進(jìn)行的，該角度范圍大約為45度；然而，本發(fā)明也考慮包括其他角度注入工藝。在一個(gè)實(shí)施例中，注入能量大約為10KeV到30KeV。該注入工藝的劑量為1e15到3e15/cm3。在一個(gè)實(shí)施例中優(yōu)選使用鍺，因?yàn)殡S后的蝕刻步驟對(duì)鍺具有選擇性，以便控制。
在圖12的實(shí)施例中，退火工藝被用來(lái)將結(jié)構(gòu)兩面上由注入工藝造成的鍺注入損傷除去。然后，可以對(duì)硅鰭片12進(jìn)行對(duì)鍺具有選擇性的蝕刻，可以在兩面進(jìn)行干法蝕刻或者濕法蝕刻從而形成對(duì)稱的結(jié)構(gòu)。根據(jù)上述標(biāo)準(zhǔn)，在硅鰭片12的兩面沉積或者生長(zhǎng)外延SiGe膜18。隨后沉積外延硅層20，從而將SiGe膜18夾在中間。外延硅層20的范圍可以在約1-2nm。使用傳統(tǒng)工藝將柵極氧化物膜20沉積在該結(jié)構(gòu)的兩面。在一個(gè)實(shí)施工藝中，高k電介質(zhì)可以用作柵極電介質(zhì)，諸如，HfO2，ZrO2，Al2O3，TiO2，La2O3，SrTiO3，LaAlO3和它們的混合物。在本步驟之后，可以使用傳統(tǒng)FinFET工藝形成FinFET。如上所述，可以按照本發(fā)明將前置柵極22和后置柵極24分開。
圖13和圖14示出用于根據(jù)本發(fā)明形成結(jié)構(gòu)的工藝步驟的另一個(gè)實(shí)施例。在該實(shí)施例的結(jié)構(gòu)中，BOX 10上形成了馳豫SiGe鰭片26。根據(jù)一個(gè)實(shí)例，馳豫SiGe層和氮化物膜可以分別沉積在BOX 10上。然后，可以對(duì)氮化物膜進(jìn)行構(gòu)圖和使用反應(yīng)性離子刻蝕(RIE)工藝刻蝕從而形成氮化物硬掩膜14。也可以使用傳統(tǒng)RIE工藝對(duì)SiGe層進(jìn)行刻蝕，在BOX 10上停止，從而形成馳豫的SiGe鰭片26。
在圖14中，在馳豫SiGe鰭片上可以生長(zhǎng)外延薄應(yīng)變硅層28。該外延硅層對(duì)SiGe膜具有選擇性，可以是馳豫的SiGe鰭片26的側(cè)壁上的厚度大約為2nm到5nm的薄層。在硅層28形成之后，如上所述，可以使用傳統(tǒng)工藝步驟形成FinFET，譬如，從圖8中的工藝步驟開始。
雖然本發(fā)明參考示例性實(shí)施例進(jìn)行了描述，應(yīng)理解，此處所用的語(yǔ)言應(yīng)理解為描述性和說(shuō)明性語(yǔ)言，而不是限制性語(yǔ)言。在不偏離本發(fā)明的范圍或精神的前提下，可以在所附權(quán)利要求的范圍內(nèi)做出變更。因此，盡管根據(jù)具體的材料和實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，本發(fā)明的范圍并不僅限于此處所披露的細(xì)節(jié)；相反，本發(fā)明包括諸如所附權(quán)利要求書范圍內(nèi)的功能等同結(jié)構(gòu)、方法和用途。
權(quán)利要求
1.一種制造鰭片結(jié)構(gòu)的方法，包括在晶片上形成第一材料類型的第一結(jié)構(gòu)和相鄰所述第一結(jié)構(gòu)側(cè)壁形成第二材料類型的掩埋溝道，所述第二材料類型和第一材料類型不同。
2.如權(quán)利要求1所述的方法，其中形成第一結(jié)構(gòu)包括形成第一材料類型的鰭片；以及其中形成所述掩埋溝道包括將第一類型的原子注入到所述鰭片的側(cè)壁中；選擇性修整鰭片的側(cè)壁以形成至少一個(gè)底切；通過(guò)在該至少一個(gè)底切內(nèi)沉積或生長(zhǎng)第二材料類型，并在該第二材料類型上形成外延層，從而在該至少一個(gè)底切內(nèi)形成掩埋溝道。
3.如權(quán)利要求2中所述的方法，進(jìn)一步包括在外延層上形成柵極氧化物或者高k電介質(zhì)從而形成前置柵極和后置柵極電介質(zhì)；在摻雜多晶硅柵極上沉積氧化物；以及刻蝕氧化物至摻雜多晶硅柵極。
4.如權(quán)利要求2所述的方法，其中第一類型原子是鍺(Ge)，修整步驟是對(duì)硅有選擇性的摻鍺硅進(jìn)行蝕刻。
5.如權(quán)利要求2所述的方法，其中第二材料類型是外延SiGe膜，其沉積或生長(zhǎng)的范圍是20到50。
6.如權(quán)利要求2所述的方法，其中所述注入工藝是在約10KeV到30KeV的注入能量下執(zhí)行的，劑量范圍約5e14到3e15/cm3。
7.如權(quán)利要求2所述的方法，還包括退火從而除去注入工藝造成的注入損傷，退火是在約800攝氏度到1100攝氏度的范圍執(zhí)行的。
8.如權(quán)利要求2所述的方法，其中修整是濕法蝕刻工藝或干法蝕刻工藝，該刻蝕工藝是刻蝕對(duì)純硅具有選擇性的摻鍺硅。
9.如權(quán)利要求2所述的方法，進(jìn)一步包括在側(cè)壁上形成外延層；在所述外延層上形成柵極氧化物或者高k電介質(zhì)從而形成前置柵極和后置柵極；形成摻雜的多晶硅柵極；在該摻雜的多晶硅柵極上沉積氧化物；以及蝕刻該氧化物至摻雜多晶硅柵極。
10.如權(quán)利要求2所述的方法中，其中注入和修整是在鰭片的兩面進(jìn)行的從而在鰭片的兩面形成底切部分；通過(guò)在與鰭片的兩面相鄰的底切部分內(nèi)形成不同的材料類型，和在所述底切部分內(nèi)不同材料類型上形成外延層而提供掩埋的溝道。
11.如權(quán)利要求10所述的方法，其中所述掩埋溝道包含SiGe。
12.如權(quán)利要求1所述的方法，其中所述掩埋溝道被控制在一定的深度。
13.如權(quán)利要求1所述的方法，其中形成所述第一結(jié)構(gòu)包括在掩埋溝道的側(cè)壁上形成第一材料類型。
14.如權(quán)利要求1所述的方法，其中所述掩埋溝道是通過(guò)在至少一個(gè)底切內(nèi)和鄰近所述第一結(jié)構(gòu)的側(cè)壁形成不同的材料類型，并且在所述掩埋溝道上形成外延層而形成。
15.形成一種結(jié)構(gòu)的方法，其包括在包含第一材料類型的晶片上形成第一結(jié)構(gòu)；在鄰近所述第一結(jié)構(gòu)的至少一個(gè)側(cè)壁形成第二材料類型的第二結(jié)構(gòu)；以及在所述第一結(jié)構(gòu)和第二結(jié)構(gòu)之一上形成一個(gè)層，從而形成前置柵極和后置柵極。
16.如權(quán)力要求15所述的方法，其中所述第二材料類型是在所述第一結(jié)構(gòu)的至少一個(gè)側(cè)壁上沉積或生長(zhǎng)的外延SiGe膜。
17.如權(quán)利要求15所述的方法，還包括向所述第一結(jié)構(gòu)的至少一個(gè)側(cè)壁內(nèi)注入第一類型摻雜劑；選擇地修整所述第一結(jié)構(gòu)的至少一個(gè)側(cè)壁從而形成至少一個(gè)底切；以及通過(guò)在該至少一個(gè)底切內(nèi)形成第一結(jié)構(gòu)，并且在所述側(cè)壁和掩埋溝道上形成外延層，而在該至少一個(gè)底切內(nèi)形成掩埋溝道。
18.如權(quán)利要求15所述的方法，其中所述第一材料類型是在所述第二結(jié)構(gòu)側(cè)壁上形成的硅。
19.一種鰭片結(jié)構(gòu)，包括在晶片上的第一材料類型的第一垂直結(jié)構(gòu)，和與所述第一結(jié)構(gòu)的側(cè)壁相鄰的第二材料類型的掩埋溝道，所述第二材料類型與第一材料類型不同。
20.如權(quán)利要求19所述的鰭片結(jié)構(gòu)，其中一條掩埋溝道是SiGe，且第一材料類型是硅。
全文摘要
一種制造鰭片結(jié)構(gòu)的方法，該方法包括在晶片上形成第一材料類型的第一結(jié)構(gòu)，以及在第一結(jié)構(gòu)側(cè)壁的附近形成第二材料類型掩埋溝道。該第二材料與第一材料不同。該結(jié)構(gòu)包括第一個(gè)結(jié)構(gòu)和掩埋溝道。
文檔編號(hào)H01L29/78GK1967792SQ200610142979
公開日2007年5月23日 申請(qǐng)日期2006年10月26日 優(yōu)先權(quán)日2005年10月27日
發(fā)明者朱慧瓏 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司