專利名稱：使用納米點作為俘獲位的半導(dǎo)體存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括納米點的半導(dǎo)體存儲器件及其制造方法，且更具體而言，涉及一種使用納米點作為俘獲位且通過在隧穿層和納米點上形成高k介電層作為控制絕緣層來改善半導(dǎo)體器件特性的半導(dǎo)體存儲器件及其制造方法。
背景技術(shù)：
已經(jīng)研究了半導(dǎo)體存儲器件的性能以增加信息存儲容量以及記錄和擦除信息的速度。一般而言，半導(dǎo)體存儲陣列結(jié)構(gòu)包括在電路中連接的大量存儲單元，且半導(dǎo)體存儲器件的信息存儲容量與器件的集成密度成正比。
最近，對半導(dǎo)體存儲器件引入了新的形狀和新的工作原理。例如，已經(jīng)引入了一種半導(dǎo)體存儲器件的結(jié)構(gòu)，其中巨磁阻(GMR)或隧穿磁阻(TMR)結(jié)構(gòu)形成于晶體管上。最近，已經(jīng)引入了非易失半導(dǎo)體存儲器件的新的結(jié)構(gòu)，比如利用相轉(zhuǎn)變材料特性的相變隨機存取存儲器(PRAM)和具有隧穿層、電荷存儲層和阻擋層的SONOS。
圖1A是示出具有作為俘獲位的納米點的常規(guī)半導(dǎo)體存儲器件的典型結(jié)構(gòu)的視圖。參考圖1A，用摻雜劑摻雜的第一雜質(zhì)區(qū)11a和第二雜質(zhì)區(qū)11b形成于半導(dǎo)體襯底10中。溝道區(qū)設(shè)置于半導(dǎo)體襯底10中在第一雜質(zhì)區(qū)11a和第二雜質(zhì)區(qū)11b之間。柵結(jié)構(gòu)形成于半導(dǎo)體襯底10上，與第一雜質(zhì)區(qū)11a和第二雜質(zhì)區(qū)11b接觸。柵結(jié)構(gòu)包括依次堆疊的隧穿層12、包括納米點13的電荷存儲層、阻擋層14和柵電極層15。
隧穿層12接觸設(shè)置于其下的第一雜質(zhì)區(qū)11a和第二雜質(zhì)區(qū)11b，且納米點13作為存儲穿過隧穿層12的電荷的俘獲位。即，在圖1A所示的半導(dǎo)體存儲器件中，當穿過在第一雜質(zhì)區(qū)11a和第二雜質(zhì)區(qū)11b之間的溝道區(qū)的襯底10上的隧穿層12的電子被俘獲在作為控制絕緣層14的俘獲位的納米點13中時，以Fowler-Nordheim隧穿方法來記錄信息。圖1B示出了圖1A所示的半導(dǎo)體存儲器件的量子阱的結(jié)構(gòu)。這里，穿過隧穿層12的Fowler-Nordheim隧穿電流的理論公式表達如下。
公式1JF-N∝E2exp(-Φ/E)這里，JF-N代表了結(jié)電流密度，E代表了電場且Φ代表了注入勢壘。在圖1A所示的利用納米點13作為俘獲位的半導(dǎo)體存儲器件中，隧穿層12和控制絕緣層14均由相同的材料組成，例如SiO2。由此，因為隧穿層12和控制絕緣層14具有相同的介電常數(shù)(ε)，所以它們也具有相同的電場(E)。由此，因為隧穿層12和控制絕緣層14的結(jié)電流密度值(JF-N)相似，穿過隧穿層12的電子通過控制柵極層14逸出，所以發(fā)生編程效率顯著降低的問題。
發(fā)明內(nèi)容
本發(fā)明提供了一種通過改善存儲器件的控制絕緣層的結(jié)構(gòu)來改善存儲器件的信息存儲特性的納米點的半導(dǎo)體存儲器件。
根據(jù)本發(fā)明的方面，提供有一種制造在結(jié)構(gòu)上改善的半導(dǎo)體存儲器件的方法。
根據(jù)本發(fā)明的另一方面，提供有一種半導(dǎo)體存儲器件，其包括半導(dǎo)體襯底、形成于半導(dǎo)體襯底中的第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)、和形成于半導(dǎo)體襯底上與第一和第二雜質(zhì)區(qū)接觸的柵結(jié)構(gòu)，其中柵結(jié)構(gòu)包括隧穿層、多個形成于隧穿層上的納米點、和形成于隧穿層和納米點上的控制絕緣層，且控制絕緣層包括高k介電層。
控制柵層可以由具有比隧穿層的介電常數(shù)高的材料組成。
控制絕緣層可以包括絕緣層和形成于該絕緣層上的高k介電層。
控制絕緣層可以包括高k介電層和形成于該高k介電層上的絕緣層。
高k介電層可以包括選自Si3N4、Al2O3、HfO2、Ta2O5、ZrO2、HfSiO4和ZrSiO4的高k介電材料的至少一種材料。
納米點可以為具有高功函數(shù)的金屬材料之一，比如Ni、Cu、Pd、Au、Ag、Fe、Co、Mn、Cr、V、Mo、Nb和Ru。
根據(jù)本發(fā)明的另一方面，提供有一種利用納米點作為俘獲位的半導(dǎo)體存儲器件的制造方法，且所述方法包括在半導(dǎo)體襯底上形成隧穿層；和通過用具有分散的納米點的分散溶液涂布隧穿層，在隧穿層上形成多個納米點；和在隧穿層和納米點上形成包括高k介電層的控制絕緣層。
形成控制絕緣層可以包括在隧穿層和納米點上形成絕緣層；在絕緣層上形成高k介電層，該高k介電層由介電常數(shù)高于隧穿層的材料組成。
可以在SiH4和O2的環(huán)境下通過進行LPCVD工藝來形成絕緣層。
參考附圖，通過詳細描述示范性實施例，本發(fā)明的以上和其他特征和優(yōu)點將變得更加顯見，在附圖中圖1A是示出具有作為俘獲位的納米點的常規(guī)半導(dǎo)體存儲器件的典型結(jié)構(gòu)的視圖；圖1B是示出圖1A的納米點半導(dǎo)體存儲器件的量子阱結(jié)構(gòu)的示意圖；圖2是示出根據(jù)本發(fā)明的實施例的利用金屬納米點作為俘獲位的半導(dǎo)體存儲器件的結(jié)構(gòu)的視圖；圖3A到3C是示出根據(jù)本發(fā)明的實施例的利用金屬納米點作為俘獲位的半導(dǎo)體存儲器件的結(jié)構(gòu)的視圖；圖4A到4F是示出根據(jù)本發(fā)明的實施例的利用納米點作為俘獲位的半導(dǎo)體存儲器件的制造方法的視圖；圖5是電子顯微鏡的照片，示出根據(jù)本發(fā)明的實施例的利用納米點作為俘獲位的半導(dǎo)體存儲器件的剖面；圖6A是示出根據(jù)本發(fā)明的實施例的利用納米點作為俘獲位的半導(dǎo)體存儲器件的編程-擦除特性的曲線圖；和圖6B是示出包括納米點的常規(guī)半導(dǎo)體存儲器件的編程-擦除特性的曲線圖。
具體實施例方式
其后，將參考附圖詳細說明根據(jù)本發(fā)明的實施例的包括納米點的半導(dǎo)體存儲器件。在附圖中，為了描述示范性實施例，夸大了層的厚度和形狀。
圖2是示出根據(jù)本發(fā)明的實施例的利用金屬納米點作為俘獲位的半導(dǎo)體存儲器件的結(jié)構(gòu)的視圖。參考圖2，提供了具有用摻雜劑摻雜的第一雜質(zhì)區(qū)21a和第二雜質(zhì)區(qū)21b的半導(dǎo)體襯底20。柵結(jié)構(gòu)形成于第一雜質(zhì)區(qū)21a和第二雜質(zhì)區(qū)21b之間的半導(dǎo)體襯底20上。本發(fā)明的特征在于控制絕緣層由介電常數(shù)高于隧穿層22的材料組成。即，當隧穿層由SiO2組成時，控制絕緣層由介電常數(shù)高于隧穿層22的高k材料組成，例如Si3N4、Al2O3、HfO2、Ta2O5或ZrO2。
在根據(jù)本發(fā)明的實施例的包括納米點的半導(dǎo)體存儲器件中，控制絕緣層可以由單層或多層結(jié)構(gòu)形成。當控制絕緣層由單層形成時，其形成以包括介電常數(shù)高于隧穿層22的材料，如上所述。當控制絕緣層由多層結(jié)構(gòu)形成時，其形成以包括介電常數(shù)高于隧穿層22的材料層。圖2示出了實施例，其中控制絕緣層包括由典型絕緣材料組成的第一控制絕緣層23和具有介電常數(shù)高于隧穿層22的高k介電層25。當控制絕緣層由單層形成時，第一控制絕緣層23和高k介電層25可以由相同的材料形成。
柵電極層26可以由Ru、TaN金屬或比如NiSi等的硅化物材料，其用作半導(dǎo)體存儲器件的典型柵電極。
圖3A到3C是示出半導(dǎo)體存儲器件的結(jié)構(gòu)的視圖，其中改變了控制絕緣層的結(jié)構(gòu)。
參考圖3A，隧穿層22形成于半導(dǎo)體襯底20上，半導(dǎo)體襯底20具有形成于其中的第一雜質(zhì)區(qū)21a和第二雜質(zhì)區(qū)21b，且高k介電層25形成于隧穿層22上。高k介電層25由介電常數(shù)高于隧穿層22的材料組成，且包括納米點24。在高k介電層25上形成絕緣層23。
參考圖3B，隧穿層22形成于半導(dǎo)體襯底20上，半導(dǎo)體襯底20具有形成于其中的第一雜質(zhì)區(qū)21a和第二雜質(zhì)區(qū)21b，且在隧穿層22上依次形成有包括納米點24的絕緣層23、由介電常數(shù)高于隧穿層22的材料組成的高介電層25、和第二絕緣層23a。絕緣層23和第二絕緣層23a可以由通常使用的相同的材料組成，比如SiO2。
參考圖3C，隧穿層22形成于半導(dǎo)體襯底20上，半導(dǎo)體襯底20具有形成于其中的第一雜質(zhì)區(qū)21a和第二雜質(zhì)區(qū)21b，且在隧穿層22上依次形成有包括納米點24的絕緣層23、由介電常數(shù)高于隧穿層22的材料組成的高介電層25、和第二絕緣層23a、第二高k介電層25a和第三絕緣層23b。絕緣層23、第二絕緣層23a和第三絕緣層23b均可以由通常使用的絕緣材料組成，比如SiO2。高k介電層25和第二高k介電層25a由介電常數(shù)高于隧穿層22的材料組成。
當本發(fā)明的控制絕緣層形成以包括介電常數(shù)高于隧穿層22的高k介電層25時，本發(fā)明提供了如下的優(yōu)點。例如，在半導(dǎo)體存儲器件中，其中隧穿層22由SiO2組成，Ni納米點形成于隧穿層22上，且高k介電層25通過沉積Al2O3形成于Ni納米點上，因為高k介電層25具有高介電常數(shù)(ε)，則電場(E)相對集中在隧穿層22上。由此，因為隧穿層22具有高于高k介電層25的結(jié)電流密度值(JE-N)，所以本發(fā)明在編程上提供了更高的效率。另外，因為形成了高k介電層和絕緣層，所以可以防止由電荷從柵電極層逆向隧穿且被編程的現(xiàn)象導(dǎo)致的問題。
其后，將參考圖4A到4E詳細說明根據(jù)本發(fā)明的實施例的包括納米點的半導(dǎo)體存儲器件的制造方法。
參考圖4A，制備了具有分散的納米顆粒31的分散溶液30。納米點31優(yōu)選地由能夠俘獲電荷的導(dǎo)電材料組成，且可以由具有高功函數(shù)的金屬材料組成，比如Ni、Cu、Pd、Au、Ag、Fe、Co、Mn、Cr、V、Mo、Nb、Ru等。
參考圖4B，使用典型的半導(dǎo)體制造方法在比如Si或SiO2的半導(dǎo)體襯底20上沉積了SiO2，由此形成了隧穿層22。另外，當在隧穿層22上沉積了納米顆粒31且將其干燥時，在隧穿層22上形成了納米點24。
參考圖4C，通過進行氧等離子體工藝或熱處理工藝去除了殘留物。然后，如圖4D所示，通過供給SiH4和氧且在約450℃的溫度下進行LPCVD工藝，在隧穿層22和納米點24上形成了絕緣層23。
參考圖4E，通過在約350℃的溫度下進行LPCVD工藝，在絕緣層23上形成了高k介電層25。高k介電層25由介電常數(shù)高于絕緣層22的材料組成，且優(yōu)選地，在隧穿層22由SiO2組成時，高k介電層25由高k介電材料組成，比如Si3N4、Al2O3、HfO2、Ta2O5、ZrO2、HfSiO4、ZrSiO4等。
參考圖4F，通過進行濺射工藝或電子束蒸鍍工藝在高k介電層25上形成了比如金屬或硅化物的導(dǎo)電材料，由此形成了柵電極層26。
利用典型的半導(dǎo)體處理技術(shù)可以容易地進行在半導(dǎo)體襯底20上形成柵結(jié)構(gòu)以及通過蝕刻半導(dǎo)體襯底20上的柵極結(jié)構(gòu)的兩側(cè)部分且注入雜質(zhì)來形成第一雜質(zhì)區(qū)21a和第二雜質(zhì)區(qū)21b的工藝。
圖5示出了通過以上制造工藝形成的包括納米點的半導(dǎo)體存儲器件的透射電子顯微鏡(TEM)圖像。在該實施例中所使用的樣品通過以下工藝制備在Si襯底上沉積4nm厚的SiO2作為隧穿層；在其上形成約15nm厚度的SiO2作為絕緣層；且在絕緣層上形成約19nm厚的Al2O3薄膜作為高k介電層。參考圖5，在隧穿層上形成了直徑為約9nm的Ni納米點。
圖6A和6B是分別示出常規(guī)的半導(dǎo)體存儲器件和本發(fā)明的半導(dǎo)體存儲器件中根據(jù)編程時間的平帶電壓(VFB)的曲線圖。圖6A示出了對于通過圖4A到4F中的工藝形成的包括高k介電層的半導(dǎo)體存儲器件的測量結(jié)果的曲線，且圖6B示出了相對于如圖1A所示的具有SiO2/Ni納米點/SiO2結(jié)構(gòu)而沒有高k介電層的常規(guī)半導(dǎo)體存儲器件的測量結(jié)構(gòu)的曲線。
參考圖6A，在19V電壓下的隧穿層中的電場為約10MV/cm，且在10ms的編程/擦除過程中的平帶電壓偏移為約34V。參考圖6B，在12V電壓下的隧穿層中的電場為約12MV/cm，在10ms的編程/擦除過程中的平帶電壓偏移為約1V。由此，認為根據(jù)本發(fā)明的實施例的包括高k介電層的半導(dǎo)體存儲器件的編程/擦除的效率是高的。
根據(jù)本發(fā)明，因為高k介電層形成于非易失存儲器件的控制絕緣層上，且通過隧穿層注入到納米點中的電荷流到控制絕緣層，可以防止編程效率的惡化。另外，可以防止電荷通過柵電極層流回到控制絕緣層的逆向隧穿現(xiàn)象。結(jié)果，極大改善了編程/擦除特性。
雖然參考其示范性實施例具體顯示和描述了本發(fā)明，然而本領(lǐng)域的一般技術(shù)人員可以理解在不脫離由權(quán)利要求所界定的本發(fā)明的精神和范圍的情況下，可以作出形式和細節(jié)上的不同變化。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括半導(dǎo)體襯底、形成于所述半導(dǎo)體襯底中的第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)、和形成于所述半導(dǎo)體襯底上與所述第一和第二雜質(zhì)區(qū)接觸的柵結(jié)構(gòu)，其中所述柵結(jié)構(gòu)包括隧穿層、多個形成于所述隧穿層上的納米點、和形成于所述隧穿層和所述納米點上的控制絕緣層，且所述控制絕緣層包括高k介電層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中所述控制絕緣層由具有比所述隧穿層的介電常數(shù)高的材料組成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中所述控制絕緣層包括絕緣層和形成于所述絕緣層上的高k介電層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中所述控制絕緣層包括高k介電層和形成于所述高k介電層上的絕緣層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中所述高k介電層包括選自Si3N4、Al2O3、HfO2、Ta2O5、ZrO2、HfSiO4和ZrSiO4的高k介電材料中的至少一種材料。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中所述納米點為Ni、Cu、Pd、Au、Ag、Fe、Co、Mn、Cr、V、Mo、Nb和Ru之一。
7.一種利用納米點作為俘獲位的半導(dǎo)體存儲器件的制造方法，所述方法包括在半導(dǎo)體襯底上形成隧穿層；和通過用具有分散的納米點的分散溶液涂布所述隧穿層，在所述隧穿層上形成多個納米點；和在所述隧穿層和納米點上形成包括高k介電層的控制絕緣層。
8.根據(jù)權(quán)利要求7所述的方法，其中所述納米點為Ni、Cu、Pd、Au、Ag、Fe、Co、Mn、Cr、V、Mo、Nb和Ru之一。
9.根據(jù)權(quán)利要求7所述的方法，其中形成所述控制絕緣層包括在所述隧穿層和所述納米點上形成絕緣層；和在所述絕緣層上形成高k介電層，所述高k介電層由介電常數(shù)高于所述隧穿層的材料組成。
10.根據(jù)權(quán)利要求9所述的方法，其中在SiH4和O2的環(huán)境下通過進行LPCVD工藝來形成所述絕緣層。
11.根據(jù)權(quán)利要求7所述的方法，其中所述高k介電層包括選自Si3N4、Al2O3、HfO2、Ta2O5、ZrO2、HfSiO4和ZrSiO4的高k介電材料中的至少一種材料。
全文摘要
本發(fā)明提供了一種使用納米點作為俘獲位的半導(dǎo)體存儲器件及其制造方法。所述半導(dǎo)體存儲器件包括半導(dǎo)體襯底、形成于半導(dǎo)體襯底中的第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)、和形成于半導(dǎo)體襯底上與第一和第二雜質(zhì)區(qū)接觸的柵結(jié)構(gòu)，其中柵結(jié)構(gòu)包括隧穿層、多個形成于隧穿層上的納米點、和形成于隧穿層和納米點上的控制絕緣層，且控制絕緣層包括高k介電層。
文檔編號H01L21/336GK1964076SQ20061014356
公開日2007年5月16日 申請日期2006年11月13日 優(yōu)先權(quán)日2005年11月11日
發(fā)明者薛光洙, 金丙基, 李銀京, 閔約賽, 趙慶相, 李在昊, 崔在榮 申請人:三星電子株式會社