專利名稱：使用接觸型氮化物鑲嵌掩模的局部鑲嵌FinFET的制造技術(shù)
方法
技術(shù)領域：
示例性實施例涉及用于制造半導體器件的方法，更具體，涉及制造包括鰭型溝道區(qū)的半導體器件的方法。
背景技術(shù)：
由于半導體器件的集成密度增加，用于形成傳統(tǒng)金屬氧化物半導體場效應晶體管(MOSFET)的可用面積因此減小。對于利用傳統(tǒng)平面晶體管的半導體器件而言，更高的集成密度還導致這種器件中使用的晶體管的溝道長度的相應減小。溝道長度的減小將導致所得器件的某些參數(shù)的和/或操作特性的改進，例如，增加的操作速度。
將平面晶體管的溝道長度減小到大約100nm以下的級別，還導致降低所得器件的其他參數(shù)的和/或操作的特性。與短溝道器件相關(guān)聯(lián)的一個特定問題包括由于在柵電極的相對側(cè)上設置的相應源區(qū)和漏區(qū)之間的減小的距離所導致的增加的漏電流。解決這些問題的一種方法包括增加溝道區(qū)的摻雜度，但是，盡管趨于減小漏電流，增加的摻雜會降低晶體管的有源開關(guān)功能。結(jié)果，可由于增加的漏電流和較不穩(wěn)定和一致的子閾值電壓所引起的短溝道效應(SCE)而降低所得MOSFET器件的整體性能。
解決MOSFET器件的SCE問題的一種方法包括制造具有非平面溝道結(jié)構(gòu)的雙柵場效應晶體管，其具有在非平整的溝道的相對面上形成的兩個柵。以這種方式制造的雙柵場效應晶體管將展示出改進的溝道控制性能，其至少部分地歸結(jié)于使用兩個柵控制溝道，由此減小SCE問題。此外，當施加到雙柵場效應晶體管的柵電極的電壓足夠?qū)⒕w管置于“開啟”狀態(tài)時，反轉(zhuǎn)層將從由柵電極控制的非平面溝道的每個表面延伸，并將增加“開啟”電流電平Ion，其可以相對于在相同表面區(qū)域中形成的傳統(tǒng)平面晶體管而獲得。
已經(jīng)使用鰭(fin)溝道結(jié)構(gòu)制造了場效應晶體管(在下文中，稱為finFET)，用于改進所得半導體器件中的特定器件性能參數(shù)。使用finFET結(jié)構(gòu)的半導體器件的一個實例包括雙柵場效應晶體管，其可以使用一方法制造，該方法通過使用硬掩模蝕刻半導體襯底、使用例如氧化硅的絕緣材料填充所得凹陷、露出有源區(qū)的部分垂直和水平表面、在有源區(qū)的露出表面上形成例如薄氧化物的柵介質(zhì)膜、并在柵介質(zhì)膜上形成柵電極，形成有源區(qū)(在某些情況下，其還稱為鰭結(jié)構(gòu))，由此提供對于所得晶體管的閾值電壓的額外控制。
FinFET器件的另一實例包括集成電路場效應晶體管器件，包括襯底，該襯底包括初級表面和在初級表面上形成的有源溝道圖形。該有源溝道圖形可包括一系列層疊的溝道，其彼此分離以限定相鄰溝道之間的至少一個隧道。然后在溝道的露出表面上形成柵電極，包括通過至少一個隧道延伸的部分露出表面。
由于FinFET的鰭的頂表面和側(cè)表面可用作溝道區(qū)，F(xiàn)inFET可以提供比可以在襯底的相同表面區(qū)域中形成的傳統(tǒng)平面晶體管更寬的有效溝道區(qū)。因此，F(xiàn)inFET可以提供增加的操作電流，由此提供相對于相應平面晶體管的改進的性能和/或增加的集成密度，同時還保持可接受的參數(shù)和性能特性。
使用絕緣體上硅(SOI)襯底制造許多傳統(tǒng)FinFET，其中鰭結(jié)構(gòu)與大(bulk)襯底體電絕緣。因此，不能使用體偏壓有效地控制這種FinFET晶體管的閾值電壓，由此使得控制所得CMOS晶體管的閾值電壓的努力變的復雜。然而，如果使用傳統(tǒng)大襯底來允許更有效的體偏壓控制，漏極耗盡區(qū)的范圍的所得增加可以增加結(jié)(junction)漏電流、關(guān)閉電流和結(jié)電容，由此降低半導體器件的性能。此外，在高度集成的器件中，由于短溝道效應，會有閾值電壓的額外增加和關(guān)閉電流的相應增加。
與finFET相關(guān)的另一個問題是高接觸阻抗。例如，傳統(tǒng)finFET結(jié)構(gòu)可包括橫跨并接觸鰭的頂表面而形成的位線接觸。然而，由于位線接觸僅接觸鰭的窄的頂表面，這些位線接觸的阻抗可以增加到將降低所得器件的性能的程度。可以改進鰭的配置，以增加用于形成位線接觸的可用面積并減小接觸阻抗。然而，重新配置鰭結(jié)構(gòu)以提供額外的接觸面積會增加半導體器件制造的復雜性和/或減小可以獲得的集成密度的程度，由此增加費用并降低產(chǎn)量。
根據(jù)某些傳統(tǒng)教導，可以增加與鰭接觸的源區(qū)和漏區(qū)的尺寸，以提供更大的接觸面積。然而，由于增加鰭之間的距離以容納增大的源區(qū)和漏區(qū)，可以減小在所得finFET器件中獲得的集成的整體及程度。
與制造finFET相關(guān)的另一問題是對從襯底突起的薄的鰭的損壞和/或倒塌。由于減小了鰭的寬度，這種損壞或倒塌的可能性增加。例如，根據(jù)傳統(tǒng)工序的從襯底突起的增大的鰭初始地沒有提供任何支撐或加固結(jié)構(gòu)。因此，以這樣的方式形成鰭導致展示出對于機械損壞的增加的易感性，并且其可導致在隨后的制造工序期間的鰭結(jié)構(gòu)的倒塌或損壞。

發(fā)明內(nèi)容
例子實施例包括制造半導體器件的方法，其提供柵電極材料的改進的除去，特別在那些在縱向方向上分隔相鄰鰭的區(qū)域中，由此允許在柵電極形成期間的減小的過蝕刻和/或減小的缺陷。根據(jù)例子實施例的方法還用于在各種襯底上制造finFET，例如絕緣體上硅(SOI)襯底或可以提供改進的體偏壓控制的半導體襯底，展示出改進的操作電流和減小的接觸阻抗。
例子實施例還包括其中由場絕緣材料分隔多個有源區(qū)的方法，其中沿著多個平行的縱向軸排列有源區(qū)，具有沿著相對于沿著相鄰縱向軸排列的有源區(qū)，在縱向方向上偏移的單個縱向軸排列的有源區(qū)，其中每個有源區(qū)通過特定場絕緣區(qū)與沿著相同軸排列的相鄰有源區(qū)分隔，并且通過縱向場絕緣區(qū)與沿著每個相鄰軸排列的相鄰有緣區(qū)分隔；在有源區(qū)上提供第一硬掩模材料的硬掩模圖形；形成露出特定場絕緣區(qū)的圖形；從露出的特定場絕緣區(qū)除去場絕緣材料，以在場絕緣材料中形成開口；除去該圖形；淀積第二硬掩模材料層，以填充開口；除去第二硬掩模材料的上部，以平整化表面并露出橫向場絕緣區(qū)的上表面；以相對于平行縱向軸從10到90度的角度形成鑲嵌圖形，其露出橫向場絕緣區(qū)的部分上表面；從橫向場絕緣區(qū)的露出部分除去場絕緣材料，以形成由剩余部分橫向場絕緣區(qū)分隔的凹陷的柵開口；除去鑲嵌圖形；除去第一和第二硬掩模材料，以露出三個場絕緣材料表面，其具有凹陷的柵開口中的下表面、特定場絕緣區(qū)中的中間表面以及橫向場絕緣區(qū)的剩余部分中的上表面；在有源區(qū)的露出表面上形成柵介質(zhì)；淀積柵電極材料層；以及構(gòu)圖并蝕刻柵電極材料以形成分隔的柵電極結(jié)構(gòu)。
縱向方向上的偏移將典型地對應于基于例如操作設計規(guī)則、有源區(qū)的配置以及相鄰有源區(qū)之間的縱向和/或橫向程度(pitch)的單個有源區(qū)的長度的百分比。在多數(shù)情況下，期望縱向方向中的偏移落在25％和75％之間，例如33％或50％，使得每兩行或每三行中的有源區(qū)將對準。結(jié)果，橫跨單個有源區(qū)延伸的柵電極的組將不會都橫跨相鄰行中的最接近的有源區(qū)，例如在目標有源區(qū)的任一側(cè)上的平行縱向軸對準的有源區(qū)延伸。
方法的例子實施例還可以包括具有主尺寸和次尺寸的有源區(qū)，主尺寸對次尺寸的比率至少是2∶1、具有通常橢圓形配置并具有100至300nm的主尺寸的有源區(qū)、具有通常橢圓形配置并具有從160至200nm的主尺寸以及從10至60nm的次尺寸的有源區(qū)。
方法的例子實施例還可以包括使用氮化硅作為第一硬掩模材料，具有在半導體材料上形成的第一硬掩模材料的硬掩模圖形，以保護有源區(qū)并露出襯底的場區(qū)；從場區(qū)除去半導體材料，以形成圍繞突起半導體襯底的場開口；使用絕緣材料填充場開口；然后除去絕緣材料的上部分，以平整化表面并露出硬掩模圖形的上表面。
方法的例子實施例還可以包括在半導體材料的表面和第一硬掩模材料之間形成焊盤(pad)層。如果使用的話，焊盤層可以由具有10至150的厚度的半導體氧化物層形成。第一硬掩模材料可以是具有從100至700的厚度Tm1的氮化硅；以及第二硬掩模材料可以具有從100至700的厚度Tm2。用于形成柵電極的材料可以例如包括一或更多p型摻雜的足夠級，以相對于未摻雜或傳統(tǒng)n型柵電極材料增加功函至少0.5V。在鑲嵌蝕刻期間在橫向場絕緣區(qū)中形成的場開口將典型地在由有源區(qū)的上表面所限定的基準平面之下具有至少1000的深度，但是將小于這些區(qū)域中的場絕緣材料的深度。
方法的例子實施例還可以包括通過在突起的半導體結(jié)構(gòu)的露出表面上形成氧化物層，使用絕緣材料填充場開口；在氧化物層上形成氮化硅層；并在氮化硅層上淀積至少一個氧化物材料的足夠厚度，以完全填充場開口。
方法的例子實施例還可以包括從包括氮化硅、氮氧化硅和多晶硅的組中選擇第二硬掩模材料。對于其阻抗在除去橫向場絕緣區(qū)中的絕緣材料中所使用的蝕刻化學物質(zhì)或多種化學物質(zhì)的能力，來選擇第二硬掩模材料，由此保護分隔沿著它們的縱向軸對齊的相鄰有源區(qū)特定場絕緣區(qū)。
以上述方式處理半導體襯底的結(jié)果是，所得finFET結(jié)構(gòu)將展示出三個不同的場絕緣材料表面，它們在垂直方向上從由有源區(qū)的表面所限定的基準平面偏移，在其中凹陷的柵開口中的場絕緣材料表面在基準平面之下至少500，在特定場絕緣區(qū)中的場絕緣材料表面從基準平面偏移至少400，以及橫向場絕緣區(qū)的剩余部分的場絕緣表面將位于基準平面之上。例如，例子實施例將包括finFET結(jié)構(gòu)，其中柵凹陷中的場絕緣材料表面在基準平面之下500至2000，特定場絕緣區(qū)中的場絕緣材料表面從基準平面偏移至少400，以及橫向場絕緣區(qū)的剩余部分的場絕緣表面在特定場絕緣區(qū)的表面之上至少300。
根據(jù)所公開方法制造的例子實施例還可包括一結(jié)構(gòu)，其中柵凹陷中的場絕緣材料表面在基準面之下500至2000，特定場絕緣區(qū)中的場絕緣材表面從基準面偏移小于100，以及橫向場絕緣區(qū)的剩余部分的場絕緣表面在特定場絕緣區(qū)的表面之上至少300。
方法的例子實施例還可以包括限定由場絕緣材料圍繞的多個拉長的有源區(qū)，其中沿著平行的縱軸排列有源區(qū)，每個有源區(qū)通過特定場絕緣區(qū)與相鄰有源區(qū)分開，并且被橫向場絕緣區(qū)圍繞；在有源區(qū)上提供第一硬掩模材料的硬掩模圖形；形成露出特定場絕緣區(qū)的圖形；從露出的特定場絕緣區(qū)除去場絕緣材料，以在場絕緣材料中形成開口；除去該圖形；淀積第二硬掩模材料層以填充開口；除去第二硬掩模材料的上部，以平整化表面并露出橫向場絕緣區(qū)的上表面；以對平行縱軸10至90的角度形成鑲嵌圖形，沿著該平行縱軸對準有源區(qū)，以露出橫向場絕緣區(qū)的部分上表面；從橫向場絕緣區(qū)的露出部分除去場絕緣材料，以形成由橫向場絕緣區(qū)的剩余部分分開的柵凹陷；除去鑲嵌圖形；除去第一和第二硬掩模材料，以露出三個場絕緣材料表面，下表面在柵凹陷中，中間表面在特定場絕緣區(qū)中，上表面在橫向場絕緣區(qū)的剩余部分中；在有源區(qū)的露出表面上形成柵介質(zhì)；淀積柵電極材料層；以及構(gòu)圖并蝕刻柵電極材料以形成單獨的柵電極結(jié)構(gòu)。


在下面參照附圖更完整地說明在制造所公開的鰭結(jié)構(gòu)和合并該結(jié)構(gòu)的半導體器件的方法的例子實施例，在附圖中圖1A至16A是說明根據(jù)實例實施例的制造半導體器件的方法的透視圖；圖1B至16B是沿著圖1A至16A所示的一系列有源區(qū)的縱軸的B-B平面的截面圖，說明根據(jù)實例實施例的制造半導體器件的方法；圖10C至16C是沿著圖10A至16A所示的橫向場絕緣區(qū)的縱軸的C-C平面的截面圖，說明根據(jù)實例實施例的制造半導體器件的方法；圖17A、18A和22A至25A是說明根據(jù)實例實施例的制造半導體器件的方法的一系列有源區(qū)的平面圖；圖17B、18B和22B至25B是沿著圖17A、18A和22A至25A的線A-A’所取的截面圖，沿著由單個特定場區(qū)分開的兩個相鄰的有源區(qū)，說明根據(jù)實例實施例的制造半導體器件的方法；圖19至21是說明根據(jù)實例實施例的在圖18B和22A中說明的中間步驟的制造半導體器件的方法的步驟的截面圖；圖26A是根據(jù)實例實施例所制造的半導體器件的鑲嵌區(qū)的平面圖；圖26B是通過沿著線B-B’所取的在圖24A中說明的結(jié)構(gòu)的截面圖；以及圖27是具有在其上形成柵電極的部分有源區(qū)的正交圖，具有所指的基準尺寸。
應理解，這些圖旨在說明特定例子實施例的方法和材料的通常特性，以支持在下面提供的文本說明書。然而，這些附圖不是按照比例的，并不精確地反映任何給定實施例的特性，并且不應該被解釋為限定或者限制權(quán)利要求的范圍內(nèi)的實施例的數(shù)值或特征的范圍。特別地，為了清楚起見可以減小或放大層或區(qū)域的相對厚度和位置。在不同的圖中使用相似或相同的參考標號，旨在指示相似或著相同的元件或特性的存在。
具體實施例方式
下面，將參照附圖更全面地說明例子實施例，在附圖中示出例子結(jié)構(gòu)和制造這種結(jié)構(gòu)的處理步驟。本領域技術(shù)人員將理解，所關(guān)聯(lián)的數(shù)字僅僅是說明性的，其他實施例可以采用許多不同的形勢。因此，下面的權(quán)利要求書不應被構(gòu)建為顯著與例子實施例。提供這些例子實施例使得本發(fā)明是完整的和完全的，并完全地將由實例實施的概念傳達給本領域技術(shù)人員。當然，基于在本公開中提供的教導，根據(jù)傳統(tǒng)知識，其他相關(guān)實施例對于本領域人員是顯而易見的，并且被包括旨在與在此詳述的例子實施例一致地擴展。
應理解，盡管在此使用術(shù)語第一、第二等來描述各種元件，這些序數(shù)指定僅用于更清楚地在元件之間區(qū)分，并且不應理解為限制這些術(shù)語。例如，僅僅指定“第一”元件為“第二”元件不在所指的結(jié)構(gòu)中造成任何材料或者實質(zhì)的變化，或者背離在此公開的例子實施例的范圍。此外，如在此使用，術(shù)語“和/或”指示可以使用的一個或多個相關(guān)列項的任何或者所有組合。
應理解，當元件被稱為在另一元件“之上”或“相鄰”時，可以存在中間結(jié)構(gòu)，例如，有源區(qū)被稱為“相鄰”，盡管被場絕緣區(qū)分開，反過來，這可以包括多個絕緣材料的結(jié)構(gòu)。相反地，當元件被稱為在另一元件“直接之上”或者“直接相鄰”時，該語言應被理解為指示沒有中間元件。
在此使用的術(shù)語僅僅是為了描述特定例子實施例的目的，不旨在限定本發(fā)明的例子實施例。如在此使用，單數(shù)形勢“a”、“an”和“the”通常應被理解為也包括復數(shù)形式，除非上下文清楚地指示這種復數(shù)形式是顯然不可能的。還應理解，當在此使用時，術(shù)語“comprises”、“comprising”、“includes”和/或“including”指示所述特性、數(shù)字、步驟、操作、單元、組件和/或群的存在，但是不排除一個或更多其他特性、數(shù)字、步驟、操作、單元、組件和/或群的存在或增加。
還應理解，在某些替換實現(xiàn)中可以在附圖或所描述的相應上下文中反映的順序出現(xiàn)功能/處理。例如，在兩個連續(xù)的圖中所反映的結(jié)構(gòu)變化實際上可以基本上同時地執(zhí)行，某些時候可以以相反的順序執(zhí)行，和/或基于所包括的功能/操作以及相應說明的上下文，不反映其間的步驟。
根據(jù)例子實施例的半導體器件可以是具有鰭結(jié)構(gòu)的場效應晶體管(在下文，稱為finFET)，其中鰭用作溝道區(qū)和/或形成部分存儲器件單元。存儲器件可以是隨機存取存儲器，例如，動態(tài)隨機存取存儲器(DRAM)、相變隨機存取存儲器(PRAM)、阻抗隨機存取存儲器(RRAM)、鐵電隨機存取存儲器(FeRAM)和/或NOR型閃存，或者任何其他能夠使用finFET結(jié)構(gòu)的半導體器件。
如圖1A和1B所示，在半導體襯底100的表面上形成例如氮化硅的硬掩模材料102的層。如圖2A和2B所示，然后使用例如傳統(tǒng)光刻工序構(gòu)圖硬掩模材料層，然后典型地使用適宜的等離子體蝕刻工序蝕刻硬掩模材料層以除去露出的部分，以形成第一硬掩模圖形102a。如圖3A和3B所示，然后該硬掩模圖形102a用作蝕刻掩模，用于除去半導體襯底100的上部，以限定從半導體襯底100a的殘留部分向上突起或延伸的有源區(qū)104。在完成蝕刻之后，每個有源區(qū)104將通過凹陷區(qū)106與相鄰有源區(qū)分開。
如圖4A和4B所示，然后使用絕緣材料或者一系列絕緣材料來填充凹陷區(qū)106，以形成分開并電絕緣相鄰有源區(qū)104的場區(qū)108。然后使用例如化學機械拋光(CMP)工序除去場區(qū)108的上部，以露出有源區(qū)104的上表面，并且形成適于后續(xù)處理的平整的表面。因此，所得結(jié)構(gòu)的表面包括有源區(qū)104的圖形，每個有源區(qū)被場絕緣區(qū)108所圍繞。
如圖5A和5B所示，然后在有源區(qū)104和場絕緣區(qū)108的表面上形成接觸型掩模圖形110。接觸型掩模圖形110包括開口圖形，其露出場絕緣區(qū)108的表面上的一系列區(qū)域，即，特定場絕緣區(qū)。特定場絕緣區(qū)是在沿著公共縱軸對齊的相鄰有源區(qū)之間的場絕緣區(qū)108的那些區(qū)域，與沿著單獨的但是平行的縱軸對齊的相鄰有源區(qū)104之間的橫向場絕緣區(qū)相反。
如圖6A和6B所示，使用接觸型掩模圖形110，從特定場絕緣區(qū)除去場絕緣區(qū)108的上部，以在場絕緣區(qū)108a的剩余部分中形成凹陷區(qū)112的圖形。盡管凹陷區(qū)112示為具有通常等于第一硬掩模圖形102a的剩余厚度的深度，本領域人員應理解，基于用于確保整個半導體襯底的足夠的除去深度和/或說明露出額外襯底的加載問題的多個因素，該凹陷的深度可以比第一硬掩模圖形的深度更大或者更小，所述因素包括例如所使用材料、所使用的蝕刻化學物質(zhì)、對于露出的材料的蝕刻選擇性以及過蝕刻的量。期望在大多數(shù)情況下，凹陷區(qū)112的深度在第一硬掩模圖形102a的厚度的大約±300的范圍內(nèi)，盡管在某些情況下，更大的偏離是可接受的，或者更小的偏離是優(yōu)選的。如圖7A和7B所示，然后除去接觸型圖形110，并制備用于其他處理的襯底。
如圖8A和8B所示，然后在圖7A所示的襯底的表面上將至少一個第二硬掩模材料114的層淀積到足以使用第二硬掩模材料填充凹陷區(qū)112的深度。典型地對于第二硬掩模材料與第一硬掩模圖形的兼容性來選擇第二硬掩模材料，例如，提供與隨后用來除去部分場絕緣區(qū)108a的鑲嵌蝕刻化學品相似的蝕刻阻抗，并且可以是用于形成第一硬掩模的相同材料。如圖9A和9B所示，然后除去第二硬掩模材料的上部，以形成由填充凹陷區(qū)112的第二硬掩模材料114的那些部分構(gòu)成的第二硬掩模圖形114a，露出第一硬掩模圖形102a的上表面并露出場絕緣區(qū)108a的剩余部分的上表面。使用CMP工序除去第二硬掩模材料的上部，由此提供用于后續(xù)處理的平整的表面。
如圖10A至10C所示，然后在圖9A所示的結(jié)構(gòu)的表面上形成鑲嵌圖形116，以限定將由于后續(xù)的形成柵介質(zhì)層和柵電極而被除去的場絕緣區(qū)108a的那些區(qū)域。如圖10B所示，由鑲嵌圖形116露出部分第一硬掩模圖形102a和第二硬掩模圖形114a。如圖11A至11C所示，然后蝕刻場絕緣區(qū)108a的露出部分，以在相鄰有源區(qū)104之間的橫向場絕緣區(qū)中形成多個凹陷區(qū)118，如圖11C。然而，如圖11B所示，由第二硬掩模圖形114a保護的特定場絕緣區(qū)中的殘留場絕緣區(qū)108b的那些部分，因此在蝕刻工序期間不被除去。如圖12A至12C所示，然后除去鑲嵌圖形116，并制備用于后續(xù)工序的襯底表面。
如圖13A至13C所示，然后除去第一硬掩模圖形102a和第二硬掩模圖形114a，以分別露出有源區(qū)104和場絕緣區(qū)108b的特定場絕緣區(qū)的上表面。然后，在有源區(qū)104的露出表面上形成單層或多層柵介質(zhì)(未示出)，包括由凹陷區(qū)118露出的上表面和側(cè)表面。
如圖14A至14C所示，然后將柵電極層120形成為足以填充凹陷區(qū)118的厚度并且橫跨有源區(qū)104和場絕緣區(qū)108b的其他露出表面延伸。如圖15A和15C所示，然后在柵電極層120上形成柵電極圖形122，以保護將變?yōu)闁烹姌O的柵電極層的那些部分。如圖16A至16C所示，然后使用適宜的蝕刻來除去由柵電極圖形122露出的部分柵電極層120，以形成柵電極120a。在蝕刻完成之后，除去柵電極圖形122，并制備用于額外處理的襯底。
在圖17A中說明了形成上述結(jié)構(gòu)的方法的例子實施例，在淀積和平整化場絕緣材料108之后，對應于上述圖4A的器件的顯微照像(photomicrograph)。在圖17B中說明沿著線A-A’橫跨兩個對齊的有源區(qū)104的截面。根據(jù)例子實施例的襯底的處理在圖18A和18B中繼續(xù)，在圖18A和18B中形成接觸型圖形110以露出沿著單個軸對齊的相鄰有源區(qū)之間的那些特定場絕緣區(qū)。
在圖17A所示的例子實施例中，有源區(qū)104沿著它們的主(縱向)軸具有大約180nm的尺寸，以及沿著它們的次(橫向)軸有大約50nm的尺寸。第一硬掩模圖形102a包括在具有大約100的厚度的焊盤(pad)氧化物層上形成的大約500的SiN。該第一硬掩模圖形用于在溝槽蝕刻期間保護有源區(qū)104的上表面，在該溝槽蝕刻期間，除去大約3000厚度的原始襯底材料100，以在襯底的殘留上部中限定拉長的有源區(qū)104結(jié)構(gòu)。然后可以使用薄的焊盤氧化物層和氮化硅襯墊(liner)來保護露出的半導體表面。然后可以使用一種或多種絕緣材料填充溝槽的剩余部分，例如，使用3000至3200的氧化硅，然后平整化以露出由場絕緣材料圍繞的第一硬掩模圖形的上側(cè)壁。
如圖18A和18B所示，然后形成光刻膠圖形110以露出相鄰有源區(qū)104之間的部分場絕緣材料。由于被除去的場絕緣材料的量不是特別大，光刻膠層可以相對薄，例如大約1800，取決于所采用的曝光系統(tǒng)、阻抗成分和蝕刻化學物，以提供改進的尺寸控制。
盡管稱為“接觸型”掩模，本領域技術(shù)人員可理解，在器件制造處理的該階段，沒有使用該掩模形成接觸。而是，如在此使用，“接觸型”指橫跨襯底表面形成的相對小的開口的所得陣列，以及其相似于隨后形成的接觸圖形。
此外，盡管是用單個掩模形成該圖形，基于在下結(jié)構(gòu)和可用掩模的結(jié)構(gòu)，根據(jù)實例實施例的“接觸型”掩模實際上表示兩個或更多組合曝光，以獲得期望的開口結(jié)構(gòu)。相似地，光刻膠經(jīng)歷額外的處理，以獲得或保持優(yōu)選的臨界尺寸。所形成的開口通常是圓形或橢圓的，并典型地包括相鄰有源區(qū)104的端部，同時限制進入有源區(qū)的平行的行之間的場絕緣區(qū)108的程度。
圖19-21說明使用接觸型圖形110在場絕緣區(qū)108a的殘留部分中形成凹陷區(qū)112，并對應于上述的圖6A-8A。如圖22A和22B所示，然后使用絕緣材料填充凹陷區(qū)112，該絕緣材料例如氮化硅，其提供比場絕緣材料更大的蝕刻阻抗。然后平整化所得結(jié)構(gòu)，以提供不同種類的表面，包括用于形成有源區(qū)104、殘留場絕緣區(qū)108a和第二硬掩模圖形114a的第一硬掩模圖形102a。
如圖19所示，從特定場絕緣區(qū)除去用以形成凹陷區(qū)112的場緣材料的厚度通常對應于第一硬掩模圖形102a的厚度，在例子實施例中例如大約400。如圖20所示，然后例如使用灰化工序和/或濕法工序除去光刻膠圖形110，以制備用于額外處理的襯底。如圖21所示，然后將第二硬掩模材料層114淀積為足以填充凹陷區(qū)112的厚度。在形成第二硬掩模中使用的材料是對后續(xù)的用于開口場絕緣區(qū)中的凹陷區(qū)118蝕刻工序顯示出良好阻抗的材料。
例如在該例子實施例中，如果場絕緣區(qū)是氧化硅，第二硬掩模材料可以是大約500的氮化硅、多晶硅或其他材料，其將提供對場絕緣材料的足夠的時刻選擇性。選擇相同的第一和第二硬掩模材料將導致簡化后續(xù)的除去，但是如果后續(xù)的處理是或者可以適用于順序地或者基本同時地除去兩個硬掩模圖形而沒有對于在下結(jié)構(gòu)的不可接受的損壞級別，可以使用不同的材料。
如圖23A和23B所示，然后形成鑲嵌圖形116以限定場絕緣區(qū)108a的那些區(qū)域，其將被除去以形成有源區(qū)104的凹陷相鄰部分。如圖24A和24B所示，使用鑲嵌圖形116，除去部分場絕緣區(qū)108a以形成第二場絕緣區(qū)108b，在該場絕緣區(qū)108b中形成具有小于有源區(qū)104的整個高度的深度的凹陷。基于鑲嵌圖形116的相對對準，有源區(qū)104和軸在對準的有源區(qū)的相鄰組之間偏移，鑲嵌圖形116的某些開口部分將導致露出至少某些特定絕緣區(qū)，其形成在沿著單個軸對齊的有源區(qū)104的組的相鄰一個之間。
在圖26A和26B中說明這些不同區(qū)域之間的關(guān)系。如圖26A所示，在形成凹陷區(qū)118期間，相鄰有源區(qū)104之間的特定絕緣區(qū)，以及部分場絕緣區(qū)108a，可以露出到鑲嵌圖形116的開口區(qū)域116a中的蝕刻化學品，該開口區(qū)域例如可以具有大約35-45nm的間隔寬度，其可以例如具有大約85-95nm的寬度的光刻膠線，即，圖形線大約是相應交替間隔的寬度的兩倍。后續(xù)的除去鑲嵌圖形116、第一硬掩模圖形102a和第二硬掩模圖形114a將制造在圖25A和25B中所說明的結(jié)構(gòu)。
由于在特定絕緣區(qū)中增加的材料展示出對用于形成凹陷118的蝕刻化學品更大的阻抗，在整個蝕刻中，有源區(qū)104之間的材料保持其基本整個厚度。在圖24B和25B中說明的例子實施例中，凹陷區(qū)118的深度可以是場絕緣區(qū)108的深度的大約50％，在該情況下大約1500至1600。然而，本領域技術(shù)人員將理解，需要時可以修改這些尺寸，以補償各種因素，包括例如更嚴格或較不嚴格的設計規(guī)則、參數(shù)化特性、材料和/或蝕刻選擇性的變化。
如圖26B所示，使用兩個硬掩模圖形產(chǎn)生具有三個獨特表面208a、208b和208c的結(jié)構(gòu)，如在圖26A指示的沿著線B-B’所取的截面中反映。上表面208a對應于在形成凹陷區(qū)118期間沒有被除去的那部分場絕緣區(qū)108b。下表面208c對應于在蝕刻之后和形成柵介質(zhì)層和柵電極層之前的凹陷區(qū)118的底部。中間表面208b對應于除去第二硬掩模掩模之后的特定場絕緣區(qū)中的表面。
這三個絕緣表面208a、208b、208c的相對水平面可以通過它們從對應于有源區(qū)104的上表面的基準平面P的各個垂直偏移來限定。如圖26B所示，當除去第一硬掩模圖形102a時，相對于場絕緣區(qū)108b的周圍未蝕刻部分，將有源區(qū)104的露出表面蝕刻距離基準平面P的垂直偏移距離Lf。
相反地，除去部分場絕緣區(qū)108b以形成凹陷區(qū)118將會生成表面208c，其相對于基準平面P凹陷垂直偏移距離Ld。然而，通過除去第二硬掩模圖形114a而露出的中間表面208b，經(jīng)受初始截短(abbreviate)或部分蝕刻，然后被保護不受稍后用于除去場絕緣材料的其他部分的蝕刻的影響。結(jié)果，中間表面208b可以展示出在相對于基準平面P的正或負垂直方向上的垂直偏移距離，但是在任何情況下，該垂直偏移距離的大小將小于與其他表面208a、208c相關(guān)聯(lián)的垂直偏移Lf和Ld的大小。例如，中間表面208b可以與基準面P偏移小于200，或者甚至小于100，并通常在正垂直方向，即相對于基準面P向上偏移，或者從特定場絕緣區(qū)抑制或者消除殘留柵電極材料。
如圖27所示，在例子實施例中使用的基本場效應晶體管結(jié)構(gòu)將包括拉長的薄體有源區(qū)104，具有沿著次軸的厚度Tb，從襯底100a的殘留部分延伸。有源區(qū)104被場絕緣區(qū)108b的殘留部分所圍繞，并被摻雜以提供具有深度xj的溝道區(qū)。有源區(qū)還部分地被柵介質(zhì)層(未示出)和柵電極120a所覆蓋，該柵電極120a具有柵長度Lg并沿著有源區(qū)的垂直表面延伸以限定鰭高度Hf，該鰭高度Hf通常對應于在鑲嵌蝕刻期間在場絕緣區(qū)中形成的開口118的深度。如虛線所示，以虛像示出場絕緣區(qū)和柵電極的一部分，以更好地說明在下結(jié)構(gòu)。
可以在各種器件，例如存儲器件的制造方法中使用根據(jù)本發(fā)明的例子實施例的自對準局部鑲嵌(“SLD”)。形成第二硬掩模圖形將導致增加柵電極的后續(xù)形成的未對準(M/A)，即M/A余量。當然，在某些實施例中，M/A余量可以以比在傳統(tǒng)圖像中容差的M/A余量高100％數(shù)量級增長，這將保持所得器件的產(chǎn)量和性能。
例如，如上所述，形成為包括相鄰有源區(qū)104的相對端的通常圓形或橢圓形的開口可以用于限定保護區(qū)，該保護區(qū)包括特定場絕緣區(qū)和沿著有源區(qū)延伸的環(huán)繞橫向場絕緣區(qū)的某些部分。過大的橢圓開口允許增加的M/A余量，其基于將協(xié)作以形成半導體器件的功能部分的特定元件的臨界尺寸(CD)，可以在28-30nm的數(shù)量級上。該改進的M/A余量還可以用來擴展ArF圖像系統(tǒng)的效用并延遲需要采用浸沒ArF光刻來獲得適宜的圖像解析度，由此改進產(chǎn)量和/或減小制造成本。
使用根據(jù)例子實施例的方法可以合并到使用低壓公共集電極(“LVCC”)結(jié)構(gòu)的凹陷單元陣列晶體管(“RCAT”)和矛狀(spear-shaped)凹陷單元陣列晶體管(“SRCAT”)，并操作為提供展示出減小的漏電流和改進的子閾值性能并同時還提供比在相同襯底的表面面積中形成的傳統(tǒng)平面器件更滿意的和/或改進的“開啟”電流性能的結(jié)構(gòu)。
本領域技術(shù)人員將理解，對于由根據(jù)例子實施例的方法所包括的有源區(qū)和柵電極的相對指向沒有特別的限制。然而，近來，通過其中對準的有源區(qū)的組的平行軸相對于柵電極從垂直定向偏移例如20°和35°之間的角度θ的結(jié)構(gòu)，獲得了更高的集成密度。由于設計規(guī)則減小，通過當前方法的例子實施例提供的增加的M/A將變得更加重要，由此即使由于下一代器件的生產(chǎn)減小了臨界尺寸，改進或保持產(chǎn)量和器件可靠性。
應理解，根據(jù)例子實施例的方法還可以引入其他技術(shù)，來進一步改進所得器件的性能。例如，并非傳統(tǒng)n摻雜多晶硅柵電極材料，可以摻雜其他材料以改進閾值電壓控制。一個這種材料是p+摻雜的多晶硅，其可以增加n溝道晶體管的閾值電壓達0.8V或更多。可以將使用CMOS器件中的柵電極的差分摻雜的功函工程用來提供p溝道和n溝道的增加的閾值電壓。相似地，使用適宜的半導體襯底將允許使用體偏壓技術(shù)，用于閾值電壓的改進的控制。
特定場區(qū)中的殘留場絕緣材料的存在，特別是達到其重疊一個或兩個相鄰有源區(qū)104的端部分并包括具有相對小的，如果有的話，從由有源區(qū)104的表面限定的基準面P垂直偏移的表面208b的程度，改進所得器件的性能。該改善部分地由于減小或消除相鄰有源區(qū)104之間的無關(guān)的“柵電極”結(jié)構(gòu)的形成。
因此，相對于根據(jù)其中相鄰有源區(qū)的相對端部分地由“柵電極”結(jié)構(gòu)圍繞的傳統(tǒng)方法形成的器件，所得器件將趨于展示減小的漏電流。因此，此外可改進所得器件的功能性能和可靠性。
權(quán)利要求
1.一種在半導體襯底上形成FinFET的方法，包括在襯底上提供第一硬掩模材料的硬掩模圖形，以限定多個有源區(qū)；形成由場絕緣材料分隔的多個有源區(qū)，其中沿著多個平行縱向軸排列有源區(qū)，具有相對于沿著相鄰縱向軸排列的有源區(qū)，沿著在縱向方向上偏移的單個縱向軸排列的有源區(qū)，其中沿著單個縱向軸排列的每個有源區(qū)與相鄰有源區(qū)通過特定場絕緣區(qū)分隔，并且其中每個沿著第一縱向軸排列的有源區(qū)與沿著相鄰縱向軸排列的相鄰有源區(qū)通過橫向場絕緣區(qū)分隔；形成露出特定場絕緣區(qū)的圖形；從露出的特定場絕緣區(qū)除去場絕緣材料，以在場絕緣材料中形成開口；除去所述圖形；淀積第二硬掩模材料層，以填充開口；除去第二硬掩模材料的上部，以平整化表面并露出橫向場絕緣區(qū)的上表面；以相對于平行縱向軸從10到90度的角度形成鑲嵌圖形，以露出部分橫向場絕緣區(qū)；從橫向場絕緣區(qū)的露出部分除去場絕緣材料的部分厚度，以形成由剩余部分橫向場絕緣區(qū)分隔的凹陷開口；除去鑲嵌圖形；除去第一和第二硬掩模材料，以露出三個場絕緣材料表面，該三個場絕緣材料表面包括凹陷的柵開口中的下表面，特定場絕緣區(qū)中的中間表面，以及橫向場絕緣區(qū)的剩余部分中的上表面；在有源區(qū)的露出表面上形成柵介質(zhì)；淀積柵電極材料層；以及構(gòu)圖并蝕刻柵電極材料，以形成柵電極。
2.如權(quán)利要求1的在半導體襯底上形成FinFET的方法，其中有源區(qū)被拉長，并包括主尺寸和次尺寸，主尺寸和次尺寸的比至少是2∶1。
3.如權(quán)利要求2的在半導體襯底上形成FinFET的方法，其中拉長的有源區(qū)通常是橢圓形，并具有100至300nm的主尺寸。
4.如權(quán)利要求3的在半導體襯底上形成FinFET的方法，其中拉長的有源區(qū)通常是橢圓形，并具有160至200nm的主尺寸和10至60nm的次尺寸。
5.如權(quán)利要求1的在半導體襯底上形成FinFET的方法，其中第一硬掩模材料是氮化硅。
6.如權(quán)利要求1的在半導體襯底上形成FinFET的方法，還包括在半導體襯底的主表面上形成第一硬掩模材料層；形成露出部分第一硬掩模材料層的光刻膠圖形；蝕刻第一硬掩模材料的露出部分，以露出部分半導體襯底并形成第一硬掩模圖形；蝕刻半導體襯底的露出部分，以限定從半導體襯底的殘留部分延伸并被場開口分隔的有源區(qū)。
7.如權(quán)利要求6的在半導體襯底上形成FinFET的方法，還包括使用絕緣材料填充場開口；以及除去絕緣材料的上部，以平整化表面并露出硬掩模圖形的上表面。
8.如權(quán)利要求6的在半導體襯底上形成FinFET的方法，還包括在半導體材料的表面和第一硬掩模材料之間形成焊盤層。
9.如權(quán)利要求8的在半導體襯底上形成FinFET的方法，其中焊盤層是具有10至150的厚度的半導體氧化物層；第一硬掩模材料是具有從100至700的厚度Tm1的氮化硅；以及第二硬掩模材料具有從100至700的厚度Tm2。
10.如權(quán)利要求1的在半導體襯底上形成FinFET的方法，還包括使用足夠的p型摻雜劑摻雜柵電極材料，以相對于n摻雜的柵電極材料增加功函至少0.5V。
11.如權(quán)利要求10的在半導體襯底上形成FinFET的方法，還包括使用足夠的p型摻雜劑摻雜柵電極材料，以相對于n摻雜的柵電極材料增加功函至少0.8V。
12.如權(quán)利要求6的在半導體襯底上形成FinFET的方法，還包括形成到殘留半導體襯底的電連接，用于建立足夠改變閾值電壓至少0.3V的體偏壓。
13.如權(quán)利要求6的在半導體襯底上形成FinFET的方法，其中場開口具有在由有源區(qū)的表面所限定的基準面之下的至少1000的深度。
14.如權(quán)利要求6的在半導體襯底上形成FinFET的方法，其中凹陷開口具有場開口深度的百分之40至百分之75的深度。
15.如權(quán)利要求14的在半導體襯底上形成FinFET的方法，其中場開口具有場開口深度的百分之45至百分之55的深度。
16.如權(quán)利要求7的在半導體襯底上形成FinFET的方法，其中使用絕緣材料填充場開口還包括在突起的半導體結(jié)構(gòu)的露出表面上形成氧化物層；在氧化物層上形成氮化硅層；以及在氮化硅層上淀積足以完全填充場開口的厚度的至少一個氧化物材料。
17.如權(quán)利要求1的在半導體襯底上形成FinFET的方法，其中第二硬掩模材料選自包括氮化硅、氮氧化硅和多晶硅的組。
18.如權(quán)利要求1的在半導體襯底上形成FinFET的方法，其中三個場絕緣材料表面的每一個在垂直方向上從由有源區(qū)的表面所限定的基準面偏移，并且進一步其中下表面位于基準面之下偏移距離Ld；中間表面從基準面偏移偏移距離Ls；以及上表面位于中間表面之上，并從基準面偏移偏移距離Lf，其中滿足表達式|Ld|＞|Ls|以及|Ld|＞|Lf|。
19.如權(quán)利要求16的在半導體襯底上形成FinFET的方法，其中下表面在基準面之下500至2500；中間表面從基準面偏移不超過400；上表面在中間表面之上至少300。
20.如權(quán)利要求19的在半導體襯底上形成FinFET的方法，其中下表面在基準面之下500至2000；以及中間表面從基準面偏移不超過100。
21.如權(quán)利要求19的在半導體襯底上形成FinFET的方法，其中中間表面在基準面之上。
22.一種在半導體襯底上形成FinFET的方法，以下面的順序在半導體襯底上提供具有厚度Tm1的來自第一硬掩模材料層的硬掩模圖形；限定由場絕緣材料圍繞的多個拉長的有源區(qū)，其中沿著縱向軸排列有源區(qū)，每個有源區(qū)通過特定場絕緣區(qū)與相鄰有源區(qū)分隔開，并被橫向場絕緣區(qū)包圍；形成露出特定場絕緣區(qū)和相鄰于特定場絕緣區(qū)的有源區(qū)的端部分的圖形；從露出的特定場絕緣區(qū)除去場絕緣材料的部分厚度，以在場絕緣材料中形成具有深度Do的開口；除去該圖形；淀積具有厚度Tm2的第二硬掩模材料層，其中Tm2≥Do；除去第二硬掩模材料的上部，以平整化表面并露出橫向場絕緣區(qū)的上表面；以相對于平行縱向軸的偏移角θ形成鑲嵌圖形，以露出部分橫向場絕緣區(qū)；從橫向場絕緣區(qū)的露出部分除去場絕緣材料的部分厚度，以形成由橫向場絕緣區(qū)的剩余部分分隔的柵凹陷，并露出有源區(qū)的表面部分；除去鑲嵌圖形；除去第一和第二硬掩模材料，以露出三個場絕緣材料表面，該三個場絕緣材料表面包括柵凹陷中的下表面，特定場絕緣區(qū)中的中間表面，以及橫向場絕緣區(qū)的剩余部分上的上表面；在有源區(qū)的露出表面部分上形成柵介質(zhì)；淀積柵電極材料層；以及構(gòu)圖并蝕刻柵電極材料，以形成柵電極結(jié)構(gòu)。
23.如權(quán)利要求22的在半導體襯底上形成FinFET的方法，其中第一和第二硬掩模材料是氮化硅；以及滿足表達式Tm1≥Do。
24.如權(quán)利要求22的在半導體襯底上形成FinFET的方法，其中偏移角θ從15至30度。
25.如權(quán)利要求22的在半導體襯底上形成FinFET的方法，其中形成露出特定場絕緣區(qū)和相鄰于特定場絕緣區(qū)的有源區(qū)的端部分的圖形還包括處理圖形，以通過引發(fā)圖形的塑性流動或膨脹來減小開口尺寸。
26.如權(quán)利要求22的在半導體襯底上形成FinFET的方法，其中形成露出特定場絕緣區(qū)和相鄰于特定場絕緣區(qū)的有源區(qū)的端部分的圖形還包括形成光刻膠層；執(zhí)行第一曝光，以限定具有第一定向的線和間隔；執(zhí)行第二曝光，以限定具有第二定向的線和間隔，其中第一個第二定向偏移至少45度；以及在第一和第二曝光之后，顯影光刻膠層，以獲得圖形。
27.如權(quán)利要求26的在半導體襯底上形成FinFET的方法，其中其中第一和第二定向偏移小于90度。
28.一種FinFET結(jié)構(gòu)，包括第一組有源區(qū)，從半導體襯底突起，沿著第一縱向軸對準并通過特定場絕緣區(qū)與相鄰有源區(qū)分隔；第二組有源區(qū)，通過橫向場絕緣區(qū)與第一組有源區(qū)分隔，并沿著第二縱向軸對準，并且通過特定場絕緣區(qū)與相鄰有源區(qū)分隔，其中第一和第二縱向軸平行，并且進一步其中第二組有源區(qū)在縱向方向上從第一組有源區(qū)偏移；并且多個柵電極，跨越第一和第二組有源區(qū)延伸，該柵電極被配置為使得至少某些橫跨第一組的有源區(qū)延伸的柵電極將橫跨分隔第二組中的相鄰有源區(qū)的特定場絕緣區(qū)延伸；其中由特定場絕緣區(qū)的表面所限定的平面在由有源區(qū)的表面所限定的基準面的400內(nèi)。
29.如權(quán)利要求28的FinFET結(jié)構(gòu)，其中柵電極包括在基準面之下并沿著有源區(qū)的側(cè)壁延伸的突起區(qū)域，突起區(qū)域在基準面之下延伸至少1000。
30.如權(quán)利要求28的FinFET結(jié)構(gòu)，其中每個有源區(qū)被兩個柵電極橫跨，每個柵電極包括兩個在基準面之下并沿著有源區(qū)的相對側(cè)壁延伸的突起區(qū)域，突起區(qū)域在基準面之下延伸至少1000，并通過部分橫向場絕緣區(qū)彼此電隔離。
31.如權(quán)利要求28的FinFET結(jié)構(gòu)，其中柵電極由p型材料形成。
全文摘要
公開了用于使用第一硬掩模圖形來限定有源區(qū)和第二硬掩模圖形來保護有源區(qū)之間的部分絕緣區(qū)，形成FinFET方法。所得場絕緣結(jié)構(gòu)具有由從通過有源區(qū)的表面限定的基準面的垂直偏移區(qū)別開的三個不同區(qū)域。這三個區(qū)域?qū)ㄔ谟设偳段g刻所得的凹陷開口中的下表面、中間表面和橫向場絕緣區(qū)的剩余部分上的上表面?；鶞拭婧椭虚g表面之間的通常對應將導致抑制或者消除在形成柵電極期間該區(qū)域中的殘留柵電極材料，由此改進相鄰有源區(qū)之間的電隔離并改進所得半導體器件的性能。
文檔編號H01L21/762GK1967842SQ20061014464
公開日2007年5月23日 申請日期2006年11月10日 優(yōu)先權(quán)日2005年11月14日
發(fā)明者金龍成, 鄭泰榮 申請人:三星電子株式會社