專利名稱：半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)及其制法，尤 其涉及一種將半導(dǎo)體元件先埋入承載板，再疊接該承載板的結(jié)構(gòu)及其 制法。
背景技術(shù)：
隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品亦逐漸邁入多功能、高性能
的研發(fā)方向，以滿足半導(dǎo)體封裝件高集成度(Integration)及微型化 (Miniaturization)的封裝需求，且為求提升半導(dǎo)體封裝件的性能與容量， 以符電子產(chǎn)品小型化、大容量與高速化的趨勢，目前多數(shù)將半導(dǎo)體封 裝件以多芯片模塊化(Multi Chip Module, MCM)的形式呈現(xiàn)，此種 封裝件亦可縮減整體封裝件體積并提升電性功能，遂而成為一種封裝 的主流，其是在單一封裝件的芯片承載件上接置至少兩半導(dǎo)體芯片 (semiconductor chip)，且每一半導(dǎo)體芯片與承載件之間均以堆疊(stack) 方式接置，而此種堆疊式芯片封裝結(jié)構(gòu)已見于美國專利第6,798,049號 之中。
圖1所示為美國專利第6,798,049號所揭示的CDBGA (Cavity-Down Ball Grid Array)封裝件剖視圖，其在一具有線路層ll 的電路板10上形成有一開口 101，并于該電路板10的至少一面形成一 具有電性連接墊lla及焊線墊lib (bound pad)的線路層11，于該開口 101內(nèi)結(jié)合兩疊置的半導(dǎo)體芯片121、 122，且該半導(dǎo)體芯片121、 122 之間以焊接層13 (bounding layer)電性連接，又該半導(dǎo)體芯片122以如 金線的導(dǎo)電裝置14電性連接至線路層11的焊線墊llb，再以封裝膠體 15填入電路板10的開口 101，并包覆半導(dǎo)體芯片121、 122及導(dǎo)電裝 置14，且在該電路板的線路層11上形成有一絕緣保護層16，于該絕 緣保護層16上形成有多個開口 16a藉以顯露出該電性連接墊lla，并 于該絕緣保護層16的開口 16a形成一如錫球的導(dǎo)電元件17，以完成封 裝制造過程。
然而，對于此類封裝件而言，該堆疊的半導(dǎo)體芯片121及122是
以引線接合(Wire bond)的方式電性連接至線路層11，而引線接合的結(jié) 構(gòu)因線弧高度使得封裝高度增加，如此即無法達(dá)到輕薄短小的目的。 并且該半導(dǎo)體芯片121及122之間必須以芯片級的倒裝芯片連接的焊 接層13進(jìn)行電性連接，即該半導(dǎo)體芯片121及122必須先在芯片廠作 電性連接的疊接制造過程，然后再送至封裝廠作封裝，使得制造過程 較為復(fù)雜而增加制造成本。
另外，通過堆疊的方式增加電性功能與模塊化性能的方式，若要 再提高，則必須再進(jìn)行堆疊，如此一來將增加線路層ll的復(fù)雜度，且 也必須增加線路層11的焊線墊lib的數(shù)量，而在有限或固定的使用面 積內(nèi)要提高線路密度及焊線墊lib的數(shù)量，則用以承載半導(dǎo)體芯片121 及122的電路板必須達(dá)到細(xì)線路，但通過細(xì)線路以達(dá)到縮小電路板面 積的效果有限，且通過直接堆疊半導(dǎo)體芯片121、 122的方式以增加電 性功能與模塊化性能，則因堆疊的芯片數(shù)量有限，并無法達(dá)到有效擴 充增加電性功能的目的。
因此，如何提高多芯片模塊化接置在多層電路板上的密度，減少 半導(dǎo)體元件接置在多層電路板上的面積，進(jìn)而縮小半導(dǎo)體封裝體積， 同時簡化半導(dǎo)體封裝制造過程以及降低制造成本，已成為電路板業(yè)界 的重要課題。

發(fā)明內(nèi)容
鑒于前述現(xiàn)有技術(shù)的缺失，本發(fā)明的主要目的是提供一種半導(dǎo)體 元件埋入承載板的疊接結(jié)構(gòu)及其制法，可將半導(dǎo)體元件埋入承載板以 成為一模塊化結(jié)構(gòu)。
本發(fā)明的又一 目的是提供一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu) 及其制法，可依需要靈活變換半導(dǎo)體元件的數(shù)量，而有較佳的組合變 換靈活性。
本發(fā)明的另一目的是提供一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu) 及其制法，可有效利用承載板的空間以縮小模塊化的體積。
本發(fā)明的再一目的是提供一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)
及其制法，可以簡化半導(dǎo)體封裝制造過程，降低制造成本。
為達(dá)上述目的及其他相關(guān)的目的，本發(fā)明提供一種半導(dǎo)體元件埋 入承載板的疊接結(jié)構(gòu)的制法，主要包括提供一第一及第二承載板， 于該第一及第二承載板中分別形成有至少一貫穿開口，且該第一及第 二承載板的一表面分別形成一第一及第二保護層以分別封住該第一及 第二承載板的開口 ，并將至少一第一及第二半導(dǎo)體元件分別容設(shè)于該 第一及第二承載板的開口中，并接置于該第一及第二保護層上；將該 第一及第二承載板上未形成有第一及第二保護層的表面之間壓合一介 電層，且使該介電層填充于該第一及第二承載板的開口中，以將該第 一及第二半導(dǎo)體元件固定于該開口中；以及移除該第一及第二保護 層，藉以形成一埋設(shè)有該第一、第二半導(dǎo)體元件的構(gòu)裝結(jié)構(gòu)。
上述該第一及第二承載板可為絕緣板或具有線路的電路板，而該 第一及第二保護層可為膠帶(tape)。
此外，本發(fā)明的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法還包括
于該構(gòu)裝結(jié)構(gòu)的二表面分別形成一第一及第二線路增層結(jié)構(gòu)，該第一 及第二線路增層結(jié)構(gòu)包括至少一介電層、疊置于該介電層上的一線路 層，以及形成于該介電層中的導(dǎo)電結(jié)構(gòu)以電性連接至該第一及第二半
導(dǎo)體元件的電極墊；形成多個貫穿該構(gòu)裝結(jié)構(gòu)、第一及第二線路增層 結(jié)構(gòu)的電鍍導(dǎo)通孔，且這些電鍍導(dǎo)通孔電性連接該第一及第二線路增 層結(jié)構(gòu)；以及于該第一及第二線路增層結(jié)構(gòu)的外表面分別形成一第一 及第二防焊層。
由前述半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法，即可形成本發(fā) 明的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，主要包括一第一承載板及第 二承載板，該第一及第二承載板中分別形成有至少一貫穿開口；至少 一第一半導(dǎo)體元件及第二半導(dǎo)體元件，分別接置于該第一及第二承載 板的開口中，且具有數(shù)個電極墊的主動面及相對的非主動面；以及一 介電層，夾設(shè)于該第一承載板及該第二承載板之間，且該介電層填充 于該第一及第二承載板的開口中，以將該第一及第二半導(dǎo)體元件分別 固定在該開口中。
此外，本發(fā)明的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，還包括一第 一線路增層結(jié)構(gòu)及一第二線路增層結(jié)構(gòu)，分別形成于該第一及第二承
載板的外表面，該第一及第二線路增層結(jié)構(gòu)包括至少一介電層、疊置 于該介電層上的一線路層，以及形成于該介電層中的導(dǎo)電結(jié)構(gòu)以電性 連接至半導(dǎo)體元件的電極墊；多個電鍍導(dǎo)通孔，貫穿該第一及第二承 載板、第一及第二線路增層結(jié)構(gòu)以及該介電層，且電性連接該第一及 第二線路增層結(jié)構(gòu)；以及一第一防焊層與一第二防焊層，分別形成于 該第一及第二線路增層結(jié)構(gòu)的外表面。
相比于現(xiàn)有技術(shù)，本發(fā)明是將半導(dǎo)體元件埋置于承載板之中，并 于該承載板的表面及該半導(dǎo)體元件主動面形成一保護層，之后于二承 載板未形成該保護層的表面之間壓合一介電層，從而以成為一模塊化 結(jié)構(gòu)，因而可有效利用承載板的空間以縮小模塊化的體積，又應(yīng)用于 存儲器芯片的構(gòu)裝可依使用需求靈活變化組合以組成所需的儲存容 量，藉以簡化半導(dǎo)體封裝制造過程，降低制造成本。另外，本發(fā)明還 可于承載板表面形成第一及第二線路增層結(jié)構(gòu)以及形成多個電鍍導(dǎo)通 孔以電性連接該承載板表面的第一及第二線路增層結(jié)構(gòu)，從而以成為 一半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，其可以與其它導(dǎo)電元件或外部 電子裝置例如印刷電路板等電性連接。


圖1為美國專利第6，798，049號的剖視圖；以及 圖2A至2F為本發(fā)明的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法 流程圖。
主要元件符號說明 10 電路板 101, 16a,211a,211b 開口 11,252a,252b 線路層 lla 電性連接墊 lib 焊線墊 121, 122 半導(dǎo)體芯片
13 焊接層
14 導(dǎo)電裝置
15 封裝膠體
16絕緣保護層
17導(dǎo)電元件
21a第一承載板
21b第二承載板
22a第一保護層
22b第二保護層
231a, 231b主動面
232a， 232b非主動面
233a， 233b電極墊
23a第一半導(dǎo)體元件
23b第二半導(dǎo)體元件
24, 251a, 251b介電層
253a, 253b導(dǎo)電結(jié)構(gòu)
25a第一線路增層結(jié)構(gòu)
25b第二線路增層結(jié)構(gòu)
26電鍍導(dǎo)通孔
27a第一防焊層
27b第二防焊層
2構(gòu)裝結(jié)構(gòu)
具體實施例方式
以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功 效。本發(fā)明亦可通過其他不同的具體實例加以施行或應(yīng)用，本說明書 中的各項細(xì)節(jié)亦可基于不同觀點與應(yīng)用，在不背離本發(fā)明的精神下進(jìn) 行各種修飾與變更。
以下結(jié)合圖2A至圖2F詳細(xì)說明本發(fā)明的半導(dǎo)體元件埋入承載板 的疊接結(jié)構(gòu)的制法。
參閱圖2A，首先提供一第一承載板21a以及一第二承載板21b， 于該第一承載板21a及該第二承載板21b中分別形成有至少一貫穿開 口 211a以及21 lb，且于該第一承載板21a及該第二承載板21b —表面
分別形成一第一保護層22a及第二保護層22b，以由該第一保護層22a 及第二保護層22b分別封住該開口211a、 211b的一端。接著將至少一 第一半導(dǎo)體元件23a以及至少一第二半導(dǎo)體元件23b分別容設(shè)于該第 一及第二承載板開口 211a、 211b中，并使該第一半導(dǎo)體元件23a及第 二半導(dǎo)體元件23b分別接置于該第一及第二保護層22a、 22b上。
上述該第一及第二承載板為一絕緣板或是具有線路的電路板，而 該第一及第二保護層22a及22b為一膠帶，可通過該膠帶的粘著效果 將該第一及第二半導(dǎo)體元件23a、 23b粘固于該第一及第二承載板21a、 21b的開口211a、 211b內(nèi)。該第一及第二半導(dǎo)體元件23a、 23b分別具 有一主動面231a、 231b及相對的非主動面232a、 232b，且該主動面 231a、 231b分別形成有數(shù)個電極墊233a、 233b。而該第一及第二半導(dǎo) 體元件23a、 23b以其主動面23la、 231b分別接置于該第一及第二保 護層22a、 22b上，以便于后述的壓合制造過程中由該第一及第二保護 層分別保護該第一及第二半導(dǎo)體元件23a、 23b的主動面231a、 231b。
參閱圖2B，將該第一承載板21a未形成有該第一保護層22a的表 面與該第二承載板21b未形成有該第二保護層22b的表面之間壓合一 介電層24，如圖中箭頭方向所示，以將部份的介電層24壓入第一及第 二承載板21a、 21b的開口 21 la、 211b中，而將第一及第二半導(dǎo)體元 件23a、 23b固定在該開口211a、 211b中，從而形成如圖2C所示的結(jié) 構(gòu)。
參閱圖2D，接著移除該第一及第二保護層22a、 22b，藉以形成一 埋設(shè)有該第一及第二半導(dǎo)體元件23a、 23b的構(gòu)裝結(jié)構(gòu)2。
參閱圖2E，于該構(gòu)裝結(jié)構(gòu)2的二表面形成第一線路增層結(jié)構(gòu)25a 以及第二線路增層結(jié)構(gòu)25b，其中，該第一線路增層結(jié)構(gòu)25a包括至少 一介電層251a、疊置于該介電層251a上的一線路層252a，以及形成于 該介電層251a中以供該線路層252a電性連接至該第一半導(dǎo)體元件23a 的電極墊233a的導(dǎo)電結(jié)構(gòu)253a;而該第二線路增層結(jié)構(gòu)25b包括一介 電層251b、疊置于該介電層251b上的一線路層252b，以及形成于該 介電層251b中以供該線路層252b電性連接至該第二半導(dǎo)體元件23b 的電極墊233b的導(dǎo)電結(jié)構(gòu)253b。同時形成有多個貫穿該構(gòu)裝結(jié)構(gòu)2、 該第一線路增層結(jié)構(gòu)25a以及該第二線路增層結(jié)構(gòu)25b的電鍍導(dǎo)通孔
(PTH)26，從而電性連接該線路層252a、 252b。
另外，應(yīng)特別注意該第一及第二線路增層結(jié)構(gòu)25a、 25b非以附圖 的一層為限，而可因應(yīng)實際電性需求進(jìn)行增層。
參閱圖2F，之后還可于該第一線路增層結(jié)構(gòu)25a以及該第二線路 增層結(jié)構(gòu)25b的外表面分別形成第一防焊層27a以及第二防焊層27b。
由前述的制法，可形成本發(fā)明的半導(dǎo)體元件埋入承載板的疊接結(jié) 構(gòu)，如圖2D所示，主要包括 一第一承載板21a及第二承載板21b， 且該第一及第二承載板21a及21b中分別形成有至少一貫穿開口211a、 211b;至少一第一半導(dǎo)體元件23a及第二半導(dǎo)體元件23b，該第一及第 二半導(dǎo)體元件23a、 23b分別接置于該第一及第二承載板的開口 211a、 211b中，且分別具有形成數(shù)個電極墊233a、 233b的主動面231a、 231b 及相對的非主動面232a、 232b;以及一介電層24，夾設(shè)于該第一承載 板21a及該第二承載板21b之間，且該介電層24并填充于該第一及第 二承載板21a、 21b的開口 211a、 211b中，以將該第一及第二半導(dǎo)體 元件23a、 23b固定在該開口 211a、 211b中。
前述的半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，如圖2E所示，還可包 括有一第一線路增層結(jié)構(gòu)25a及第二線路增層結(jié)構(gòu)25b，分別形成于該 第一及第二承載板21a及21b的外表面，而該第一及第二線路增層結(jié) 構(gòu)25a、 25b包括至少一介電層251a、 251b，疊置于該介電層上的線路 層252a、252b，及形成于該介電層251a、251b中的導(dǎo)電結(jié)構(gòu)253a、253b， 以供該線路層252a、 252b電性連接至該第一及第二半導(dǎo)體元件23a、 23b的電極墊233a、 233b;以及多個電鍍導(dǎo)通孔26，貫穿該第一及第 二承載板21a、 21b，第一及第二線路增層結(jié)構(gòu)25a、 25b以及該介電層 24，且電性連接該線路層252a、 252b。
此外，如圖2F所示，該半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)還包括 一第一防焊層27a與第二防焊層27b，分別形成于該第一及第二線路增 層結(jié)構(gòu)25a、 25b的外表面。
相比于現(xiàn)有技術(shù)，本發(fā)明可在該第一及第二承載板21a、 21b中埋 設(shè)多個半導(dǎo)體元件，藉以增加半導(dǎo)體元件接置于承載板的數(shù)量，以增 加其儲存容量。另外，該第一及第二半導(dǎo)體元件23a、 23b預(yù)先接置于 該第一及第二承載板21a、 21b的開口 211a、 211b中，接著于該第一
及第二承載板21a、 21b表面及該第一及第二半導(dǎo)體元件23a、 23b主 動面分別形成第一及第二保護層22a、 22b，之后再疊接第一承載板21a 與該第二承載板21b，以成為一模塊化結(jié)構(gòu)，可有效利用承載板的空間 以縮小模塊化的體積，且可依需要作不同的組合及變更，以因應(yīng)不同 的使用需要，因而具有較佳的變換靈活性。本發(fā)明的半導(dǎo)體元件埋入 承載板的疊接結(jié)構(gòu)及其制法相比于前述現(xiàn)有方式可以簡化半導(dǎo)體封裝 制造過程，降低制造成本。
上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制 本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范圍下， 對上述實施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護范圍應(yīng)如隨 附的權(quán)利要求所列。
權(quán)利要求
1.一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)的制法，包括提供一第一及第二承載板，于該第一及第二承載板中分別形成有至少一貫穿開口，且該第一及第二承載板一表面分別形成一第一及第二保護層以分別封住該第一及第二承載板的開口，并將至少一第一及第二半導(dǎo)體元件分別容設(shè)于該第一及第二承載板的開口中并接置于該第一及第二保護層上；將該第一及第二承載板未形成有該第一及第二保護層的表面之間壓合一介電層，以將該介電層填充于該第一及第二承載板的開口中，而將該第一及第二半導(dǎo)體元件固定于該開口中；以及移除該第一及第二保護層，藉以形成一埋設(shè)有該第一、第二半導(dǎo)體元件的構(gòu)裝結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1所述的制法，其中，該第一及第二承載板為一 絕緣板及具有線路的電路板的其中之一。
3. 根據(jù)權(quán)利要求1所述的制法，其中，該第一及第二保護層為 膠帶。
4. 根據(jù)權(quán)利要求1所述的制法，其中，該第一及第二半導(dǎo)體元件 分別具有一主動面及相對的非主動面，于該主動面分別形成有數(shù)個電 極墊。
5. 根據(jù)權(quán)利要求4所述的制法，還包括于該構(gòu)裝結(jié)構(gòu)的二表面分 別形成一第一及第二線路增層結(jié)構(gòu)，該第一及第二線路增層結(jié)構(gòu)包括 至少一介電層、疊置于該介電層上的線路層，以及形成于該介電層中 的導(dǎo)電結(jié)構(gòu)，以供該線路層電性連接至該第一及第二半導(dǎo)體元件的電 極墊。
6. 根據(jù)權(quán)利要求5所述的制法，還包括形成多個貫穿該構(gòu)裝結(jié)構(gòu)、 第一及第二線路增層結(jié)構(gòu)的電鍍導(dǎo)通孔，且所述電鍍導(dǎo)通孔電性連接 該第一及第二線路增層結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求5所述的制法，還包括于該第一及第二線路增層 結(jié)構(gòu)的外表面分別形成第一及第二防焊層。
8. —種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)，包括一第一承載板及第二承載板，且該第一及第二承載板中分別形成有至少一貫穿開口；至少一第一半導(dǎo)體元件及第二半導(dǎo)體元件，分別接置于該第一及 第二承載板的開口中；以及一介電層，夾設(shè)于該第一承載板及該第二承載板之間，且該介電 層填充于該第一及第二承載板的開口中，而將該第一及第二半導(dǎo)體元 件固定于該開口中。
9. 根據(jù)權(quán)利要求8所述的結(jié)構(gòu)，其中，該第一及第二承載板為一 絕緣板及具有線路的電路板的其中之一。
10. 根據(jù)權(quán)利要求8所述的結(jié)構(gòu)，其中，該第一及第二半導(dǎo)體元 件分別具有一主動面及相對的非主動面，于該主動面分別形成有數(shù)個 電極墊。
11. 根據(jù)權(quán)利要求10所述的結(jié)構(gòu)，還包括至少一第一線路增層結(jié) 構(gòu)及第二線路增層結(jié)構(gòu)，分別形成于該第一及第二承載板的外表面， 該第一及第二線路增層結(jié)構(gòu)包括至少一介電層、疊置于該介電層上的 線路層，以及形成于該介電層中的導(dǎo)電結(jié)構(gòu)以供該線路層電性連接至 半導(dǎo)體元件的電極墊。
12. 根據(jù)權(quán)利要求ll所述的結(jié)構(gòu)，還包括多個電鍍導(dǎo)通孔，貫穿 該第一及第二承載板、第一及第二線路增層結(jié)構(gòu)以及該介電層，且電 性連接該第一及第二線路增層結(jié)構(gòu)的線路層。
13.根據(jù)權(quán)利要求11所述的結(jié)構(gòu)，還包括一第一防焊層與第二防 焊層，分別形成于該第一及第二線路增層結(jié)構(gòu)的外表面。
全文摘要
本發(fā)明公開一種半導(dǎo)體元件埋入承載板的疊接結(jié)構(gòu)及制法，主要提供分別形成有至少一貫穿開口的第一及第二承載板，且該第一及第二承載板一表面分別形成一第一及第二保護層，將至少一第一及第二半導(dǎo)體元件分別接置于該第一及第二保護層上且容設(shè)于該第一及第二承載板開口中，于該第一及第二承載板未形成第一及第二保護層的表面之間壓合一介電層，藉以形成一模塊化封裝結(jié)構(gòu)，因而可有效利用承載板的空間以縮小模塊化的體積，且可依使用需求靈活變化組合以組成所需的儲存容量，藉以簡化半導(dǎo)體封裝制造過程，降低制造成本。
文檔編號H01L21/02GK101192544SQ20061014682
公開日2008年6月4日 申請日期2006年11月23日 優(yōu)先權(quán)日2006年11月23日
發(fā)明者張家維, 翁林瑩, 賴肇國, 連仲城 申請人:全懋精密科技股份有限公司