專利名稱：Cmos圖像傳感器的像素單元的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種CMOS圖像傳感器像素單元的 形成方法。
背景技術(shù)：
目前電荷耦合器件(charge coupled device, CCD)是主要的實(shí)用化固態(tài)圖 圖像傳感器件，具有讀取噪聲低、動(dòng)態(tài)范圍大、響應(yīng)靈敏度高等優(yōu)點(diǎn)，但是CCD 同時(shí)具有難以與主流的互補(bǔ)金屬氧化物半導(dǎo)體(Complementary - Metal -Oxide - Semiconductor, CMOS )技術(shù)相兼容的缺點(diǎn)，即以CCD為基礎(chǔ)的圖像 傳感器難以實(shí)現(xiàn)單芯片 一體化。而CMOS圖像傳感器(CMOS Image sensor, CIS)由于采用了相同的CMOS技術(shù)，可以將像素陣列與外圍電路集成在同一 芯片上，與CCD相比，CIS具有體積小、重量輕、功耗低、編程方便、易于控 制以及平均成本低的優(yōu)點(diǎn)。
暗電流(Dark Current)是CIS工藝面臨的難題之一。對(duì)于半導(dǎo)體器件來說， 只要其溫度不是絕對(duì)零度，器件內(nèi)部的電子-空穴對(duì)就將處于產(chǎn)生、遷移和 湮滅的動(dòng)態(tài)平衡中，溫度越高，電子_空穴對(duì)產(chǎn)生和遷移的速率就越快，暗 電流就越大。通常認(rèn)為，暗電流是在沒有入射光時(shí)光電二極管所釋放的電流 量，理想的圖像傳感器其暗電流應(yīng)該是零，但是，實(shí)際狀況是每個(gè)像素中的 光電二極管同時(shí)又充當(dāng)電容，當(dāng)電容慢慢釋放電荷時(shí)，即使沒有入射光，暗 電流的電壓也會(huì)與低亮度入射光的輸出電壓相當(dāng)。因此，在這些時(shí)候顯示器 上"圖像"還是能被觀察到，這主要由于電容所積累的電荷釋放造成的。因 此，如何優(yōu)化光電二極管的制作工藝以減少CIS的暗電流成為本領(lǐng)域技術(shù)人員 面臨的首要問題。
暗電流的形成原因主要有兩個(gè)， 一是由于光電二極管區(qū)域的表面可動(dòng)電
荷形成的電流；另一個(gè)是由于在形成MOS晶體管的多晶硅柵和側(cè)墻工藝中進(jìn) 行等離子體刻蝕對(duì)光電二極管區(qū)域的表面造成損傷，此損傷影響了半導(dǎo)體表 面的晶體結(jié)構(gòu)，繼而影響了光電二極管區(qū)域表面電子-空穴對(duì)產(chǎn)生和遷移的 速率，從而增加了CIS的暗電流。
申請(qǐng)?zhí)枮?00610030016的中國(guó)專利申請(qǐng)通過在半導(dǎo)體襯底形成一層氧化 層來防止等離子體刻蝕對(duì)半導(dǎo)體襯底表面的損傷，參照?qǐng)D1所示，在半導(dǎo)體 襯底21的第I區(qū)域即光電二極管區(qū)域增加一層氧化層27以減少等離子體刻蝕 對(duì)半導(dǎo)體襯底21表面的損傷，同時(shí)利用氧化層27與半導(dǎo)體襯底21之間的良 好界面達(dá)到消除部分半導(dǎo)體襯底界面電荷目的，但是該發(fā)明在光電二極管區(qū) 域增加一層氧化層27時(shí)候需要增加一塊掩模版，增加了工藝成本。
專利號(hào)為6514785的美國(guó)專利通過把光電二極管的表面進(jìn)行定扎達(dá)到減 小暗電流的目的，參照?qǐng)D2為現(xiàn)有技術(shù)形成CMOS圖像傳感器像素單元結(jié)構(gòu) 示意圖，工藝步驟為比如半導(dǎo)體襯底為p型硅，把半導(dǎo)體襯底ll分為兩個(gè) 區(qū)域，第I區(qū)域?yàn)楣怆姸O管區(qū)域，第II區(qū)域?yàn)镸OS晶體管區(qū)域；在半導(dǎo)體 襯底11的第II區(qū)域形成柵介質(zhì)層14;然后在柵介質(zhì)層14上形成多晶硅柵13; 在半導(dǎo)體襯底11的第II區(qū)域內(nèi)多晶硅柵13的兩側(cè)形成低摻雜源/漏延伸區(qū)18; 在半導(dǎo)體襯底ii的第n區(qū)域內(nèi)多晶硅柵13的兩側(cè)形成源/漏區(qū)15;在半導(dǎo)體 襯底11的第I區(qū)域中形成光電二極管的n型的深摻雜阱16，光電二極管的n 型的深摻雜阱16和半導(dǎo)體襯底11構(gòu)成PN結(jié)，形成光電二極管；在半導(dǎo)體襯 底11的第I區(qū)域中進(jìn)行離子注入形成p型的淺摻雜區(qū)17, p型的淺摻雜區(qū)17 與光電二極管的n型深摻雜阱16形成PN結(jié)，形成第二二極管，在半導(dǎo)體襯 底11表面形成PIN,達(dá)到定扎半導(dǎo)體襯底11表面可動(dòng)電荷的目的，以減小暗 電流，同樣，形成第二二極管需要增加一塊掩模版，增加了工藝成本。
上述兩個(gè)專利分別針對(duì)等離子體刻蝕對(duì)半導(dǎo)體襯底21表面造成的損傷和半導(dǎo)體襯底ll表面可動(dòng)電荷公開了解決方案，各自均增加了一塊掩模版，把
兩個(gè)技術(shù)方案綜合，既可以達(dá)到減小等離子體刻蝕對(duì)半導(dǎo)體襯底21表面造成
的損傷，又可以達(dá)到定扎半導(dǎo)體襯底11表面可動(dòng)電荷的目的，但是需要增加 兩塊掩模板，增加了工藝步驟和工藝成本。

發(fā)明內(nèi)容
本發(fā)明解決的問題是在現(xiàn)有技術(shù)形成CMOS圖像傳感器工藝中，在像素 單元的第I區(qū)域即光電二極管區(qū)域形成兩個(gè)二極管，工藝包括深離子注入形成 的深摻雜阱和進(jìn)行淺離子注入形成淺摻雜區(qū)，深摻雜阱與半導(dǎo)體襯底構(gòu)成光 電二極管，淺摻雜區(qū)與深摻雜阱構(gòu)成第二二極管，然后在淺摻雜區(qū)上形成絕 緣層，在形成淺摻雜區(qū)工藝中增加了一塊掩模版，增加了工藝步驟和工藝成 本。
為解決上述問題，本發(fā)明提供一種CMOS圖像傳感器像素單元的形成方 法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底分為第I區(qū)域和第II區(qū)域；在 第I區(qū)域的半導(dǎo)體襯底表面形成絕緣層，在第II區(qū)域的半導(dǎo)體襯底表面形成 柵介質(zhì)層；在第II區(qū)域的半導(dǎo)體襯底表面形成多晶硅柵；在第I區(qū)域進(jìn)行深 離子注入形成深摻雜阱；同時(shí)在第I區(qū)域進(jìn)行淺離子注入和在第II區(qū)域進(jìn)行 低摻雜源/漏離子注入；在第II區(qū)域的半導(dǎo)體襯底中形成源/漏區(qū)。
所述半導(dǎo)體襯底為p型。
所述深離子注入為n型離子，例如磷離子
所述深離子注入的能量范圍為100至400 KeV,劑量范圍為1.0E+12至 1.0E+13 cm-2。
所述淺離子注入的濃度峰值處在絕緣層中。
所述淺離子注入的離子為硼離子。
所述淺離子注入與低摻雜源/漏離子注入的能量范圍為5至15KeV，劑量 范圍為2.0E12至1.2E+13 cmf2。
所述絕緣層厚度范圍為10至100 nm。
所述絕緣層為氧化硅、氮氧化硅或者它們的組合構(gòu)成。
所述絕緣層通過氧化或者化學(xué)氣相沉積方法制備。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明在形成CMOS圖像傳感 器的像素單元工藝中，在形成光電二極管的淺摻雜區(qū)與形成MOS晶體管的源 /漏延伸區(qū)的源/漏延伸區(qū)離子注入為同時(shí)進(jìn)行，減少了一塊掩模版，降低了工 藝步驟和工藝成本。同時(shí)，本發(fā)明還通過在CMOS圖像傳感器的像素單元的 光電二極管上形成絕緣層來防止形成MOS晶體管的多晶硅柵和側(cè)墻工藝中 的等離子體刻蝕造成的光電二極管區(qū)域的損傷，通過調(diào)整光電二極管區(qū)域上
的絕緣層厚度，使得淺離子注入的濃度峰值處在絕緣層中，以防止峰值處濃 度太高和深摻雜阱形成突變結(jié)，產(chǎn)生漏電流。


圖1是現(xiàn)有技術(shù)的CMOS圖像傳感器的結(jié)構(gòu)示意圖。 圖2是現(xiàn)有技術(shù)的另一種CMOS圖像傳感器的結(jié)構(gòu)示意圖。 圖3A至3M是本發(fā)明形成CMOS圖像傳感器的結(jié)構(gòu)示意圖。 圖4是本發(fā)明的淺離子注入隨深度分布示意圖。
具體實(shí)施例方式
本發(fā)明的實(shí)質(zhì)是在形成CMOS圖像傳感器像素單元的光電二極管區(qū)域的 表面形成淺摻雜區(qū)的淺離子注入工藝與形成MOS晶體管的低摻雜源/漏離子 注入同時(shí)進(jìn)行，使用同一塊掩模版，降低了工藝步驟和工藝成本。在本發(fā)明 的實(shí)施例中采用p型硅作為半導(dǎo)體襯底，通過深離子注入形成n型的深摻雜阱，n型的深摻雜阱和p型硅形成光電二極管，然后進(jìn)行淺離子注入形成p型 的淺摻雜區(qū)，所述淺離子注入與MOS晶體管的低摻雜源/漏離子注入同時(shí)進(jìn) 行，在此不應(yīng)過多限制本發(fā)明的保護(hù)范圍，比如所述半導(dǎo)體襯底還可以為n 型，通過深離子注入形成p型深摻雜阱，然后形成n型的淺摻雜區(qū)。
參照?qǐng)D3A,首先提供半導(dǎo)體襯底31，所述半導(dǎo)體襯底分為第I區(qū)域和第 II區(qū)域。所述第I區(qū)域?yàn)楣怆姸O管區(qū)域，而所述第II區(qū)域?yàn)镸OS晶體管區(qū) 域。所述MOS晶體管區(qū)域可能包括幾個(gè)MOS晶體管，本發(fā)明僅以一個(gè)NMOS 加以示意，所述MOS晶體管的源/漏區(qū)與光電二極管區(qū)域的深摻雜阱相鄰， 即光電二極管的負(fù)極與MOS晶體管的源區(qū)或者漏區(qū)相電連接。
參照?qǐng)D3B,在半導(dǎo)體襯底31上形成淺溝槽32。所述形成淺溝槽32技術(shù) 為本領(lǐng)域技術(shù)人員公知技術(shù)，作為本發(fā)明的一個(gè)優(yōu)化實(shí)施方式，首先在半導(dǎo) 體襯底31上生長(zhǎng)第一氧化層，厚度為100A;在第一氧化層上形成氮化硅層， 厚度為350A;采用通過現(xiàn)有光刻技術(shù)采用光刻膠定義出有源區(qū)；蝕刻氮化硅 層和第一氧化層；蝕刻半導(dǎo)體襯底31至5000 A形成凹槽；去除光刻膠；在 半導(dǎo)體襯底31上形成第二氧化硅層，所述第二氧化硅層厚度為100 A;采用 高密度等離子體化學(xué)氣相沉積氧化硅填充凹槽，高密度等離子體氧化硅厚度 為5500 A;然后進(jìn)行快速退火以加強(qiáng)高密度等離子體氧化硅與半導(dǎo)體襯底31 之間的結(jié)合力，快速退火的溫度為IOOO"C,時(shí)間為20s;采用化學(xué)機(jī)械拋光設(shè) 備進(jìn)行平坦化處理，完成淺溝槽32的制作。最后在半導(dǎo)體襯底31上形成第 三氧化層51，所述第三氧化層51用于在隨后形成的n阱或者p阱工藝中保護(hù) 半導(dǎo)體襯底31的表面，形成第三氧化層51的工藝為本技術(shù)領(lǐng)域人員公知技 術(shù)，作為本發(fā)明的一個(gè)實(shí)施方式，通過熱氧化方法在半導(dǎo)體襯底31上形成第 三氧化層51，所述第三氧化層51的厚度為100A。
參照?qǐng)D3C，在半導(dǎo)體襯底31的第II區(qū)域形成p阱33,作為本發(fā)明的一 個(gè)實(shí)施方式，通過p阱掩模，在半導(dǎo)體襯底31中注入B離子形成p阱33,
注入能量范圍為400至800 KeV，注入劑量為1.0E+13至6.0E+13 cnT2，相 應(yīng)地，注入深度范圍為300至500nm，比較優(yōu)化的注入能量為600KeV，注入 劑量為2.0E+13cm—2。
進(jìn)行p阱離子注入后進(jìn)行快速退火以便注入的離子進(jìn)行均勻擴(kuò)散，作為 本發(fā)明的一個(gè)實(shí)施方式，快速退火的溫度為1050°C,時(shí)間為30s。
參照?qǐng)D3D所示，在半導(dǎo)體襯底31的第II區(qū)域即在p阱33中進(jìn)行離子注 入46b以調(diào)整其上形成的NMOS晶體管的閾值電壓，具體的工藝步驟為首 先在半導(dǎo)體襯底31上的第三氧化層51上形成光刻膠34，采用現(xiàn)有的光刻技 術(shù)定義出NMOS晶體管的柵極所在區(qū)域，然后向MOS晶體管的柵極所在區(qū) 域進(jìn)行離子注入46b，作為本發(fā)明的一個(gè)實(shí)施方式，離子注入46b為注入B+, 注入的能量范圍為20至80 KeV，注入的劑量范圍為L(zhǎng)0E+13cm —2至 5.0E+13cm_2，比較優(yōu)化的注入能量為40 KeV,比較優(yōu)化的注入的劑量為 3.0E+13 cm—2。
參照?qǐng)D3E，首先去除半導(dǎo)體襯底31表面的第三氧化層51,然后在半導(dǎo) 體襯底31的第I區(qū)域和第II區(qū)域上形成第一介質(zhì)層，采用現(xiàn)有的光刻和蝕刻 工藝去除半導(dǎo)體襯底31的第II區(qū)域的第一介質(zhì)層，保留第I區(qū)域第一介質(zhì)層 35a,所述第一介質(zhì)層35a為氧化硅、氮化硅或者它們的組合構(gòu)成，作為本發(fā) 明的一個(gè)實(shí)施方式，采用氧化硅作為第一介質(zhì)層35a，所述第一介質(zhì)層35a比 較優(yōu)化實(shí)施方式為通過熱氧化形成，形成的第一介質(zhì)層35a的厚度為180A。
參照?qǐng)D3F,在半導(dǎo)體襯底31上第I區(qū)域和第II區(qū)域形成第二介質(zhì)層36a 和36b，所述第二介質(zhì)層36a和36b為氧化硅、氮化硅或者它們的組合構(gòu)成， 作為本發(fā)明的一個(gè)實(shí)施方式，采用氧化硅作為第二介質(zhì)層36a和36b,所述第 二介質(zhì)層36a和36b比較優(yōu)化實(shí)施方式為通過熱氧化形成，形成的第二介質(zhì) 層36a和36b的厚度為50 A。
參照?qǐng)D3G，在第I區(qū)域的第二介質(zhì)層36a和36b上形成第三介質(zhì)層37a和37b，所述第三介質(zhì)層37a和36b為CMOS圖像傳感器像素單元的外圍電 路所必需，比如作為外圍電路的柵介質(zhì)層。形成的第三介質(zhì)層37a和37b的 厚度為30 A，所述第I區(qū)域的第三介質(zhì)層37a和第二介質(zhì)層36a和第一介質(zhì) 層35a共同組成絕緣層38,所述絕緣層38與半導(dǎo)體襯底31之間的良好界面 可以去除半導(dǎo)體襯底31表面的部分可動(dòng)電荷，防止造成CMOS成像傳感器的 暗電流，所述絕緣層38的厚度范圍為IO至100 nm，作為本發(fā)明的一個(gè)優(yōu)化 實(shí)施方式，絕緣層38的厚度為250 A。第II區(qū)域的第三介質(zhì)層37b和36b共 同作為MOS晶體管區(qū)域的柵介質(zhì)層39。
參照?qǐng)D3H,在半導(dǎo)體襯底31的第I區(qū)域和第II區(qū)域形成多晶硅層，然 后采用現(xiàn)有的光刻和蝕刻技術(shù)去除第I區(qū)域的多晶硅層，在第II區(qū)域形成多 晶硅柵40b,所述多晶硅柵40 b的厚度范圍為700至1500 A。
接著，參照?qǐng)D31,在半導(dǎo)體襯底31的第I區(qū)域進(jìn)行光電二極管的n型的 深摻雜阱41的深離子注入47,所述深離子注入47與隨后進(jìn)行源/漏區(qū)離子注 入49的離子類型相同，具體工藝步驟為采用光刻膠52保護(hù)半導(dǎo)體襯底31 的第II區(qū)域，然后進(jìn)行深離子注入47，之后，在光電二極管區(qū)域形成光電二 極管的深摻雜阱41，所述深離子注入47注入的離子為P離子，所述深離子注 入47的能量范圍為100至400 KeV，劑量范圍為1.0E+12至1.0E+13 cm-2。 所述光電二極管深摻雜阱41和半導(dǎo)體襯底31 (p型)之間構(gòu)成PN結(jié)，形成 光電二極管。
然后，參照?qǐng)D3J,以多晶硅柵40b為掩模，向半導(dǎo)體襯底31中進(jìn)行低摻 雜源/漏離子注入48即同時(shí)對(duì)光電二極管區(qū)域進(jìn)行淺離子注入；低摻雜源/漏 離子注入48之后，在半導(dǎo)體襯底31的第II區(qū)域晶體管區(qū)域形成p型低摻雜 源/漏延伸區(qū)43，同時(shí)在光電二極管區(qū)域形成p型的淺摻雜區(qū)42，所述淺摻雜 區(qū)和深摻雜阱的導(dǎo)電類型不同，所述淺摻雜區(qū)42與光電二極管深摻雜阱41 組成了一個(gè)PN結(jié)，構(gòu)成第二二極管，在半導(dǎo)體村底31表面形成PIN，用于定扎半導(dǎo)體襯底31表面的可動(dòng)電荷，防止CMOS圖像傳感器產(chǎn)生暗電流。所 述淺離子注入即低摻雜源/漏離子注入48的能量范圍為5至15 KeV，劑量范 圍為2.0E+12至1.2E+13 cm-2。
作為本發(fā)明的一個(gè)實(shí)施方式，進(jìn)行淺離子注入即低#~雜源/漏離子注入48 的能量為10KeV，劑量為6.0E+12cnT2,相應(yīng)注入深度為400A,由于絕緣層 38的厚度為250 A，淺離子注入的濃度峰值小于250 A,即絕緣層38的厚度 大于等于淺離子注入濃度峰值，因此淺離子注入的濃度峰值處在絕緣層38中， 避免了注入的離子濃度峰值與深摻雜阱41之間形成突變結(jié)，產(chǎn)生漏電流。
在本發(fā)明中，淺離子注入與低摻雜源/漏離子注入48同時(shí)進(jìn)行，共用一塊 掩模版，減少了工藝步驟，節(jié)約了工藝成本。
然后，參照?qǐng)D3K,在半導(dǎo)體襯底31上多晶硅柵40b兩側(cè)形成側(cè)墻44, 所述形成側(cè)墻44的目的為防止后續(xù)工藝形成的晶體管的源/漏極之間的穿透 (lateral diffusion),本發(fā)明給出一個(gè)比較優(yōu)化的實(shí)施方式，包括，在半導(dǎo)體襯 底上沉積第四氧化層，然后沉積第二氮化硅層，然后再形成第五氧化層，所 述第四氧化層、第二氮化硅層和第五氧化層組成了 ONO層，然后采用現(xiàn)有的 蝕刻技術(shù)依次蝕刻第五氧化硅層、第二氮化硅層和第四氧化硅層形成側(cè)墻44。
參照?qǐng)D3L，在半導(dǎo)體襯底31上多晶硅柵40b的兩側(cè)進(jìn)行源/漏區(qū)離子注 入49,所述源/漏區(qū)離子注入49的離子與深離子注入47的離子類型相同，采 用現(xiàn)有光刻技術(shù)，在絕緣層38上形成光刻膠53,然后再定義出第II區(qū)域，向 半導(dǎo)體襯底31中進(jìn)行源/漏區(qū)離子注入49,形成晶體管的源/漏區(qū)45,所述源 /漏區(qū)離子注入49的離子為n型離子，所述n型離子包括P離子，所述源/漏 區(qū)離子注入49b的能量范圍為5到30 KeV,劑量范圍為4.0E+14到4.0E+15 cm-2。
作為本發(fā)明的一個(gè)實(shí)施方式，進(jìn)行源/漏區(qū)離子注入49的能量為20KeV, 劑量為1.0E+15 cm-2,源/漏區(qū)離子注入49之后，在半導(dǎo)體襯底31中形成源/
漏區(qū)45。
參照?qǐng)D3M，去除第I區(qū)域的光刻膠53,所述去除光刻膠53方法為本領(lǐng) 域4支術(shù)人員公知4支術(shù)。
按照常規(guī)程序，隨后要進(jìn)行金屬化、形成接觸孔、形成電極等步驟，由 此提供了本發(fā)明的CMOS圖像傳感器像素單元。
參照?qǐng)D4給出淺離子注入濃度隨著在絕緣層38和深摻雜阱41中注入的 深度分布，可以看出，所述淺離子注入濃度分布呈高斯分布，淺離子注入濃 度首先隨著注入深度增大而增大，然后隨著注入深度減小而減小，因此形成 淺離子注入濃度峰值Rp,本發(fā)明通過根據(jù)淺離子注入即低摻雜源/漏離子注入 48的能量調(diào)整絕緣層38的厚度，淺離子注入濃度峰值處在絕緣層38中，在 形成低摻雜源/漏延伸區(qū)43的同時(shí)在半導(dǎo)體襯底31的表面進(jìn)行淺離子注入形 成淺摻雜區(qū)42,在半導(dǎo)體襯底31的第I區(qū)域的表面形成絕緣層38和由淺摻 雜區(qū)42構(gòu)成的PIN，在工藝中僅增加了一塊掩模版，達(dá)到既能防止等離子體 蝕刻造成半導(dǎo)體襯底表面損傷又能達(dá)到定扎半導(dǎo)體襯底3表面可動(dòng)電荷的目 的，降低了 CIS的暗電流。
基于以上工藝實(shí)施后最終形成的CMOS圖像傳感器像素單元如圖3M所 示，所示半導(dǎo)體襯底31分為第I區(qū)域和第II區(qū)域，在半導(dǎo)體襯底的第II區(qū)域 形成有MOS晶體管，形成MOS晶體管包括低摻雜源/漏延伸區(qū)43和源/漏區(qū) 45;第I區(qū)域形成有深摻雜阱41和淺摻雜區(qū)42,所述淺摻雜區(qū)42與低摻雜 源/漏延伸區(qū)43深離子注入同時(shí)形成。
雖然本發(fā)明己以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改， 因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種CMOS圖像傳感器像素單元的形成方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底分為第I區(qū)域和第II區(qū)域；在第I區(qū)域的半導(dǎo)體襯底表面形成絕緣層，在第II區(qū)域的半導(dǎo)體襯底表面形成柵介質(zhì)層；在第II區(qū)域的半導(dǎo)體襯底表面形成多晶硅柵；在第I區(qū)域進(jìn)行深離子注入形成深摻雜阱；同時(shí)在第I區(qū)域進(jìn)行淺離子注入和在第II區(qū)域進(jìn)行低摻雜源/漏離子注入；在第II區(qū)域的半導(dǎo)體襯底中形成源/漏區(qū)。
2. 根據(jù)權(quán)利要求1所述的CMOS圖像傳感器像素單元的形成方法,其特征在于所述淺離子注入與低摻雜源/漏離子注入采用相同掩模版。
3. 根據(jù)權(quán)利要求1所述的CMOS圖像傳感器像素單元的形成方法，其特征在于所述淺離子注入的濃度峰值處在絕緣層中。
4. 根據(jù)權(quán)利要求1至3任一項(xiàng)所述的CMOS圖像傳感器像素單元的形成方法， 其特征在于所述半導(dǎo)體襯底為p型。
5. 根據(jù)權(quán)利要求4所述的CMOS圖像傳感器像素單元的形成方法，其特征在于所述深離子注入為n型離子。
6. 根據(jù)權(quán)利要求5所述的CMOS圖像傳感器像素單元的形成方法，其特征在于所述n型離子為磷離子。
7. 根據(jù)權(quán)利要求6所述的CMOS圖像傳感器像素單元的形成方法，其特征在于所述深離子注入的能量范圍為100至400 KeV，劑量范圍為1.0E+12 至1.0E+13 cm-2。
8. 根據(jù)權(quán)利要求4所述的CMOS圖像傳感器像素單元的形成方法，其特征在于所述淺離子注入的離子為硼離子。
9. 根據(jù)權(quán)利要求8所述的CMOS圖像傳感器像素單元的形成方法，其特征在于所述淺離子注入與低摻雜源/漏離子注入的能量范圍為5至15 KeV，劑量范圍為2.0E+12至1.2E+13 cm-2。
10. 根據(jù)權(quán)利要求9所述的CMOS圖像傳感器像素單元的形成方法，其特征在 于所述絕緣層厚度范圍為10至100 nm。
11. 根據(jù)權(quán)利要求10所述的CMOS圖像傳感器像素單元的形成方法，其特征 在于所述絕緣層為氧化硅、氮氧化硅或者它們的組合構(gòu)成。
12. 根據(jù)權(quán)利要求11所述的CMOS圖像傳感器像素單元的形成方法，其特征 在于所述絕緣層通過氧化或者化學(xué)氣相沉積方法制備。
全文摘要
一種CMOS圖像傳感器像素單元的形成方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底分為第I區(qū)域和第II區(qū)域；在第I區(qū)域的半導(dǎo)體襯底表面形成絕緣層；在第I區(qū)域進(jìn)行深離子注入形成深摻雜阱；在第I區(qū)域進(jìn)行淺離子注入形成淺摻雜區(qū)；在第II區(qū)域形成MOS晶體管；所述淺離子注入與MOS晶體管的低摻雜源/漏離子注入同時(shí)進(jìn)行，減少了一塊掩模版，降低了工藝步驟和工藝成本。同時(shí)，本發(fā)明還通過在光電二極管區(qū)域的半導(dǎo)體襯底表面形成絕緣層來防止等離子體刻蝕形成多晶硅柵和側(cè)墻工藝中對(duì)光電二極管區(qū)域的半導(dǎo)體襯底表面的損傷，使得淺離子注入的濃度峰值處在絕緣層中，以防止峰值處濃度太高和深摻雜阱形成突變結(jié)，產(chǎn)生漏電流。
文檔編號(hào)H01L21/822GK101202246SQ200610147318
公開日2008年6月18日 申請(qǐng)日期2006年12月15日 優(yōu)先權(quán)日2006年12月15日
發(fā)明者楊建平, 霍介光 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司