專利名稱：場(chǎng)效應(yīng)晶體管及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及場(chǎng)效應(yīng)晶體管，并且更具體地涉及三柵場(chǎng)效應(yīng)晶體管結(jié)構(gòu)及形成該結(jié)構(gòu)的方法。
背景技術(shù)：
集成電路設(shè)計(jì)的決定常常被器件按比例縮放和制造效率推動(dòng)。例如，開發(fā)了多柵非平面場(chǎng)效應(yīng)晶體管(FETs)，如鰭型FETs(finFETs)或三柵FETs，以提供與平面FETs相比具有更快的驅(qū)動(dòng)電流和減小的短溝道效應(yīng)的按比例縮放的器件。finFET是非平面晶體管，其中溝道區(qū)被形成在薄半導(dǎo)體鰭(semiconductor fin)的中間，在相對(duì)的端部有源/漏區(qū)。柵被形成在鄰近溝道區(qū)的半導(dǎo)體鰭的相對(duì)側(cè)壁上。三柵FET具有與finFET類似的結(jié)構(gòu)。然而，該半導(dǎo)體鰭的寬度和高度使得柵可以被形成在溝道區(qū)的三個(gè)側(cè)面上，包括頂表面和相對(duì)的側(cè)壁。由于包住其中頂表面和相對(duì)側(cè)壁相遇的溝道邊角周圍的柵極的二維效應(yīng)，三柵FET與平面FET相比提供了附加的性能杠桿(leverage)，尤其是更好的柵控制。然而，這種性能上的好處分別被溝道區(qū)頂表面和相對(duì)側(cè)壁處的水平和垂直溝道面減小，這些面表現(xiàn)出高寄生電容。提供在最小化溝道面中表現(xiàn)出的寄生電容的同時(shí)加強(qiáng)溝道邊角的電流承載能力的三柵FET，將具有相對(duì)于現(xiàn)有技術(shù)的優(yōu)點(diǎn)。
發(fā)明內(nèi)容
為了加強(qiáng)三柵FET溝道邊角的電流流動(dòng)并同時(shí)抑制水平和垂直溝道面中的電流流動(dòng)，公開了改善的三柵場(chǎng)效應(yīng)晶體管(FET)及形成三柵FET的相關(guān)方法的實(shí)施方式。三柵FET包括鰭形半導(dǎo)體本體，溝道區(qū)和源/漏區(qū)在溝道區(qū)的任一側(cè)上。薄柵極介質(zhì)層包住溝道區(qū)中半導(dǎo)體本體的上邊角的周圍，厚柵極介質(zhì)層位于溝道區(qū)中半導(dǎo)體本體的頂表面和相對(duì)側(cè)壁上。為了進(jìn)一步加強(qiáng)溝道邊角的電流流動(dòng)并抑制垂直和水平溝道面中的電流流動(dòng)，緊鄰溝道區(qū)的源/漏區(qū)僅位于半導(dǎo)體本體的上邊角中。
更具體地，三柵FET的實(shí)施方式包括襯底上的半導(dǎo)體本體。半導(dǎo)體本體可以是鰭形的，并可具有相對(duì)側(cè)壁和端部，以及頂表面和頂表面與相對(duì)側(cè)壁之間的接合處的上邊角。
晶體管還可包括頂表面上的第一柵極介質(zhì)層、相對(duì)側(cè)壁上的第二柵極介質(zhì)層、和上邊角的第三柵極介質(zhì)層。具體地，晶體管在溝道區(qū)中的半導(dǎo)體本體的頂表面上可包括較厚的第一柵極介質(zhì)層。第一柵極介質(zhì)層的寬度可以是半導(dǎo)體本體寬度的至少三分之一。類似地，晶體管在溝道區(qū)中的半導(dǎo)體本體的相對(duì)側(cè)壁上可包括較厚的第二柵極介質(zhì)層。第二柵極介質(zhì)層的高度可以是半導(dǎo)體本體高度的至少三分之一。晶體管也可包括包住溝道區(qū)中半導(dǎo)體本體上邊角周圍的較薄的第三柵極介質(zhì)層，使其分別位于第一柵極介質(zhì)層和第二柵極介質(zhì)層之間的頂表面上和相對(duì)側(cè)壁上。這些柵極介質(zhì)層中的每一個(gè)可以由不同的介質(zhì)材料形成并可具有不同的厚度。然而，第一和第二柵極介質(zhì)層應(yīng)當(dāng)分別比第三柵極介質(zhì)層更厚(例如至少更厚大約3倍)，從而抑制溝道面中的電流流動(dòng)并加強(qiáng)溝道邊角的電流流動(dòng)。
晶體管還可包括在三個(gè)介質(zhì)層中的每一個(gè)上形成的柵極導(dǎo)體。柵極導(dǎo)體可以在半導(dǎo)體本體的相對(duì)端部之間居中或偏離，并在半導(dǎo)體本體內(nèi)限定晶體管的溝道區(qū)。
晶體管也可在半導(dǎo)體本體內(nèi)包括源/漏區(qū)。具體地，晶體管可在半導(dǎo)體本體的上邊角中鄰近柵極導(dǎo)體包括摻雜的源/漏區(qū)。這些源/漏區(qū)可包括從柵極導(dǎo)體延伸到半導(dǎo)體本體的相對(duì)端部的源/漏擴(kuò)散區(qū)。替代地，在半導(dǎo)體本體的上邊角中鄰近柵極導(dǎo)體的第一較低濃度的摻雜劑可限定源/漏擴(kuò)展區(qū)，在半導(dǎo)體本體的相對(duì)端部中的第二較高濃度的摻雜劑限定源/漏擴(kuò)散區(qū)。
如上所述，形成三柵場(chǎng)效應(yīng)晶體管的方法實(shí)施方式包括在半導(dǎo)體層上首先沉積較厚的第一介質(zhì)材料。第一介質(zhì)材料在半導(dǎo)體層的頂表面上被光刻圖案化以形成第一柵極介質(zhì)層。然后，鄰近第一柵極介質(zhì)層，具體地鄰近第一柵極介質(zhì)層側(cè)壁，形成側(cè)壁隔層。隔層和第一柵極介質(zhì)材料的寬度應(yīng)當(dāng)被控制成使得第一柵極介質(zhì)層的寬度為隨后形成的半導(dǎo)體本體的寬度的至少三分之一。
在形成側(cè)壁隔層之后，為了在第一柵極介質(zhì)層和側(cè)壁隔層下方形成半導(dǎo)體本體，執(zhí)行對(duì)半導(dǎo)體層有選擇性的定向刻蝕工藝。可選地，一旦形成半導(dǎo)體本體，可以選擇性地去除側(cè)壁隔層。
然后，在半導(dǎo)體本體的相對(duì)側(cè)壁上形成第二柵極介質(zhì)層。通過沉積與第一介質(zhì)材料不同材料和/或具有不同厚度的第二介質(zhì)材料，可以形成第二柵極介質(zhì)層。如果沒有從第一柵極介質(zhì)層去除側(cè)壁隔層并且該側(cè)壁隔層由與第二介質(zhì)材料相同的材料形成，可以在半導(dǎo)體本體的相對(duì)側(cè)壁上、在側(cè)壁隔層上和在第一柵極介質(zhì)層上沉積第二介質(zhì)材料的較厚的覆蓋層(blanket layer)。然后，可以執(zhí)行選擇性的定向刻蝕工藝，以便從第一柵極介質(zhì)層和從側(cè)壁隔層去除第二介質(zhì)材料，以完全去除側(cè)壁隔層，并在上邊角處從半導(dǎo)體本體的相對(duì)側(cè)壁去除第二介質(zhì)材料。定向刻蝕工藝可以被控制成使得相對(duì)側(cè)壁上第二介質(zhì)材料的剩余部分形成第二柵極介質(zhì)層，并使得第二柵極介質(zhì)層具有相對(duì)側(cè)壁高度至少三分之一的高度。
替代地，如果從第一柵極介質(zhì)層去除側(cè)壁隔層，可以在半導(dǎo)體本體的相對(duì)側(cè)壁以及頂表面的露出部分上、和第一柵極介質(zhì)層上沉積第二介質(zhì)材料的覆蓋層。然后，可以執(zhí)行選擇性的定向刻蝕工藝，以便從第一柵極介質(zhì)層和在上邊角處從半導(dǎo)體本體的頂表面和相對(duì)側(cè)面去除第二介質(zhì)材料。再次，該定向刻蝕工藝可以被控制成使得相對(duì)側(cè)壁上第二介質(zhì)材料的剩余部分形成第二柵極介質(zhì)層，并使得第二柵極介質(zhì)層具有相對(duì)側(cè)壁高度至少三分之一的高度。
一旦第一和第二柵極介質(zhì)層被形成，如上所述，可以在半導(dǎo)體本體的露出的上邊角上、鄰近頂表面上的第一柵極介質(zhì)層和相對(duì)側(cè)壁上的第二柵極介質(zhì)層形成第三柵極介質(zhì)層。具體地，可以通過在半導(dǎo)體本體上圍繞上邊角生長氧化物層，形成第三柵極介質(zhì)層。氧化物層的生長可以被控制成使得第三柵極介質(zhì)層被形成為小于第一和/或第二柵極介質(zhì)層厚度的大約1/3。
在各個(gè)柵極介質(zhì)層形成之后，可以在半導(dǎo)體本體上柵極介質(zhì)層上方沉積柵極導(dǎo)體，并光刻圖案化。圖案化的柵極導(dǎo)體可以在半導(dǎo)體本體的相對(duì)端部之間居中或偏離，從而限定FET的溝道區(qū)。
一旦形成柵極導(dǎo)體，可以通過注入工藝、向外擴(kuò)散工藝或注入工藝和向外擴(kuò)散工藝的組合，在半導(dǎo)體本體中形成源/漏區(qū)。
在本發(fā)明的一種實(shí)施方式中，為了進(jìn)一步加強(qiáng)所得到的三柵FET的溝道邊角并抑制溝道面，可以在半導(dǎo)體本體的上邊角(獨(dú)立地)中鄰近柵極導(dǎo)體形成源/漏區(qū)。例如，從柵極導(dǎo)體向相對(duì)端部延伸、并且未被柵極導(dǎo)體或厚柵極介質(zhì)層(即第一和第二柵極介質(zhì)層)阻擋的半導(dǎo)體本體的上邊角可以被注入摻雜劑，以形成源/漏擴(kuò)散區(qū)。替代地，可以選擇性地去除預(yù)先生長在半導(dǎo)體本體的上邊角上(并且未被柵極導(dǎo)體阻擋)的氧化物層(即第三柵極介質(zhì)層)。然后，可以沉積高摻雜水平的薄膜，使得摻雜劑可以在從柵極導(dǎo)體至相對(duì)端部的上邊角處從薄膜向外擴(kuò)散到露出的半導(dǎo)體本體中。
在本發(fā)明的另一種實(shí)施方式中，為了進(jìn)一步加強(qiáng)所得到的三柵FET的溝道邊角并抑制溝道面，可以在上邊角中鄰近柵極導(dǎo)體形成源/漏擴(kuò)展區(qū)，并且在半導(dǎo)體本體的整個(gè)相對(duì)端部形成深源/漏擴(kuò)散區(qū)。例如，可以選擇性地去除相對(duì)端部處半導(dǎo)體本體的頂表面上的第一柵極介質(zhì)層和氧化物層(即第三柵極介質(zhì)層)的一部分。然后，可以執(zhí)行注入工藝，使得第一較低濃度的摻雜劑被注入到鄰近柵極導(dǎo)體的半導(dǎo)體本體的上邊角中，以形成源/漏擴(kuò)展區(qū)，并且第二較高濃度的摻雜劑被注入到半導(dǎo)體本體的相對(duì)端部中，以形成源/漏擴(kuò)散區(qū)。替代地，除了從相對(duì)端部去除氧化物層，也可以從上邊角選擇性地去除氧化物層。然后，可以沉積高摻雜水平的薄膜，使得摻雜劑可以在上邊角和相對(duì)端部處向外擴(kuò)散到露出的半導(dǎo)體中。該向外擴(kuò)散工藝可以被控制成使得第一較低濃度的摻雜劑向外擴(kuò)散到鄰近柵極導(dǎo)體的半導(dǎo)體本體的上邊角中，以形成源/漏擴(kuò)展區(qū)，并且第二較高濃度的摻雜劑向外擴(kuò)散到半導(dǎo)體本體的相對(duì)端部中，以形成源/漏擴(kuò)散區(qū)。替代地，可以通過上述注入和向外擴(kuò)散工藝的組合，實(shí)現(xiàn)源/漏擴(kuò)展區(qū)和深源/漏擴(kuò)散區(qū)中的不同摻雜水平。
本發(fā)明實(shí)施方式的這些和其他方面將在結(jié)合下文的說明和附圖考慮時(shí)被更好地評(píng)價(jià)和理解。然而，應(yīng)當(dāng)理解，下文的說明盡管表示本發(fā)明的優(yōu)選實(shí)施方式及其大量的細(xì)節(jié)，但只是以示例說明而非限制的方式給出?？梢栽诒景l(fā)明實(shí)施方式的范圍內(nèi)進(jìn)行許多改變和變更，而不背離其精神，本發(fā)明的實(shí)施方式將包括所有的這類變更。
參照附圖，從下文的詳細(xì)說明中將更好地理解本發(fā)明，其中圖1是說明三柵FET中溝道邊角傳導(dǎo)(conduction)的示意圖；圖2是說明本發(fā)明三柵FET的實(shí)施方式的前截面的示意圖；圖3a是說明本發(fā)明的三柵FET另一實(shí)施方式的經(jīng)過中心面A(參見圖2)的側(cè)截面的示意圖；圖3b是說明經(jīng)過圖3a中實(shí)施方式偏離中心的面B(參見圖2)的側(cè)截面的示意圖；圖4a是說明本發(fā)明的三柵FET另一實(shí)施方式的經(jīng)過中心面A(參見圖2)的側(cè)截面的示意圖；圖4b是說明經(jīng)過圖4a中實(shí)施方式偏離中心的面B(參見圖2)的側(cè)截面的示意圖；圖5是說明形成三柵FET的方法的實(shí)施方式的流程圖；圖6是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；圖7是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；圖8是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；圖9是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；圖10是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；圖11是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；
圖12是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；圖13是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；圖14是說明本發(fā)明部分完成的結(jié)構(gòu)的前截面的示意圖；圖15是說明圖14的頂視圖的示意圖；圖16是說明本發(fā)明部分完成的結(jié)構(gòu)的頂視圖的示意圖；圖17是說明本發(fā)明部分完成的結(jié)構(gòu)的頂視圖的示意圖；圖18是說明本發(fā)明部分完成的結(jié)構(gòu)的頂視圖的示意圖；圖19是說明本發(fā)明部分完成的結(jié)構(gòu)的頂視圖的示意圖；圖20是說明本發(fā)明部分完成的結(jié)構(gòu)的頂視圖的示意圖；圖21是說明本發(fā)明部分完成的結(jié)構(gòu)的頂視圖的示意圖；以及圖22是說明本發(fā)明部分完成的結(jié)構(gòu)的頂視圖的示意圖。
具體實(shí)施例方式
參照非限制性的實(shí)施方式更全面地解釋本發(fā)明的實(shí)施方式及其各種特征和有益的細(xì)節(jié)，結(jié)合
這些非限制性的實(shí)施方式，并在下文的說明中詳述。應(yīng)當(dāng)注意，附圖中說明的特征沒有必要按比例繪制。省略對(duì)公知的部件和處理技術(shù)的描述，以免不必要地混淆本發(fā)明的實(shí)施方式。希望本文使用的實(shí)例只是便于理解本發(fā)明實(shí)施方式可以實(shí)現(xiàn)的方式，并且進(jìn)而使得本領(lǐng)域的技術(shù)人員能夠?qū)嵤┍景l(fā)明。因此，這些實(shí)例不應(yīng)被理解成限制本發(fā)明實(shí)施方式的范圍。
如上所述，三柵場(chǎng)效應(yīng)晶體管(三柵FET)具有與鰭型場(chǎng)效應(yīng)晶體管(finFET)相似的結(jié)構(gòu)。然而，在三柵FET中，半導(dǎo)體鰭寬度和高度使得柵極(即柵極介質(zhì)-柵極導(dǎo)體疊層)可以被形成在溝道區(qū)的三個(gè)側(cè)面上，包括頂表面和相對(duì)側(cè)壁。由于包住溝道邊角(即，其中頂表面和相對(duì)側(cè)壁相遇的溝道區(qū)上邊角)周圍的柵極的二維效應(yīng)，三柵FET與平面FET相比提供了附加的性能杠桿(leverage)，尤其是更好的柵控制。然而，該性能優(yōu)點(diǎn)被水平溝道面和平行的垂直溝道面(即分別在半導(dǎo)體鰭溝道區(qū)的頂表面和相對(duì)側(cè)壁處形成的垂直和水平面)減小。具體地，這些溝道面表現(xiàn)出高寄生電容，并因而限制了溝道邊角的性能優(yōu)點(diǎn)。例如，圖1說明與溝道區(qū)的總寬度(即半導(dǎo)體鰭的兩倍高度加寬度)相比的三柵FETs的漏電流(Id-sat)的模擬結(jié)果。對(duì)零的x截距是大約-30nm。x截距的負(fù)值表示三柵FET的溝道區(qū)中的上邊角輸送與30nm寬的平面器件同樣多的電流。然而，為了獲得這些溝道邊角中表現(xiàn)的傳導(dǎo)的完全優(yōu)點(diǎn)，三柵FET的平面部分的尺寸將必須比1/3×30nm(即10nm)小許多。不幸地，這樣的尺度對(duì)于制造而言是有挑戰(zhàn)性的，并且可能導(dǎo)致遷移率劣化。
因此，所公開的是抑制垂直和水平溝道平面以最小化寄生電容、優(yōu)化溝道邊角的電流承載能力、以及具有可以使用目前現(xiàn)有技術(shù)制造的尺度的三柵FET結(jié)構(gòu)的實(shí)施方式。圖2是說明本發(fā)明三柵FET的實(shí)施方式經(jīng)過溝道區(qū)的前視圖截面的圖。圖3是說明圖2的三柵FET經(jīng)過源/漏區(qū)的側(cè)視圖截面的圖。圖4是說明圖2的經(jīng)過不同配置的源/漏區(qū)的側(cè)視圖截面的圖。結(jié)合參照?qǐng)D2-4，本發(fā)明的三柵FET100的實(shí)施方式可包括鰭形半導(dǎo)體本體150，該半導(dǎo)體本體包括溝道區(qū)125和溝道區(qū)125兩側(cè)上的源/漏區(qū)(參見圖3的120和圖4的120a-b)。薄柵介質(zhì)層113包住溝道區(qū)125中半導(dǎo)體本體150的上邊角193的周圍，以加強(qiáng)溝道邊角的電流承載能力。附加地，厚柵極介質(zhì)層111，112位于溝道區(qū)125中半導(dǎo)體本體150的頂表面191和相對(duì)側(cè)壁192上，以抑制溝道面中的電流流動(dòng)。為了進(jìn)一步加強(qiáng)溝道邊角的電流流動(dòng)并抑制溝道面中的電流流動(dòng)，源/漏區(qū)(例如圖3中的源/漏擴(kuò)散區(qū)120和圖4的源/漏擴(kuò)展區(qū)120a)緊鄰溝道區(qū)125，但僅在半導(dǎo)體本體150的上邊角193中，在此處頂表面191和相對(duì)側(cè)壁192相遇。
具體地，三柵晶體管100的實(shí)施方式包括襯底110(例如，埋著氧化物102-硅101堆疊的絕緣體上硅(S027)晶片)上的半導(dǎo)體(例如硅或硅鍺)本體150。半導(dǎo)體本體150可以為鰭型，高度142約為10-100nm，寬度182在高度142的1/2至2倍之間。半導(dǎo)體本體150具有相對(duì)側(cè)壁192和端部194，頂表面191和頂表面191與相對(duì)側(cè)壁192之間的上邊角193。晶體管100還可包括頂表面191上的第一柵極介質(zhì)層111、相對(duì)側(cè)壁192上的第二柵極介質(zhì)層112、和上邊角193的第三柵極介質(zhì)層113。具體地，晶體管100可在半導(dǎo)體本體150的溝道區(qū)125頂表面191上包括較厚的第一柵極介質(zhì)層111(例如，大約3-30nm厚的氧化物層)。第一柵極介質(zhì)層111的寬度181可以是半導(dǎo)體本體150寬度182的至少三分之一。類似地，晶體管100可在半導(dǎo)體本體150的溝道區(qū)125相對(duì)側(cè)壁192上包括較厚的第二柵極介質(zhì)層112(例如，大約3-30nm厚的氮化物層)。第二柵極介質(zhì)層112的高度141可以是半導(dǎo)體本體150高度142的至少三分之一。晶體管100也可包括包住半導(dǎo)體本體150的溝道區(qū)125上邊角193周圍的較薄的第三柵極介質(zhì)層113(例如，大約1-10nm的氧化物層)，使其分別位于第一柵極介質(zhì)層111和第二柵極介質(zhì)層112之間的頂表面191和相對(duì)側(cè)壁192上。柵極介質(zhì)層111，112，113中的每一個(gè)可由不同的介質(zhì)材料(例如氮化物、氧化物、或其它合適的介質(zhì)材料)形成，并可具有不同的厚度。然而，第一柵極介質(zhì)層111和第二柵極介質(zhì)層112應(yīng)當(dāng)分別比第三柵極介質(zhì)層113更厚(例如至少更厚大約3倍)，從而抑制溝道面中的電流流動(dòng)并加強(qiáng)溝道邊角的電流流動(dòng)。
晶體管100還可包括在三個(gè)介質(zhì)層111，112，113中的每一個(gè)上形成的柵極導(dǎo)體105。柵極導(dǎo)體105可以在半導(dǎo)體本體150的相對(duì)端部194之間居中或偏離，從而限定晶體管100的溝道區(qū)125。
晶體管100也可在柵極導(dǎo)體105的兩側(cè)上在半導(dǎo)體本體內(nèi)包括源/漏區(qū)。具體地，晶體管100可在半導(dǎo)體本體的上邊角193中包括摻雜的源/漏區(qū)。參照?qǐng)D3a-3b，在本發(fā)明的一個(gè)實(shí)施方式中，這些源/漏區(qū)可包括從柵極導(dǎo)體105延伸到半導(dǎo)體本體的相對(duì)端部194的源/漏擴(kuò)散區(qū)120。因而，具體地參照?qǐng)D3a，經(jīng)過中心面A(參見圖2)的側(cè)視圖截面說明該實(shí)施方式的摻雜源/漏區(qū)120未位于沿半導(dǎo)體本體120中心的位置上。此外，具體地參照?qǐng)D3B，經(jīng)過偏離中心的面B(參見圖2)的側(cè)視圖截面說明該實(shí)施方式的摻雜源/漏區(qū)120位于上邊角193中，并從相對(duì)端部194延伸到柵極導(dǎo)體105。
替代地，參照?qǐng)D4a-4b，在本發(fā)明的另一實(shí)施方式中，鄰近柵極導(dǎo)體105的上邊角193可包含第一較低濃度的摻雜劑以限定源/漏擴(kuò)展區(qū)120a，并且半導(dǎo)體本體150的相對(duì)端部194(不限于邊角自身)可包含第二較高濃度的摻雜劑以限定深源/漏擴(kuò)散區(qū)120b。因而，具體地參照?qǐng)D4a，經(jīng)過中心面A(參見圖2)的側(cè)視圖截面說明該實(shí)施方式的摻雜源/漏擴(kuò)展區(qū)120a未位于沿半導(dǎo)體本體120中心的位置上。此外，具體地參照?qǐng)D4B，經(jīng)過偏離中心的面B(參見圖2)的側(cè)視圖截面說明該實(shí)施方式的摻雜源/漏擴(kuò)散區(qū)120b位于相對(duì)端部194處整個(gè)半導(dǎo)體本體中。
參照?qǐng)D5，形成三柵場(chǎng)效應(yīng)晶體管100的方法的實(shí)施方式，如上所述，包括在半導(dǎo)體層103(例如，絕緣體上硅(SOI)晶片上大約10-100nm的半導(dǎo)體層103)上首先沉積較厚的第一介質(zhì)材料104(例如，大約3-30nm厚的氧化物層)(502，參見圖6)。然后，第一介質(zhì)材料104在半導(dǎo)體層103的頂表面191上被光刻圖案化以形成第一柵極介質(zhì)層111(504，參見圖7)。第一柵極介質(zhì)層111可以形成預(yù)定的寬度181，該寬度與目前現(xiàn)有技術(shù)的最小光刻尺度相等。
然后，鄰近第一柵極介質(zhì)層111，并且更具體地鄰近第一柵極介質(zhì)層側(cè)壁，形成側(cè)壁隔層160(例如大約3-30nm寬的氮化物隔層)(506，參見圖7)?？梢允褂糜糜趥?cè)壁隔層形成的傳統(tǒng)方法形成側(cè)壁隔層160。然而，側(cè)壁隔層160和第一柵極介質(zhì)層111的寬度161和181分別應(yīng)當(dāng)受控制，以便控制第一柵極介質(zhì)層111與隨后形成的半導(dǎo)體本體相比的相對(duì)寬度。具體地，半導(dǎo)體本體150的寬度(圖2中的項(xiàng)目182)將與隔層160和第一柵極介質(zhì)層111的組合寬度相等。為了保證充分抑制水平溝道面中的電流流動(dòng)，隔層160和第一柵極介質(zhì)材料141的寬度161和181分別應(yīng)當(dāng)受控制，使得第一柵極介質(zhì)層111的寬度181為半導(dǎo)體本體150的寬度182的至少三分之一。
在形成側(cè)壁隔層(步驟506)之后，為了在第一柵極介質(zhì)層111和側(cè)壁隔層160下方形成鰭形半導(dǎo)體本體150，執(zhí)行對(duì)半導(dǎo)體層103有選擇性的定向刻蝕工藝(508，參見圖8)?？蛇x地，一旦形成半導(dǎo)體本體，可以選擇性地去除側(cè)壁隔層(509，參見圖9)。
然后，在半導(dǎo)體本體150的相對(duì)側(cè)壁192上形成第二柵極介質(zhì)層(510)。通過沉積與第一介質(zhì)材料不同材料和/或具有不同厚度的第二介質(zhì)材料，可以形成第二柵極介質(zhì)材料(512)。參照?qǐng)D10，如果未從第一柵極介質(zhì)層111去除側(cè)壁隔層160，并且側(cè)壁隔層160由與第二介質(zhì)材料170(例如，氮化物)相同的材料形成，可以在半導(dǎo)體本體150的相對(duì)側(cè)壁192上、在側(cè)壁隔層160上和在第一柵極介質(zhì)層111上沉積較厚的第二介質(zhì)材料覆蓋層170(例如，大約3-30nm厚的覆蓋氮化物層)(512) 然后，可以執(zhí)行選擇性的定向刻蝕工藝，以便從第一柵極介質(zhì)層111和從側(cè)壁隔層160去除第二介質(zhì)材料170，以完全去除側(cè)壁隔層160，并在頂邊角193處從半導(dǎo)體本體150的相對(duì)側(cè)壁192去除第二介質(zhì)材料170的一部分(514，參見圖12)。此外，該定向刻蝕步驟(514)可以受控制，使得第二介質(zhì)材料的一部分留在相對(duì)側(cè)壁192上，以形成第二柵極介質(zhì)層112，并使得第二柵極介質(zhì)層112具有相對(duì)側(cè)壁192高度142至少三分之一的高度141。注意，如果使用該技術(shù)，則定向刻蝕步驟(514)必須受特殊的控制，使得側(cè)壁隔層160被完全去除，并且露出頂邊角193處的半導(dǎo)體層頂表面。因而，從相對(duì)側(cè)壁192去除的第二介質(zhì)材料170的深度143必須與側(cè)壁隔層160高度至少相等(即第一柵極介質(zhì)層的厚度144)。
替代地，參考圖11，如果從第一柵極介質(zhì)層去除側(cè)壁隔層(在步驟509)，可以在相對(duì)側(cè)壁192以及半導(dǎo)體本體150的頂表面191的露出部分上、和第一柵極介質(zhì)層111上沉積第二介質(zhì)材料170的覆蓋層(510)。然后，可以執(zhí)行選擇性的定向刻蝕步驟，以便從第一柵極介質(zhì)層和在上邊角處從半導(dǎo)體本體的頂表面和相對(duì)側(cè)壁去除第二介質(zhì)材料(514)。再次，定向刻蝕工藝可以受控制，使得相對(duì)側(cè)壁192上剩余的部分第二介質(zhì)材料形成第二柵極介質(zhì)層112，并使得第二柵極介質(zhì)層112具有相對(duì)側(cè)壁192高度142至少三分之一的高度141。注意，如果使用該技術(shù)，則從相對(duì)側(cè)壁192去除的第二介質(zhì)材料170的深度143可以小于第一柵極介質(zhì)材料的厚度144。此外，側(cè)壁隔層材料可以與第二介質(zhì)材料不同。
一旦第一和第二柵極介質(zhì)層被形成(在步驟502-514)，如上所述，可以在半導(dǎo)體本體150的露出的上邊角193上、鄰近頂表面191上的第一柵極介質(zhì)層111和相對(duì)側(cè)壁192上的第二柵極介質(zhì)層112形成較薄的第三柵極介質(zhì)層113(516，參見圖13)。具體地，例如通過在半導(dǎo)體本體150上圍繞上邊角193生長大約1-10nm的氧化物層，可以形成第三柵極介質(zhì)層113(518)。氧化物層的生長可以受控制，使得第三柵極介質(zhì)層113被形成為小于第一柵極介質(zhì)層111和/或第二柵極介質(zhì)層112厚度的大約1/3。
在各個(gè)柵極介質(zhì)層形成(步驟502-518)之后，可以在半導(dǎo)體本體150上柵極介質(zhì)層111，112，113上方沉積柵極導(dǎo)體105，并光刻圖案化(520)。圖14和15說明在步驟520之后部分完成的本發(fā)明的三柵FET100的前截面和頂視圖。圖案化的柵極導(dǎo)體105可以在半導(dǎo)體本體150的相對(duì)端部194之間居中或偏離，從而限定FET的溝道區(qū)125。
一旦形成柵極導(dǎo)體105(在步驟520)，可以通過向半導(dǎo)體本體中鄰近溝道區(qū)125導(dǎo)入合適的摻雜劑，形成源/漏區(qū)120。這可通過使用公知的處理技術(shù)來實(shí)現(xiàn)，例如通過注入工藝或向外擴(kuò)散工藝實(shí)現(xiàn)(524)。具體地，可以導(dǎo)入p型摻雜劑(例如硼)以形成p-FET的源/漏區(qū)，或者可以導(dǎo)入n型摻雜劑(例如磷、砷或銻)以形成n-FET的源/漏區(qū)。
在本發(fā)明的一種實(shí)施方式中，為了進(jìn)一步加強(qiáng)所得到的三柵FET的溝道邊角并抑制溝道面，可以僅在半導(dǎo)體本體120的上邊角193中鄰近柵極導(dǎo)體105形成源/漏區(qū)120。例如，從柵極導(dǎo)體105向相對(duì)端部194延伸、并且未被柵極導(dǎo)體或厚柵極介質(zhì)層(即第一柵極介質(zhì)層111和第二柵極介質(zhì)層112)阻擋的半導(dǎo)體本體150的上邊角193可以被注入選定的摻雜劑，以形成源/漏擴(kuò)散區(qū)120(526，參見圖16)。替代地，可以從半導(dǎo)體本體的上邊角193選擇性地去除預(yù)先生長在半導(dǎo)體本體120的上邊角(在步驟516)上、并且在形成柵極導(dǎo)體105(在步驟520)期間未被阻擋的氧化物層113(即第三柵極介質(zhì)層113，參見圖15)(參見圖17)。然后，可以沉積具有高水平的選定摻雜劑的薄膜，使得摻雜劑可以在柵極導(dǎo)體105和相對(duì)端部194之間從薄膜向外擴(kuò)散到半導(dǎo)體本體120的上邊角193中(參見圖18)。
在本發(fā)明的另一種實(shí)施方式中，為了進(jìn)一步加強(qiáng)所得到的三柵FET的溝道邊角并抑制溝道面，可以在半導(dǎo)體本體120的上邊角193中鄰近柵極導(dǎo)體105形成源/漏擴(kuò)展區(qū)120a，并且在半導(dǎo)體本體120的整個(gè)相對(duì)端部194形成深源/漏擴(kuò)散區(qū)120b。例如，可以去除半導(dǎo)體本體150的頂表面191上相對(duì)端部194處第一柵極介質(zhì)層111和氧化物層113(即第三柵極介質(zhì)層113)的一部分，并且可選地，也可以去除上邊角193中鄰近柵極導(dǎo)體105的剩余的露出氧化物層113(528，參見上文的詳細(xì)討論和圖19)?？梢酝ㄟ^圖案化結(jié)構(gòu)上方的掩模使得半導(dǎo)體本體的相對(duì)端部露出，實(shí)現(xiàn)步驟528。然后，可以執(zhí)行合適的刻蝕步驟以便從相對(duì)端部去除介質(zhì)層?？梢匀コ谀?，并且可選地，可以執(zhí)行受控制的定向刻蝕步驟以去除露出的氧化物層113的剩余部分，而不必完全去除第一介質(zhì)層111。在步驟528之后，可以執(zhí)行注入步驟，使得第一較低濃度的摻雜劑被注入到鄰近柵極導(dǎo)體105的半導(dǎo)體本體150的上邊角193中，以形成深源/漏擴(kuò)展區(qū)120a，并且第二較高濃度的摻雜劑被注入到半導(dǎo)體本體150的相對(duì)端部194中，以形成深源/漏擴(kuò)散區(qū)120b(530，參見圖20)。通過進(jìn)行兩步注入工藝實(shí)現(xiàn)不同的濃度，其中在兩步之一的期間遮擋源/漏擴(kuò)展區(qū)。替代地，如果完全去除氧化物層113(即從半導(dǎo)體本體120的相對(duì)端部194和上邊角193去除)(在步驟528，參見圖21)，之后，可以使用向外擴(kuò)散步驟以便分別向半導(dǎo)體本體120的上邊角和相對(duì)端部導(dǎo)入摻雜劑，以形成源/漏擴(kuò)展區(qū)120a和源/漏擴(kuò)散區(qū)120b。例如，在步驟528去除選定的介質(zhì)層之后，可以沉積具有高水平的摻雜劑的薄膜，使得摻雜劑可以向外擴(kuò)散到上邊角和相對(duì)端部中(參見圖22)。該向外擴(kuò)散工藝可以使用已知技術(shù)受控制，使得第一較低濃度的摻雜劑向外擴(kuò)散到鄰近柵極導(dǎo)體的半導(dǎo)體本體的上邊角中，以形成源/漏擴(kuò)展區(qū)，并且第二較高濃度的摻雜劑向外擴(kuò)散到半導(dǎo)體本體的相對(duì)端部中，以形成源/漏擴(kuò)散區(qū)。替代地，可以通過上述注入和向外擴(kuò)散工藝的組合，實(shí)現(xiàn)源/漏擴(kuò)展區(qū)120a和深源/漏擴(kuò)散區(qū)120b之間的不同摻雜水平。
為了完成三柵FET結(jié)構(gòu)100，可以執(zhí)行附加的公知處理步驟(例如，形成暈圈、形成隔層、沉積和平面化絕緣體、形成柵極接觸、形成源/漏接觸等)(532)。
因此，上文公開的是抑制溝道區(qū)中垂直和水平溝道平面以最小化寄生電容、優(yōu)化溝道邊角的電流承載能力、以及具有可以使用目前現(xiàn)有技術(shù)制造的尺度的三柵FET結(jié)構(gòu)的實(shí)施方式。三柵FET包括鰭形半導(dǎo)體本體，溝道區(qū)和源/漏區(qū)在溝道區(qū)的任一側(cè)上。厚柵極介質(zhì)層將溝道區(qū)的頂表面和相對(duì)側(cè)壁與柵極導(dǎo)體分開，從而抑制垂直和水平溝道面中的導(dǎo)電性。薄柵極介質(zhì)層將溝道區(qū)的上邊角與柵極導(dǎo)體分開，從而優(yōu)化溝道邊角的導(dǎo)電性。為了進(jìn)一步加強(qiáng)溝道邊角中的電流承載能力，可以形成源/漏區(qū)，使得它們只存在于半導(dǎo)體本體的上邊角處。替代地，可以形成源/漏區(qū)，使得源/漏擴(kuò)展區(qū)只存在于半導(dǎo)體本體的上邊角中鄰近柵極導(dǎo)體處，并且深源/漏擴(kuò)散區(qū)存在于整個(gè)半導(dǎo)體本體中，距柵極導(dǎo)體一定距離。因而，可以實(shí)現(xiàn)同時(shí)表現(xiàn)出很低的寄生電容和電阻的三柵FET結(jié)構(gòu)。
前面對(duì)特定實(shí)施方式的描述將完全地揭示本發(fā)明的一般特性，其他人可以通過應(yīng)用目前的知識(shí)，容易地更改這些特定的實(shí)施方式和/或?qū)⑵涓挠糜诓煌膽?yīng)用，而不背離一般概念，因此，這樣的改用和更改應(yīng)當(dāng)并且希望被理解成包含在所公開的實(shí)施方式的等價(jià)含義和范圍內(nèi)。應(yīng)當(dāng)理解，本文采用的措辭或術(shù)語是為了描述而非限制的目的。因此，盡管已經(jīng)按照實(shí)施方式描述了本發(fā)明，但本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，在所附權(quán)利要求書的精神和范圍內(nèi)，本發(fā)明可以按更改方式實(shí)施。
權(quán)利要求
1.一種場(chǎng)效應(yīng)晶體管，包括襯底上的半導(dǎo)體本體，其中所述半導(dǎo)體本體具有頂表面、相對(duì)側(cè)壁和上邊角；在所述頂表面上的第一柵極介質(zhì)層；在所述相對(duì)側(cè)壁上的第二柵極介質(zhì)層；以及在所述上邊角上鄰近所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層的第三柵極介質(zhì)層，其中所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層二者都比所述第三柵極介質(zhì)層更厚。
2.權(quán)利要求1的晶體管，其中所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層比所述第三柵極介質(zhì)層至少更厚三倍。
3.權(quán)利要求1的晶體管，其中所述第二柵極介質(zhì)層的高度為所述相對(duì)側(cè)壁高度的至少三分之一。
4.權(quán)利要求1的晶體管，其中所述第二柵極介質(zhì)層的寬度為所述頂表面寬度的至少三分之一。
5.一種場(chǎng)效應(yīng)晶體管，包括襯底上的半導(dǎo)體本體，其中所述半導(dǎo)體本體具有頂表面、相對(duì)側(cè)壁和上邊角，并且其中所述半導(dǎo)體本體包括溝道區(qū)和所述上邊角中鄰近所述溝道區(qū)的源/漏區(qū)；在所述頂表面上的第一柵極介質(zhì)層；在所述相對(duì)側(cè)壁上的第二柵極介質(zhì)層；以及在所述上邊角上鄰近所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層的第三柵極介質(zhì)層，其中所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層二者都比所述第三柵極介質(zhì)層更厚。
6.權(quán)利要求5的晶體管，其中所述上邊角中的所述源/漏區(qū)包括源/漏擴(kuò)展區(qū)，并且其中所述半導(dǎo)體本體還具有相對(duì)端部并包括所述相對(duì)端部中的源/漏擴(kuò)散區(qū)。
7.權(quán)利要求5的晶體管，其中所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層比所述第三柵極介質(zhì)層至少更厚三倍。
8.權(quán)利要求5的晶體管，其中所述第二柵極介質(zhì)層的高度為所述相對(duì)側(cè)壁高度的至少三分之一。
9.權(quán)利要求5的晶體管，其中所述第二柵極介質(zhì)層的寬度為所述頂表面寬度的至少三分之一。
10.一種制作場(chǎng)效應(yīng)晶體管的方法，所述方法包括圖案化半導(dǎo)體層的頂表面上的第一介質(zhì)材料，以形成第一柵極介質(zhì)層；形成鄰近所述第一柵極介質(zhì)層的隔層；對(duì)所述半導(dǎo)體層執(zhí)行定向刻蝕，以便在所述第一柵極介質(zhì)層和所述隔層下方形成半導(dǎo)體本體；在所述半導(dǎo)體本體的相對(duì)側(cè)壁上形成第二柵極介質(zhì)層；以及在所述半導(dǎo)體本體的上邊角上鄰近所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層形成第三柵極介質(zhì)層，其中所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層二者都比所述第三柵極介質(zhì)層更厚。
11.權(quán)利要求10的方法，其中所述形成所述第二柵極介質(zhì)層包括沉積與所述第一柵極介質(zhì)材料不同的第二介質(zhì)材料；以及執(zhí)行選擇性的定向刻蝕，以便從所述第一柵極介質(zhì)層和所述隔層去除所述第二介質(zhì)材料、去除所述隔層、并在所述上邊角處從所述相對(duì)側(cè)壁去除所述第二介質(zhì)材料，其中留在所述相對(duì)側(cè)壁上的一部分所述第二介質(zhì)材料形成所述第二柵極介質(zhì)層。
12.權(quán)利要求10的方法，其中所述形成所述第二柵極介質(zhì)層包括去除所述隔層；沉積與所述第一柵極介質(zhì)材料不同的第二介質(zhì)材料；以及執(zhí)行選擇性的定向刻蝕，以便從所述第一柵極介質(zhì)層和在所述上邊角處從所述相對(duì)側(cè)壁去除所述第二介質(zhì)材料，其中留在所述相對(duì)側(cè)壁上的一部分所述第二介質(zhì)材料形成所述第二柵極介質(zhì)層。
13.權(quán)利要求10的方法，其中所述形成所述第三柵極介質(zhì)層包括在所述半導(dǎo)體本體上圍繞所述上邊角生長氧化物層。
14.權(quán)利要求13的方法，其中所述氧化物層的生長受控制，使得所述第三柵極介質(zhì)層被形成為小于所述第二柵極介質(zhì)層厚度的大約1/3。
15.權(quán)利要求10的方法，其中所述第一柵極介質(zhì)層被形成為使得所述第一柵極介質(zhì)層的寬度為所述頂表面寬度的至少三分之一，并且其中所述第二柵極介質(zhì)層被形成為使得所述第二柵極介質(zhì)層的高度為所述相對(duì)側(cè)壁高度的至少三分之一。
16.一種制作場(chǎng)效應(yīng)晶體管的方法，所述方法包括圖案化半導(dǎo)體層的頂表面上的第一介質(zhì)材料，以形成第一柵極介質(zhì)層；形成鄰近所述第一柵極介質(zhì)層的隔層；對(duì)所述半導(dǎo)體層執(zhí)行定向刻蝕，以便在所述第一柵極介質(zhì)層和所述隔層下方形成半導(dǎo)體本體；在所述半導(dǎo)體本體的相對(duì)側(cè)壁上形成第二柵極介質(zhì)層；在所述半導(dǎo)體本體的上邊角上鄰近所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層形成第三柵極介質(zhì)層，其中所述第一柵極介質(zhì)層和所述第二柵極介質(zhì)層二者都比所述第三柵極介質(zhì)層更厚；圖案化所述半導(dǎo)體本體上的柵極導(dǎo)體；以及鄰近所述柵極導(dǎo)體對(duì)所述上邊角摻雜，以形成源/漏區(qū)。
17.權(quán)利要求16的方法，其中所述摻雜包括執(zhí)行注入工藝、執(zhí)行向外擴(kuò)散工藝、以及執(zhí)行注入工藝和向外擴(kuò)散工藝的組合中的一種。
18.權(quán)利要求16的方法，還包括在所述摻雜之前在所述半導(dǎo)體本體的相對(duì)端部處從所述頂表面去除所述第一介質(zhì)層和所述第三柵極介質(zhì)層，以及可選地，鄰近所述柵極導(dǎo)體從所述半導(dǎo)體本體的所述上邊角去除所述第三柵極介質(zhì)層，使得所述摻雜鄰近所述柵極導(dǎo)體向所述上邊角導(dǎo)入摻雜劑從而形成源/漏擴(kuò)展區(qū)，以及向所述相對(duì)端部導(dǎo)入摻雜劑從而形成源/漏擴(kuò)散區(qū)。
19.權(quán)利要求16的方法，其中所述形成所述第二柵極介質(zhì)層包括沉積與所述第一介質(zhì)材料不同的第二介質(zhì)材料；以及執(zhí)行選擇性的定向刻蝕，以便從所述第一柵極介質(zhì)層和所述隔層去除所述第二介質(zhì)材料、去除所述隔層、并在所述上邊角處從所述相對(duì)側(cè)壁去除所述第二介質(zhì)材料，其中留在所述相對(duì)側(cè)壁上的一部分所述第二介質(zhì)材料形成所述第二柵極介質(zhì)層。
20.權(quán)利要求16的方法，其中所述形成所述第二柵極介質(zhì)層包括去除所述隔層；沉積與所述第一柵極介質(zhì)材料不同的第二介質(zhì)材料；以及執(zhí)行選擇性的定向刻蝕，以便從所述第一柵極介質(zhì)層和在所述上邊角處從所述相對(duì)側(cè)壁去除所述第二介質(zhì)材料，其中留在所述相對(duì)側(cè)壁上的一部分所述第二介質(zhì)材料形成所述第二柵極介質(zhì)層。
21.權(quán)利要求16的方法，其中所述形成所述第三柵極介質(zhì)層包括在所述半導(dǎo)體本體上在所述上邊角上生長氧化物層。
22.權(quán)利要求21的方法，其中所述氧化物層的生長受控制，使得所述第三柵極介質(zhì)層被形成為小于所述第二柵極介質(zhì)層厚度的大約1/3。
23.權(quán)利要求16的方法，其中所述第一柵極介質(zhì)層被形成為使得所述第一柵極介質(zhì)層的寬度為所述頂表面寬度的至少三分之一，并且其中所述第二柵極介質(zhì)層被形成為使得所述第二柵極介質(zhì)層的高度為所述相對(duì)側(cè)壁高度的至少三分之一。
全文摘要
公開了三柵場(chǎng)效應(yīng)晶體管的實(shí)施方式，該三柵FET包括鰭形半導(dǎo)體本體，溝道區(qū)和源/漏區(qū)在溝道區(qū)的任一側(cè)上。厚柵極介質(zhì)層將溝道區(qū)的頂表面和相對(duì)側(cè)壁與柵極導(dǎo)體分開，從而抑制溝道面中的導(dǎo)電性。薄柵極介質(zhì)層將溝道區(qū)的上邊角與柵極導(dǎo)體分開，從而優(yōu)化溝道邊角的導(dǎo)電性。為了進(jìn)一步加強(qiáng)溝道邊角中的電流流動(dòng)，可以僅在半導(dǎo)體本體的上邊角中形成源/漏區(qū)。替代地，可以僅在半導(dǎo)體本體的上邊角中鄰近柵極導(dǎo)體形成源/漏擴(kuò)展區(qū)，并且可以在半導(dǎo)體本體的端部中形成深源/漏擴(kuò)散區(qū)。
文檔編號(hào)H01L21/28GK1967874SQ20061014840
公開日2007年5月23日 申請(qǐng)日期2006年11月14日 優(yōu)先權(quán)日2005年11月15日
發(fā)明者安德斯·布賴恩特, 布倫特·A·安德森, 艾德華·J·諾瓦克, 杰弗里·B·約翰遜 申請(qǐng)人:國際商業(yè)機(jī)器公司