專利名稱：溝渠式電容器結(jié)構(gòu)的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種溝渠式電容器結(jié)構(gòu)的制備方法，特別關(guān)于一種可降低電 容器電阻的溝渠式電容器結(jié)構(gòu)的制備方法。
背景技術(shù)：
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元包含一個(gè)存取晶體管和一個(gè)儲(chǔ)存電容 器，其中存取晶體管的源極連接至儲(chǔ)存電容器的一上電極，而儲(chǔ)存電容器的 下電極則連接至一正電壓。特而言之，當(dāng)電容器上儲(chǔ)存的電荷越多，讀出放 大器在讀取數(shù)據(jù)時(shí)因受噪聲影響而產(chǎn)生錯(cuò)誤判讀的情形將可大幅地降低。因 此，目前動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元大多已采用三維結(jié)構(gòu)的堆疊式電容 器或溝渠式電容器結(jié)構(gòu)以提升電容器的荷電量。
圖1是一溝渠式電容器結(jié)構(gòu)10的剖示圖。該溝渠式電容器結(jié)構(gòu)10包含一 硅襯底12、 二個(gè)設(shè)置于該硅襯底12中的溝渠14、 一設(shè)置于該溝渠14外緣的下 電極16、 一設(shè)置于該下電極16內(nèi)緣的介電層18以及一設(shè)置于該介電層18表面 的上電極20、 一設(shè)置于該溝渠14內(nèi)緣的環(huán)狀氧化層22、 一設(shè)置于該上電極20 上的埋置導(dǎo)電帶24以及一填滿介電材料的淺溝渠隔離區(qū)26。該溝渠14內(nèi)的下 電極16、介電層18及上電極20構(gòu)成一電容器30。
一般而言，該上電極20的制備是先通過(guò)沉積工藝形成一填滿該溝渠14的 多晶硅層，再通過(guò)回蝕工藝局部去除該溝渠14上部與硅襯底12表面的多晶硅 層以形成該上電極20于該溝渠14的下部。然而，多晶硅的電阻值較大，其與 該溝渠式電容器10的寄生電容造成阻容遲滯(RC-delay)效應(yīng)，限制動(dòng)態(tài)隨機(jī) 存取存儲(chǔ)器的操作速度。

發(fā)明內(nèi)容
本發(fā)明提供一種可降低電容器電阻的溝渠式電容器結(jié)構(gòu)的制備方法，其 通過(guò)增加設(shè)置于溝渠內(nèi)的上電極的導(dǎo)電摻雜劑濃度而降低其電阻值。
本發(fā)明的溝渠式電容器結(jié)構(gòu)的制備方法首先形成至少一溝渠于一襯底 中，再形成一埋入式下電極于該溝渠的下部外緣。其次，形成一覆蓋該溝渠 內(nèi)側(cè)壁的介電層，并進(jìn)行多次沉積工藝以形成多層多晶硅層于該溝渠內(nèi)，其 中該多次沉積工藝之間通入一含導(dǎo)電摻雜劑的氣體至該溝渠，使得該導(dǎo)電摻 雜劑得以擴(kuò)散進(jìn)入該多晶硅層。之后，利用平坦化工藝及非等向性干蝕刻工 藝局部去除該溝渠上部的多晶硅層而構(gòu)成一上電極于溝渠的下部，并形成一 環(huán)狀絕緣層于該溝渠上部?jī)?nèi)壁，再利用該環(huán)狀絕緣層為摻雜掩模進(jìn)行一摻雜 工藝以將導(dǎo)電摻雜劑注入該上電極。
相較于現(xiàn)有技術(shù)，本發(fā)明制備該溝渠式電容器結(jié)構(gòu)的上電極進(jìn)行多次沉 積工藝以形成多層多晶硅層，且在該沉積工藝之間通入一含導(dǎo)電摻雜劑的氣 體至該溝渠，使得該導(dǎo)電摻雜劑得以擴(kuò)散進(jìn)入該多晶硅層。此外，本發(fā)明亦 使用該環(huán)狀絕緣層為摻雜掩模，進(jìn)行一摻雜工藝以將導(dǎo)電摻雜劑注入該上電 極，其可進(jìn)一步降低該上電極的電阻值。


圖i是一溝渠式電容器結(jié)構(gòu)的剖示圖2至圖14例示本發(fā)明的溝渠式電容器結(jié)構(gòu)的制備方法。
附圖標(biāo)記說(shuō)明
10溝渠式電容器結(jié)構(gòu)12硅襯底
14溝渠16下電極
18介電層20上電極
22環(huán)狀氧化層24埋置導(dǎo)電帶
26淺溝隔離區(qū)28擴(kuò)散導(dǎo)電區(qū)
30電容器40溝渠式電容器結(jié)構(gòu)
42半導(dǎo)體襯底44氧化硅層
46氮化硅層48溝渠
50襯底52介電層
52'埋入式下電極54光致抗蝕劑層
56介電層58介電層
60上電極60A多晶硅層
60B多晶硅層60C多晶硅層
62上電極64導(dǎo)電摻雜劑
具體實(shí)施例方式
圖2至圖14例示本發(fā)明的溝渠式電容器結(jié)構(gòu)40的制備方法。首先形成至 少一溝渠48于一襯底50之中，該襯底50包含一半導(dǎo)體襯底(例如硅襯底)42、 一氧化硅層44以及一氮化硅層46。之后，進(jìn)行一沉積工藝以形成一包含摻雜 劑的介電層52于該溝渠48，其覆蓋該溝渠48的內(nèi)壁及該襯底50表面，如圖3 所示。該介電層52可由砷硅玻璃構(gòu)成，而該摻雜劑即砷離子。
參考圖4,進(jìn)行一旋涂工藝以形成一填滿該溝渠48的光致抗蝕劑層54， 再進(jìn)行一非等向性干蝕刻工藝以局部去除該光致抗蝕劑層54至一預(yù)定深度。 其次，使用該光致抗蝕劑層54為蝕刻掩模并使用緩沖氫氟酸為蝕刻液，進(jìn)行 一濕蝕刻工藝以局部去除該光致抗蝕劑層54上方的介電層52，使得該介電層 52僅覆蓋該溝渠48的下部?jī)?nèi)緣，再將殘留于該溝渠48內(nèi)的光致抗蝕劑層54完 全去除，如圖5所示。
參考圖6,進(jìn)行一沉積工藝以形成一覆蓋該介電層52及該溝渠48內(nèi)壁的 介電層56,其可由四乙氧基硅酸鹽構(gòu)成。其次，進(jìn)行一熱處理工藝以將該介 電層52的摻雜劑擴(kuò)散至該溝渠48的下部外緣的半導(dǎo)體襯底42內(nèi)部而形成一 埋入式下電極52'于該溝渠48的下部外緣。之后，使用緩沖氫氟酸為蝕刻液進(jìn) 行一濕蝕刻工藝以去除該介電層52及該介電層56，如圖7所示。
參考圖8，進(jìn)行一沉積工藝以形成一覆蓋該溝渠48內(nèi)壁的介電層58，其 可為氧化硅-氮化硅的介電疊層結(jié)構(gòu)或氧化硅-氮化硅-氧化硅(ONO)的介電 疊層結(jié)構(gòu)。其次，進(jìn)行一沉積工藝以形成一覆蓋該介電層58的多晶硅層60A ，再通入一含導(dǎo)電摻雜劑的氣體至該溝渠48,因而該導(dǎo)電摻雜劑得以擴(kuò)散進(jìn) 入該多晶硅層60A，使得該多晶硅層60A成為一導(dǎo)電層，如圖9所示。該導(dǎo)電 ^t參雜劑可為N+型，例如砷離子。
參考圖10，進(jìn)行一沉積工藝以形成一覆蓋該多晶硅層60A的多晶硅層 60B,再通入一含導(dǎo)電摻雜劑的氣體至該溝渠48,因而該導(dǎo)電摻雜劑得以擴(kuò) 散進(jìn)入該多晶硅層60B,使得該多晶硅層60B成為一導(dǎo)電層。之后，進(jìn)行一 沉積工藝以形成一填滿該溝渠48的多晶硅層60C，如圖11所示。
參考圖12，進(jìn)行一蝕刻工藝以局部去除該襯底50上方的多晶硅層60A、 60B及60C，再進(jìn)行一非等向性干蝕刻工藝以局部去除該溝渠48內(nèi)的多晶硅 層60A、 60B及60C而形成一填滿該溝渠48下部的上電極60。特而言之，該埋
入式下電4及52'、該介電層58及該上電極60構(gòu)成一電容器62于該溝渠48的下部
參考圖13，進(jìn)行一沉積工藝以形成一環(huán)狀絕緣層64于該溝渠48上部?jī)?nèi)壁 及該襯底50表面，其中該環(huán)狀絕緣層34可由氧化硅構(gòu)成。其次，進(jìn)行一非等 向性干蝕刻工藝以局部去除該襯底50表面的環(huán)狀絕緣層64，使其高度低于該 襯底50表面。之后，使用該氮化硅層46及該環(huán)狀絕緣層64為摻雜掩模，進(jìn)行 一摻雜工藝以將導(dǎo)電摻雜劑64注入該上電極60，以完成該溝渠式電容器結(jié)構(gòu) 40。該導(dǎo)電摻雜劑64可為N"型(例如砷離子)，而注入該上電極60的導(dǎo)電摻雜 劑64可作為電荷載子，降低其電阻值。
相較于現(xiàn)有技術(shù)，本發(fā)明制備該溝渠式電容器結(jié)構(gòu)40的上電極60進(jìn)行多 次沉積工藝以形成該多晶珪層60A、 60B及60C ，且在該沉積工藝之間通入一 含導(dǎo)電摻雜劑的氣體至該溝渠48，使得該導(dǎo)電摻雜劑得以擴(kuò)散進(jìn)入該多晶硅 層60A及60B。此外，本發(fā)明亦使用該氮化硅層46及該環(huán)狀絕緣層34為摻雜 掩模，進(jìn)行一摻雜工藝以將導(dǎo)電摻雜劑64注入該上電極60，其可進(jìn)一步降低 該上電極60的電阻值。
本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而本領(lǐng)域內(nèi)的技術(shù)人員仍 可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因 此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所揭示者，而應(yīng)包括各種不背離本發(fā) 明的替換及修飾，并為所附的權(quán)利要求書(shū)所涵蓋。
權(quán)利要求
1.一種溝渠式電容器結(jié)構(gòu)的制備方法，包含下列步驟形成至少一溝渠于一襯底中；形成一埋入式下電極于該溝渠的下部外緣；形成一覆蓋該溝渠內(nèi)側(cè)壁的介電層；形成一上電極于溝渠的下部；形成一環(huán)狀絕緣層于該溝渠上部?jī)?nèi)壁；以及進(jìn)行一摻雜工藝以將導(dǎo)電摻雜劑注入該上電極。
2. 根據(jù)權(quán)利要求l的溝渠式電容器結(jié)構(gòu)的制備方法，其中該導(dǎo)電摻雜劑 是W型。
3. 根據(jù)權(quán)利要求2的溝渠式電容器結(jié)構(gòu)的制備方法，其中該導(dǎo)電摻雜劑 是砷離子。
4. 根據(jù)權(quán)利要求l的溝渠式電容器結(jié)構(gòu)的制備方法，其中形成一上電極 于該溝渠的下部包含進(jìn)行多次沉積工藝，且在該沉積工藝之間通入一含導(dǎo)電 摻雜劑的氣體至該溝渠。
5. 根據(jù)權(quán)利要求4的溝渠式電容器結(jié)構(gòu)的制備方法，其中該沉積工藝形 成一 多晶硅層于該溝渠的內(nèi)壁，而該導(dǎo)電摻雜劑擴(kuò)散進(jìn)入該多晶硅層。
6. 根據(jù)權(quán)利要求l的溝渠式電容器結(jié)構(gòu)的制備方法，其中形成一上電極 于該溝渠的下部包含進(jìn)行一第 一沉積工藝，形成一第 一多晶硅層于該溝渠的內(nèi)壁； 通入一含導(dǎo)電摻雜劑的氣體至該溝渠，使得該導(dǎo)電摻雜劑擴(kuò)散進(jìn)入該第 一多晶硅層；進(jìn)行一第二沉積工藝，形成一第二多晶硅層于該第一多晶硅層表面；以及通入一含導(dǎo)電摻雜劑的氣體至該溝渠，使得該導(dǎo)電摻雜劑擴(kuò)散進(jìn)入該第 二多晶硅層。
7. 根據(jù)權(quán)利要求6的溝渠式電容器結(jié)構(gòu)的制備方法，其中該導(dǎo)電摻雜劑是N"型。
8. 根據(jù)權(quán)利要求7的溝渠式電容器結(jié)構(gòu)的制備方法，其中該導(dǎo)電摻雜劑 是砷離子。
9. 一種溝渠式電容器結(jié)構(gòu)的制備方法，包含下列步驟 形成至少一溝渠于一襯底中；形成一埋入式下電極于該溝渠的下部外緣； 形成一覆蓋該溝渠內(nèi)側(cè)壁的介電層；進(jìn)行多次沉積工藝且在該沉積工藝之間通入一含導(dǎo)電摻雜劑的氣體至 該溝渠以形成多層填滿該溝渠的導(dǎo)電層；以及局部去除該溝渠上部的導(dǎo)電層而形成一上電極于該溝渠的下部。
10. 根據(jù)權(quán)利要求9的溝渠式電容器結(jié)構(gòu)的制備方法，其中該沉積工藝 形成 一 多晶硅層于該溝渠的內(nèi)壁，而該導(dǎo)電摻雜劑擴(kuò)散進(jìn)入該多晶硅層。
11. 根據(jù)權(quán)利要求9的溝渠式電容器結(jié)構(gòu)的制備方法，其中形成一上電 極于該溝渠的下部包含進(jìn)行 一 第 一 沉積工藝，形成 一 第 一 多晶硅層于該溝渠的內(nèi)壁； 通入一含導(dǎo)電摻雜劑的氣體至該溝渠，使得該導(dǎo)電摻雜劑擴(kuò)散進(jìn)入該第 一多晶硅層；進(jìn)行一第二沉積工藝，形成一第二多晶硅層于該第一多晶硅層表面；以及通入一含導(dǎo)電摻雜劑的氣體至該溝渠，使得該導(dǎo)電摻雜劑擴(kuò)散進(jìn)入該第 二多晶硅層。
12. 根據(jù)權(quán)利要求ll的溝渠式電容器結(jié)構(gòu)的制備方法，其中該導(dǎo)電摻 雜劑是N"型。
13. 根據(jù)權(quán)利要求12的溝渠式電容器結(jié)構(gòu)的制備方法，其中該導(dǎo)電摻 雜劑是砷離子。
全文摘要
本發(fā)明的溝渠式電容器結(jié)構(gòu)的制備方法首先形成至少一溝渠于一襯底中，再形成一埋入式下電極于該溝渠的下部外緣。其次，形成一覆蓋該溝渠內(nèi)側(cè)壁的介電層，并進(jìn)行多次沉積工藝以形成多層多晶硅層于該溝渠內(nèi)，其中該多次沉積工藝之間通入一含導(dǎo)電摻雜劑的氣體至該溝渠，使得該導(dǎo)電摻雜劑得以擴(kuò)散進(jìn)入該多晶硅層。之后，利用平坦化工藝及非等向性干蝕刻工藝局部去除該溝渠上部的多晶硅層而構(gòu)成一上電極于溝渠的下部，并形成一環(huán)狀絕緣層于該溝渠上部?jī)?nèi)壁，再利用該環(huán)狀絕緣層為摻雜掩模進(jìn)行一摻雜工藝以將導(dǎo)電摻雜劑注入該上電極。
文檔編號(hào)H01L21/70GK101188213SQ20061014940
公開(kāi)日2008年5月28日 申請(qǐng)日期2006年11月17日 優(yōu)先權(quán)日2006年11月17日
發(fā)明者廖宏魁, 賴素貞 申請(qǐng)人:茂德科技股份有限公司