專利名稱：金屬導(dǎo)線鑲嵌結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種金屬導(dǎo)線鑲嵌結(jié)構(gòu)及其制造方法，特別是 關(guān)于 一種降低金屬導(dǎo)線之間電容耦合的金屬導(dǎo)線鑲嵌結(jié)構(gòu)及其制 造方法。
背景技術(shù)：
現(xiàn)在大規(guī)模和超大規(guī)模集成電路設(shè)計(jì)中，金屬導(dǎo)線布線方法 主要采用鑲嵌工藝。傳統(tǒng)的金屬導(dǎo)線鑲嵌制造步驟主要是在介電 層內(nèi)形成用于連線的鑲嵌結(jié)構(gòu)溝槽后，在該溝槽內(nèi)鑲嵌導(dǎo)電性較 佳的金屬材料，然后以化學(xué)機(jī)械拋光法移除多余的金屬和介電層 以形成鑲嵌導(dǎo)線，最后在該金屬導(dǎo)線上形成一覆蓋層。
請(qǐng)參考圖1，其是一種現(xiàn)有技術(shù)金屬導(dǎo)線鑲嵌結(jié)構(gòu)的示意圖，
該金屬導(dǎo)線鑲嵌結(jié)構(gòu)1包括一基板10; —設(shè)置在該基板10上的 介電層11,該介電層11具有多個(gè)溝槽15，該多個(gè)溝槽15內(nèi)設(shè)置 多根金屬導(dǎo)線17;—覆蓋層19覆蓋該介電層ll和該金屬導(dǎo)線17。 該金屬鑲嵌結(jié)構(gòu)1的制作步驟如下
一、 提供一基板，形成一介電薄膜和一光阻圖案； 請(qǐng)參考圖2，提供一基板10,在該基板IO上依次形成一介電
薄膜110和一光阻層(圖未示)，對(duì)該光阻層進(jìn)行曝光并顯影，形 成一光阻圖案13。
二、 形成一介電層；
請(qǐng)參考圖3，以該光阻圖案13為掩膜蝕刻該介電薄膜110, 形成多個(gè)溝槽15，該介電薄膜110的剩余部分形成介電層11,繼 而移除該光阻圖案13。
三、 形成一金屬導(dǎo)體層；
請(qǐng)參考圖4，在該介電層11上沉積一金屬導(dǎo)體層170，該金
屬導(dǎo)體層170填充該多個(gè)溝槽15并覆蓋該介電層11。 四、形成多根金屬導(dǎo)線和一保護(hù)層。
請(qǐng)參考圖5，對(duì)該金屬導(dǎo)體層170進(jìn)行一化學(xué)機(jī)械拋光 (Chemical Mechanical Polishing, CMP)的平整化工藝，去除該介電 層11上的金屬，該溝槽15內(nèi)的金屬形成金屬導(dǎo)線17，然后在該 金屬導(dǎo)線17和介電層11上覆蓋一保護(hù)層19,最終形成金屬導(dǎo)線 鑲嵌結(jié)構(gòu)1。
為保證電信號(hào)的正確傳輸，要求盡量減小金屬導(dǎo)線17的阻抗 和相鄰金屬導(dǎo)線17之間的電容效應(yīng)，以避免RC延遲和由電容耦 合引起的漏電流。
但是，隨著集成電路元器件尺寸越來(lái)越小、線路越來(lái)越密集、 單位面積承受越來(lái)越大電流的趨勢(shì)，同層導(dǎo)線間的電場(chǎng)強(qiáng)度越來(lái) 越大，相鄰金屬導(dǎo)線17之間的電容耦合愈加嚴(yán)重，造成較大的 RC延遲，以及較大的漏電流，影響電信號(hào)的正確傳輸，降低集成 電路的性能。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)金屬導(dǎo)線鑲嵌結(jié)構(gòu)中金屬導(dǎo)線之間電容耦 合、由電容耦合引起的RC延遲和漏電流較大的問(wèn)題，有必要提 供一種有效降低金屬導(dǎo)線之間的電容耦合、由電容耦合引起的RC 延遲和漏電流的金屬導(dǎo)線鑲嵌結(jié)構(gòu)。
還有必要提供 一 種上述金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法。 一種金屬導(dǎo)線鑲嵌結(jié)構(gòu)，其包括 一基底、 一第一介電層和 多根金屬導(dǎo)線，該第一介電層設(shè)置在該基底，該第一介電層具有 多個(gè)溝槽，該多根金屬導(dǎo)線鑲嵌在該多個(gè)溝槽內(nèi)。其中，該第一 介電層包括層疊設(shè)置的至少兩層子介電層，至少一子介電層與該 金屬導(dǎo)線之間具有空氣間隙。
一種金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法，其步驟包括提供一基 底；在該基底上依次層疊沉積至少兩層介電薄膜；在該介電薄膜 上形成一光阻層，并曝光顯影形成一光阻圖案；以該光阻圖案為掩膜蝕刻該至少兩層介電薄膜以形成多個(gè)溝槽，該至少兩層介電 薄膜的剩余部分形成至少兩層子介電層，該溝槽在至少一子介電
層處形成凹陷區(qū)域；移除該光阻閨案，利用物理氣相沉積法在該 多個(gè)溝槽內(nèi)沉積多根金屬導(dǎo)線，該凹陷區(qū)域內(nèi)形成空氣間隙。
相較于現(xiàn)有技術(shù)，該金屬導(dǎo)線鑲嵌結(jié)構(gòu)采用至少兩層子介電 層結(jié)構(gòu)，至少一子介電層與該金屬導(dǎo)線之間具有多個(gè)空氣間隙， 空氣具有理論最小相對(duì)介電常數(shù)，從而降低該多根金屬導(dǎo)線之間 的介電常數(shù)，降低金屬導(dǎo)線之間的電容耦合，進(jìn)而減小由電容耦 合產(chǎn)生的RC延遲和漏電流，保證信號(hào)傳輸?shù)臏?zhǔn)確性，有效提高 集成電路的性能。
本發(fā)明金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法中，依次沉積至少兩層 介電薄膜，由蝕刻法在該至少兩層介電薄膜蝕刻多個(gè)溝槽以形成 至少兩層子介電層，通過(guò)控制介電薄膜的材質(zhì)和蝕刻工藝使溝槽 在至少一子介電層處形成凹陷區(qū)域，并在隨后沉積金屬導(dǎo)線工藝 中使該凹陷區(qū)域內(nèi)形成空氣間隙。由于空氣具有理論最小介電常 數(shù)，此方法可以減小金屬導(dǎo)線之間的電容耦合、由電容耦合引起 的RC延遲和漏電流，有效提高集成電路的性能。


圖1是一種現(xiàn)有技術(shù)金屬導(dǎo)線鑲嵌結(jié)構(gòu)的結(jié)構(gòu)示意圖。
圖2至圖5是現(xiàn)有技術(shù)金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造步驟示意圖。
圖6是本發(fā)明金屬導(dǎo)線鑲嵌結(jié)構(gòu)較佳實(shí)施方式的結(jié)構(gòu)示意圖。
圖7至圖12是圖6所示金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造步驟示意圖。
具體實(shí)施例方式
請(qǐng)參考圖6,其是本發(fā)明金屬導(dǎo)線鑲嵌結(jié)構(gòu)較佳實(shí)施方式的 結(jié)構(gòu)示意圖。該金屬導(dǎo)線鑲嵌結(jié)構(gòu)2包括一基底20，該基底20 上設(shè)置一第一介電層21，該第一介電層21具有多個(gè)溝槽27,該
多個(gè)溝槽27內(nèi)鑲嵌多根金屬導(dǎo)線24。該第 一介電層21和該金屬 導(dǎo)線24上設(shè)置一覆蓋層25,該覆蓋層25用來(lái)保護(hù)該金屬導(dǎo)線24 并阻擋該金屬導(dǎo)線24的擴(kuò)散。該覆蓋層25上設(shè)置一第二介電層 26,該第二介電層26用來(lái)使該多根金屬導(dǎo)線24與其它電子器件 相絕緣。
其中，該第一介電層21包括層疊設(shè)置的一第一子介電層211、 一第二子介電層212和一第三子介電層213，該第一子介電層211 和該第三子介電層213均與該金屬導(dǎo)線24相接觸，該第二子介電 層212與該金屬導(dǎo)線24具有一定距離，使該第二子介電層212與 該金屬導(dǎo)線24之間形成多個(gè)空氣間隙(Air Gap)28。
該金屬導(dǎo)線鑲嵌結(jié)構(gòu)2中，第一介電層21采用三層結(jié)構(gòu)，其 中該第二子介電層212與該金屬導(dǎo)線24之間具有空氣間隙。由于 空氣具有理論最小相對(duì)介電常數(shù)，從而降低相鄰金屬導(dǎo)線24之間 的介電常數(shù)，減小相鄰金屬導(dǎo)線24之間的電容耦合，進(jìn)而減小相 鄰金屬導(dǎo)線24之間的RC延遲和漏電流，有效提高集成電路的性 能。
該金屬導(dǎo)線鑲嵌結(jié)構(gòu)2的制造步驟如下
一、 提供一基底并形成多層介電薄膜；
請(qǐng)參考圖7,提供一基底20，并在該基底20上依次層疊沉積 一第一介電薄膜201、一第二介電薄膜202和一第三介電薄膜203。 第一介電薄膜201和第三介電薄膜203的材質(zhì)均是氮化硅(SiNx)， 第二介電薄膜202的材質(zhì)是氧化硅(SiOx)。
二、 形成一光阻圖案；
請(qǐng)參考圖8,在該第三介電薄膜203上形成一光阻層(圖未示)， 并對(duì)該光阻層進(jìn)行曝光顯影，形成光阻圖案22。
三、 形成多個(gè)溝槽；
請(qǐng)參考圖9，以該光阻圖案22為掩膜進(jìn)行一蝕刻工藝，此蝕 刻工藝采用濕蝕刻方法，蝕刻劑是氟化氫和氟化氨(HF+NH4F)的 混合溶液。依次對(duì)該第三介電薄膜203、該第二介電薄膜202和 該第一介電薄膜201進(jìn)行蝕刻，以形成多個(gè)溝槽27。由于氧化硅
的蝕刻速率大于氮化石圭的蝕刻速率，則該第二介電薄膜202的蝕
刻速率大于該第一介電薄膜201和該第三介電薄膜203的蝕刻速 率，從而該溝槽27在該第二介電薄膜202處的蝕刻寬度大亍該溝 槽27在該第一介電薄膜201和該第三介電薄膜203處的蝕刻寬 度，使該溝槽27在該第二介電薄膜212處形成凹陷區(qū)域(未標(biāo)示)。 該第一介電薄膜201、該第二介電薄膜202和該第三介電薄膜203 的剩余部分分別形成第一子介電層211、第二子介電層212和第 三子介電層213。該第一子介電層211、該第二子介電層212和該 第三子介電層213形成第一介電層21。
四、 形成一金屬導(dǎo)體層；
請(qǐng)參考圖io，移除該光阻圖案22后，通過(guò)物理氣相沉積法 (Physical Vapor Deposition, PVD)在第三子介電層213表面和該多 個(gè)溝槽27內(nèi)沉積一金屬導(dǎo)體層240,該金屬導(dǎo)體層240的材質(zhì)是 銅。
由于物理氣相沉積具有準(zhǔn)直性，該第三子介電層213阻擋金 屬進(jìn)入該溝槽27在該第二子介電層212處形成的凹陷區(qū)域內(nèi)，從 而在該凹陷區(qū)域內(nèi)形成空氣間隙28。
五、 形成多根金屬導(dǎo)線；
請(qǐng)參考圖11，對(duì)該金屬導(dǎo)體層240進(jìn)行化學(xué)機(jī)械拋光的平整 化工藝，去除該第三子介電層213上的金屬，該溝槽27內(nèi)的金屬 形成金屬導(dǎo)線24。
六、 形成覆蓋層和第二介電層。
請(qǐng)參考圖12，在該基底20上依次沉積一覆蓋該第三子介電 層213和該多根金屬導(dǎo)線24的覆蓋層25和一第二介電層26，最 終形成如圖6所示的金屬導(dǎo)線鑲嵌結(jié)構(gòu)2。
該金屬導(dǎo)線鑲嵌結(jié)構(gòu)2的制造方法中，依次沉積三層介電薄 膜201、 202、 203,由蝕刻法在該三層介電薄膜201、 202、 203 蝕刻多個(gè)溝槽27以形成三層子介電層211、 212、 213，通過(guò)控制 該三層介電薄膜201、 202、 203的材質(zhì)和蝕刻工藝使該三層介電 薄膜201、 202、 203具有不同的蝕刻寬度，該溝槽27在該第二子
介電層212處形成凹陷區(qū)i或，隨后采用物理氣象沉積法沉積金屬 導(dǎo)線24在該溝槽27內(nèi)，由于物理氣象沉積的準(zhǔn)直性，金屬不能 進(jìn)入該凹陷區(qū)域并在該凹陷區(qū)域形成空氣間隙28。由亍空氣具有 理論最小的介電常數(shù)，此方法可以減小金屬導(dǎo)線24之間的電容耦 合、由電容耦合引起的RC延遲和漏電流，有效提高集成電路的 性能。
但是，本發(fā)明不僅限于上述實(shí)施方式，也可做其它變更。如 該第一子介電層211、該第二子介電層213和該第三子介電層213 均可采用同一種介電材質(zhì)，如均為氧化硅或均為氮化硅。在沉積 過(guò)程中，使該第二子介電層212的沉積速率大于該第一子介電層 211和該第三子介電層213的沉積速率，則該第二子介電層212 的密度小于該第一子介電層211和該第三子介電層213的密度， 從而在蝕刻工藝中，該第二子介電層212的蝕刻速率大于該第一 子介電層211和該第三子介電層212的蝕刻速率，形成溝槽27的 凹陷區(qū)域(未標(biāo)示)。
另外，該金屬導(dǎo)體層240也可采用其它材質(zhì)，如鋁、銀等。 該第一介電層21也可為具有不同蝕刻速率的四層、五層或六 層等多層結(jié)構(gòu)，使該金屬導(dǎo)線24在不同子介電層之間形成空氣間 隙28。
該蝕刻工藝也可采用干蝕刻的方法，蝕刻劑是六氟化硫和四 氟化碳(SF6+CF4)的混合氣體。
權(quán)利要求
1、一種金屬導(dǎo)線鑲嵌結(jié)構(gòu)，其包括一基底、一介電層和多根金屬導(dǎo)線，該介電層設(shè)置在該基底，該介電層具有多個(gè)溝槽，該多根金屬導(dǎo)線鑲嵌在該多個(gè)溝槽內(nèi)，其特征在于該介電層包括層疊設(shè)置的至少兩層子介電層，至少一子介電層與該金屬導(dǎo)線之間具有空氣間隙。
2、 如權(quán)利要求1所述的金屬導(dǎo)線鑲嵌結(jié)構(gòu)，其特征在于該 至少兩層子介電層數(shù)量為三，為依次層疊設(shè)置的第一子介電層、 第二子介電層和第三子介電層，該第二子介電層與該金屬導(dǎo)線之 間具有空氣間隙。
3、 如權(quán)利要求2所述的金屬導(dǎo)線鑲嵌結(jié)構(gòu)，其特征在于該 第 一子介電層和該第三子介電層的材質(zhì)是氮化硅，該第二子介電 層材質(zhì)是氧化硅。
4、 如權(quán)利要求2所述的金屬導(dǎo)線鑲嵌結(jié)構(gòu)，其特征在于該 第一、第二和第三子介電層材質(zhì)均為氧化硅或氮化硅，該第二子 介電層的密度小于該第一子介電層和第三子介電層的密度。
5、 一種金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法，其步驟包括 提供一基底；在該基底上依次層疊沉積至少兩層介電薄膜； 在該介電薄膜上形成一光阻層，并曝光顯影形成一光阻圖案； 以該光阻圖案為掩膜蝕刻該至少兩層介電薄膜以形成多個(gè)溝槽，該至少兩層介電薄膜的剩余部分形成至少兩層子介電層，該溝槽在至少 一 子介電層處形成凹陷區(qū)域；移除該光阻圖案，利用物理氣相沉積法在該多個(gè)溝槽內(nèi)沉積多根金屬導(dǎo)線，該凹陷區(qū)域內(nèi)形成空氣間隙。
6、 如權(quán)利要求5所述的金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法，其特 征在于該至少兩層子介電層的數(shù)量為三，為依次沉積在該基底 的第一子介電層、第二子介電層和第三子介電層，該第二子介電 層與該金屬導(dǎo)線之間具有空氣間隙。
7、 如權(quán)利要求6所述的金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法，其特 征在于該第一子介電層和該第三子介電層的材質(zhì)是氮化硅，該 第二子介電層材質(zhì)是氧化硅。
8、 如權(quán)利要求6所述的金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法，其特 征在于該第一、第二和第三子介電層材質(zhì)均為氧化硅或氮化硅， 該第二子介電層的沉積速率大于該第一子介電層和該第三子介電 層的沉積速率，從而使該第二子介電層的蝕刻速率大于該第 一 子 介電層和該第三子介電層的蝕刻速率。
9、 如權(quán)利要求5所述的金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法，其特 征在于該蝕刻法為濕蝕刻法，用于該濕蝕刻法的蝕刻劑為氟化 氫和氟化氨的混合溶液。
10、 如權(quán)利要求5所述的金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法，其 特征在于該蝕刻法為干蝕刻法，用于該干蝕刻法的蝕刻劑為六 氟化硫和四氟化碳的混合氣體。
全文摘要
一種金屬導(dǎo)線鑲嵌結(jié)構(gòu)，其包括一基底、一介電層和多根金屬導(dǎo)線，該介電層設(shè)置在該基底，該介電層具有多個(gè)溝槽，該多根金屬導(dǎo)線鑲嵌在該多個(gè)溝槽內(nèi)，其中，該介電層包括層疊設(shè)置的至少兩層子介電層，至少一子介電層與該金屬導(dǎo)線之間具有空氣間隙。該金屬導(dǎo)線鑲嵌結(jié)構(gòu)可以有效降低金屬導(dǎo)線之間的電容耦合、由電容耦合引起的RC延遲和漏電流。本發(fā)明還提供一種上述金屬導(dǎo)線鑲嵌結(jié)構(gòu)的制造方法。
文檔編號(hào)H01L23/522GK101192592SQ20061015730
公開日2008年6月4日 申請(qǐng)日期2006年12月1日 優(yōu)先權(quán)日2006年12月1日
發(fā)明者顏碩廷 申請(qǐng)人:群康科技(深圳)有限公司;群創(chuàng)光電股份有限公司