專利名稱：高介電常數(shù)介電層的形成方法、半導體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體裝置的制造方法，且特別涉及一種具有高介電常數(shù)(high-k)的柵極介電層的制造方法。
背景技術(shù)：
隨著集成電路的特征尺寸(feature size)縮小，場效晶體管(FETs)的柵極介電層的厚度也將變得更薄。其原因是當所有的元件皆微型化時，例如柵極寬度縮小，其它元件也必須隨之縮小以維持各元件大小的適當比例，才能使元件正常運作。另一原因是若柵極介電層的厚度越小，則晶體管漏極的電流將會增加。施加于柵極的電壓可在晶體管的溝道區(qū)引發(fā)電荷，并且受引發(fā)的電荷數(shù)量與晶體管漏極的電流量成比例。由柵極介電層兩側(cè)的電位差引發(fā)的電荷是形成電容的原因。
為了使電容量增加，常見技術(shù)通常利用較薄的氧化物作為柵極介電層，例如厚度約10的氧化硅(SiOx)。然而，如此薄的柵極氧化層將使柵極與溝道間的漏電流增加。為了解決該漏電流的問題，常見技術(shù)使用具有更高介電常數(shù)的材料作為柵極介電層，例如介電常數(shù)大于3.9的材料?；蛘?，使用過渡金屬的氧化物，其介電常數(shù)大于20。使用高介電常數(shù)的介電層可在其厚度較厚的情況下仍具有高電容值。因此，利用高介電常數(shù)材料可避免許多關(guān)于柵極介電層厚度太薄引發(fā)的問題。
然而，制作高介電常數(shù)的柵極介電層存在許多問題。舉例而言，制作高介電常數(shù)材料的過程是處于含氧的高溫下，此將導致結(jié)晶的生成以及界面層的產(chǎn)生。生成結(jié)晶的高介電常數(shù)介電層，其表面變得粗糙，并且亦造成不規(guī)則分布的晶界(grain boundary)。若柵極介電層的表面粗糙，會使鄰近介電層附近的溝道區(qū)的電場不均勻。而不規(guī)則分布的晶界，則發(fā)生柵極漏電流的變化。上述的問題皆導致金屬氧化物半導體場效應(yīng)晶體管的性能降低。
例如，當高介電常數(shù)材料受到損害后，其比以熱氧化法成長的氧化硅具有更多的整體缺陷(bulk trap)及界面缺陷(interface trap)。這些缺陷對亞閾值斜率(sub-threshold slope)及閾值電壓(threshold voltage，Vt)造成不利的影響。高缺陷密度亦導致夫倫克爾-普爾(Frenkel-Poole)穿遂漏電流及偏置(bias)溫度的不穩(wěn)定性。并且，平帶電壓(flatband voltage，Vfb)也因缺陷而產(chǎn)生改變。
基于上述的種種問題，目前需要一種能克服常見缺點的高介電常數(shù)柵極介電層的結(jié)構(gòu)及制造方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種于高介電常數(shù)介電層的形成方法，包括于襯底上形成一第一介電層；于第一介電層上形成一金屬材料層；于金屬材料層上形成一第二介電層；以及于一氧化環(huán)境中對襯底實施一退火處理，并持續(xù)退火處理直到第一介電層、金屬材料層及第二介電層結(jié)合形成均質(zhì)的該高介電常數(shù)介電層。
根據(jù)所述的高介電常數(shù)介電層的形成方法，其中該第一介電層及該第二介電層的形成方法包括一非等離子體沉積法。
根據(jù)所述的高介電常數(shù)介電層的形成方法，其中該非等離子體沉積法包括原子層沉積法及化學氣相沉積法。
根據(jù)所述的高介電常數(shù)介電層的形成方法，其中該金屬材料層的形成方法包括等離子體氣相沉積法。
根據(jù)所述的高介電常數(shù)介電層的形成方法，其中該金屬材料層包括選自下列群組的至少兩種材料鈦、鉭、鋯、鑭及其組合。
根據(jù)所述的高介電常數(shù)介電層的形成方法，其中該第一介電層及該第二介電層包括HfSiON、Ta2O5、TiO2、Al2O3、ZrO2、HfO2、Y2O3、HfSiOx、HfAlOx、La2O3、DyScO3、PbTiO3、SrTiO3、PbZrO3、稀土元素氧化物、稀土元素鈧化物、稀土元素鋁酸鹽(aluminates)、稀土元素硅酸鹽(silicates)或其組合。
根據(jù)所述的高介電常數(shù)介電層的形成方法，還包括于該襯底及該均質(zhì)的高介電常數(shù)介電層之間形成一界面層，其中該界面層包括SiN、SiO、SiO2、SiON、Si、Hf、Al、Zr、Ti、Ta、La、Y或其組合。
根據(jù)所述的高介電常數(shù)介電層的形成方法，其中該氧化環(huán)境包括O2、O3、N2O、NOx或其組合。
根據(jù)所述的高介電常數(shù)介電層的形成方法，其中該均質(zhì)的高介電常數(shù)介電層為非晶質(zhì)。
根據(jù)所述的高介電常數(shù)介電層的形成方法，其中該金屬材料層包括一第一金屬及一第二金屬，且該第一金屬及該第二金屬的原子比及厚度比約為3∶7至7∶3。
本發(fā)明另提供一種半導體裝置的制造方法，包括于一襯底上形成一界面層；以及于界面層上形成一均質(zhì)的高介電常數(shù)介電層，其中均質(zhì)的高介電常數(shù)介電層包括一第一金屬氧化物及一第二金屬氧化物，第一及第二金屬氧化物的原子比大致相同。
根據(jù)所述的半導體裝置的制造方法，其中該均質(zhì)的高介電常數(shù)介電層還包括一第三金屬氧化物，并且該第一、第二及第三氧化物具有大致相同的原子比。
本發(fā)明還提供一種半導體裝置，其具有一高介電常數(shù)介電層，該半導體裝置包括一界面層，形成于一襯底上；以及一均質(zhì)的高介電常數(shù)介電層，形成于該界面層上，其中該均質(zhì)的高介電常數(shù)介電層包括一第一金屬氧化物及一第二金屬氧化物，且該均質(zhì)的高介電常數(shù)介電層中的該第一與第二金屬氧化物的原子比大致相同。
根據(jù)所述的半導體裝置，其中該均質(zhì)的高介電常數(shù)介電層還包括一第三金屬氧化物，且該第一、第二及第三氧化物具有大致相同的原子比。
根據(jù)所述的半導體裝置，其中該第二金屬氧化物與該第三金屬氧化物的原子比約介于3∶7至7∶3。
根據(jù)所述的半導體裝置，其中該第二及第三金屬氧化物包括鈦、鉭、鋯或其組合。
通過本發(fā)明可以提高金屬氧化物半導體場效應(yīng)晶體管的性能。


圖1a是表示根據(jù)本發(fā)明實施例的金屬氧化物半導體場效應(yīng)晶體管的制作方法的側(cè)視圖；圖1b是表示根據(jù)本發(fā)明實施例的金屬氧化物半導體場效應(yīng)晶體管的制作方法的側(cè)視圖；圖2是表示根據(jù)本發(fā)明實施例的金屬氧化物半導體場效應(yīng)晶體管的制作方法的側(cè)視圖；圖3a是表示HfO2/Ti/HfO2于退火前后的角析x射線光電子光譜；圖3b是表示HfO2/Ti于退火前后的角析x射線光電子光譜；圖4是表示總介電常數(shù)值與原子比(Ti+Ta)/(Hf+Ti+Ta)的函數(shù)關(guān)系圖；圖5a-5d是表示各種退火前后及各種退火溫度的不同例子的x射線繞射儀光譜；圖6是表示根據(jù)本發(fā)明實施例的金屬氧化物半導體場效應(yīng)晶體管的制作方法的側(cè)視圖；圖7a是表示根據(jù)本發(fā)明實施例的包含多腔反應(yīng)室的集結(jié)式機臺301；圖7b是表示根據(jù)本發(fā)明實施例的晶片在集結(jié)式機臺301的制程流程圖；圖8a是表示根據(jù)本發(fā)明另一實施例的包含多腔反應(yīng)室(multi-chamber)的集結(jié)式機臺301a；圖8b是表示根據(jù)本發(fā)明實施例的晶片在集結(jié)式機臺301a的制程流程圖。
其中，附圖標記說明如下101襯底110第一介電層120第二介電層105界面層115金屬層115x第一金屬層115y第二金屬層125退火130均質(zhì)的高介電常數(shù)介電層133峰值135峰值137界面141介電常數(shù)值
143最適曲線147繞射峰值201MOSFET203有源區(qū)205阱區(qū)207STI215輕摻雜源/漏極區(qū)255重摻雜源/漏極區(qū)211柵極電極220側(cè)壁絕緣層301集結(jié)式機臺305第一非物理氣相沉積腔310金屬沉積腔315第二非物理氣相沉積腔320高溫退火腔322傳輸艙325冷卻室/承載器327前開式通用晶片匣329流程圖305第一非物理氣相沉積310金屬沉積腔315第二非物理氣相沉積腔320高溫退火腔301a集結(jié)式機臺330金屬柵極沉積腔335非物理氣相沉積腔329a流程圖335第一非物理氣相沉積310金屬沉積腔335第一非物理氣相沉積腔
320高溫退火腔330金屬柵極沉積腔具體實施方式
本較佳實施例的操作及制作方法將在以下作詳細說明。然而以下實施例并非本發(fā)明的唯一應(yīng)用，以下的實施例僅是說明本發(fā)明特定的做法及應(yīng)用，其非用以限定本發(fā)明的范圍。
根據(jù)本發(fā)明實施例制作的金屬氧化物半導體場效應(yīng)晶體管(MOSFET)的結(jié)構(gòu)及制程將在以下作說明。雖然下述的實施例將說明一系列的制程步驟，但其是用以說明而不是作為限制的目的。例如，在不脫離本發(fā)明的精神下有些步驟是可以改變順序。并且，不需實施所有實施例的步驟才能執(zhí)行本發(fā)明。另外，本發(fā)明實施例提供的結(jié)構(gòu)及方法亦可應(yīng)用于其它未舉例說明的半導體結(jié)構(gòu)。
本發(fā)明的較佳實施例提供一種于襯底上形成高介電常數(shù)介電層的制造方法，并以金屬氧化物半導體場效應(yīng)晶體管的制程作為示例。圖1a是表示于中間制程階段的金屬氧化物半導體場效應(yīng)晶體管的側(cè)視圖。一半導體襯底101可包括硅、鍺、硅鍺、應(yīng)變硅(strained Si)、應(yīng)變硅鍺、應(yīng)變鍺、三五族元素(如砷化鎵)、硅覆蓋絕緣層(SOI)、鍺覆蓋絕緣層(GOI)、其組合或疊層排列的層(例如Si/SiGe)。半導體襯底101為硅晶片較佳。
經(jīng)由一沉積步驟或晶片清洗步驟于襯底101上形成一界面層(interfacelayer，IL)105。界面層105可包括氮化硅(SiN)、一氧化硅(SiO)、二氧化硅(SiO2)、氮氧化硅(SiON)、硅(Si)、鉿(Hf)、鋁(Al)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鑭(La)、釔(Y)或其組合。該沉積步驟可包括熱氧化法(thermal oxidation)、化學氣相沉積法、等離子體增強化學氣相沉積法(PECVD)、等離子體增強氧化法(plasma-enhanced oxidation)或其它方法。界面層105的厚度以約小于30為佳，并且約小于10較佳。在一實施例中，界面層105是為二氧化硅(SiO2)，其形成方法是將硅襯底101暴露于高溫氧氣或氧化溶液中以分別形成熱氧化層(thermal oxide)或化學氧化層?；蛘撸诹硪粚嵤├?，界面層105為金屬氧化物，其形成方法可通過一非等離子體沉積法(non-plasma deposition)，例如原子層沉積法(ALD)及化學氣相沉積法，沉積金屬氧化物于硅襯底101上；或者，可于后續(xù)的氧化退火(oxidizing annealing)制程125中，氧化由金屬層115擴散出的金屬雜質(zhì)以形成金屬氧化物界面層105。
接著，形成一第一介電層110于界面層105上或是襯底101上(當界面層105不形成時)。第一介電層110較佳為高介電常數(shù)的介電層，例如介電常數(shù)值較二氧化硅大或約大于3.9的材料。其可包括五氧化二鉭(Ta2O5)、二氧化鈦(TiO2)、三氧化二鋁(Al2O3)、二氧化鋯(ZrO2)、二氧化鉿(HfO2)、三氧化二釔(Y2O3)、三氧化二鑭(La2O3)、三氧化鈧鏑(DyScO3)、稀土元素氧化物、稀土元素鈧化物、稀土元素的鋁酸鹽(aluminates)、稀土元素的硅酸鹽(silicates)或其組合。其它可作為第一介電層110的高介電常數(shù)材料亦包括氧化硅鉿(HfSiOx)、氧化鋁鉿(HfAlOx)、氮氧化硅鉿(HfSiON)、鋇鍶化合物(例如鋇鍶鈦氧化物BST)、含鉛化合物(例如PbTiO3)、三氧化鈦鋇(BaTiO3)、三氧化鈦鍶(SrTiO3)、三氧化鋯鉛(PbZrO3)、鉛鍶鈦氧化物(PST)、鉛鋅氮化物(PZN)、鉛鋯鈦氧化物(PZT)、鉛鎂鈮(PMN)、金屬氧化物、金屬硅酸鹽、金屬氮化物及其組合。第一介電層110另可包括硅、鍺、氟、碳、硼、氧、鋁、鈦、鉭、鑭、鈰(Ce)、鉍(Bi)、鎢或鋯。
一般而言，第一介電層110的厚度約為1～100，較佳為約小于50。第一介電層110的形成方法是以非等離子體沉積法較佳，如此可避免等離子體對襯底表面造成損害而形成缺陷。舉例而言，以蒸鍍(evaporationdeposition)、化學氣相沉積法、金屬有機氣相沉積法(MOCVD)、原子層沉積法形成第一介電層110為佳。例如，在一金屬有機氣相沉積制程中，首先蒸發(fā)液態(tài)的金屬有機前體(precursor)形成氣體，并且前體氣體提供襯底的氣壓約0.25～10托(Torr)，較佳為100～500毫托(mTorr)。該金屬有機氣相沉積制程是處于一氧化環(huán)境中以形成具有高介電常數(shù)的金屬氧化物，并且溫度約于350～800℃較佳。
另一實施例是通過一原子層沉積法(ALD)形成第一介電層110。首先，先沉積金屬前體的分子層，例如金屬有機前體或金屬鹵化物前體，接著控制金屬有機物或金屬鹵化物分子層的配位交換以形成介電層。該制程可不斷重復直到希望形成的厚度為止。
隨后，于該第一介電層110上形成一金屬層115。該金屬層可包括鉿(Hf)、鋁(Al)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鑭(La)及/或其合金。其可通過化學氣相沉積(CVD)、物理氣相沉積(PVD)、等離子體增強化學氣相沉積法(PECVD)或原子層沉積(ALD)法形成。并且，可部分沉積金屬層115或先全面沉積再圖案化該金屬層115。該金屬層115以物理氣相沉積法或原子層沉積法形成為佳。并且，金屬層115的厚度約小于100，較佳為約小于50。
金屬層115可包括由一種或多種金屬組合成的單一層，如圖1a所示。然而，再另一實施例中，金屬層115亦可為多層，例如第一金屬層115x及第二金屬層115y，如圖1b所示。舉例而言，第一金屬層可包括鈦(Ti)，第二金屬層115y可包括鉭(Ta)。第一金屬層115x及第二金屬層115y的厚度比約為3∶7至7∶3。
請接續(xù)圖1a，于金屬層115上形成一第二介電層120。第二介電層120可以通過使用與第一介電層110相同的方法和規(guī)格形成。然而，與第一介電層110不同的是，第二介電層120的形成方法并不限定于非等離子體沉積法。由于在襯底101上的第一介電層110及金屬層115可充分保護襯底表面，因此能避免襯底表面在實施如等離子體增強化學氣相沉積(PECVD)法或等離子體增強原子層沉積(PEALD)時受到等離子體的損害。在一實施例中，第一介電層110及第二介電層120具有不同的介電常數(shù)。
接著對圖1a的中間結(jié)構(gòu)實施一退火制程，請參照圖2，該退火制程以箭頭125標記。該退火制程125包括實施一快速加熱退火(rapid thermal anneal)于氧化環(huán)境中以將第一、第二介電層110、120及金屬層115轉(zhuǎn)變?yōu)榫|(zhì)(homogeneous)的高介電常數(shù)介電層130。在退火制程125中，金屬層115受到氧化而形成金屬氧化物，并且該金屬氧化物的介電常數(shù)等于或大于第一介電層的介電常數(shù)。在一實施例中，均質(zhì)的高介電常數(shù)介電層130的厚度約介于10至100。
在本發(fā)明的較佳實施例中，高介電常數(shù)介電層130其內(nèi)部實質(zhì)上無退火前存在的界面。并且，第二介電層120可控制金屬層105內(nèi)的金屬的氧化及傳輸作用。在一實施例中，以ALD/PVD/ALD方法形成介電層/金屬/介電層的三層結(jié)構(gòu)，可獲得較佳的高介電常數(shù)介電層130。
舉例而言，第一及第二介電層110、120皆為厚度約17的二氧化鉿(HfO2)，金屬層105為厚度約19的鈦(Ti)。經(jīng)由退火制程125可產(chǎn)生厚度約48的均質(zhì)氧化鈦鉿(HfTiO)130。
請參照第3a及3b圖。圖3a是表示HfO2/Ti/HfO2于退火前后的角析x射線光電子光譜(angle-resolved x-ray photoelectron spectroscopy，AR-XPS)。圖3b是表示HfO2/Ti于退火前后的角析x射線光電子光譜。如圖3b所示，在實施退火前，雙層結(jié)構(gòu)的HfO2/Ti具有Ti的峰值(peak)133及Hf的峰值135，并且峰值133及峰值135明顯的被一界面137所分開。然而，經(jīng)過退火步驟后仍然存在此相同特征。因此，雙層結(jié)構(gòu)的HfO2/Ti并不能透過退火制程形成均質(zhì)的介電層。由于HfO2/Ti雙層結(jié)構(gòu)在實施退火后仍具有界面且非均質(zhì)，故造成導體元件性能的不佳。
反之，請參照圖3a，由HfO2/Ti/HfO2所組成的三層結(jié)構(gòu)在退火步驟前與HfO2/Ti所組成的雙層結(jié)構(gòu)同樣具有Ti的峰值(peak)133及Hf的峰值135。然而，經(jīng)過退火處理后，由角析x射線光電子光譜的結(jié)果顯示其內(nèi)部的界面137已消失而形成均質(zhì)的高介電常數(shù)介電層130。
在另一實施例中，金屬層115是包括Ti及Ta兩種摻雜(co-doping)。當原子比(Ti+Ta)/(Hf+Ti+Ta)由0％增加至61％時，高介電常數(shù)介電層130與界面層105的總介電常數(shù)(apparent dielectric constant)可由13增加至38。請參照圖4，其是表示總介電常數(shù)值與原子比(Ti+Ta)/(Hf+Ti+Ta)的函數(shù)關(guān)系圖。標號141標記在不同原子比下所測量的總介電常數(shù)值，虛線143為介電常數(shù)值141的最適曲線(fit curve)。
并且，在本例中，具有Ti及Ta兩種摻雜的金屬層115亦可提升高介電常數(shù)介電層130的熱穩(wěn)定性，避免非晶質(zhì)(amorphous)的介電層130發(fā)生結(jié)晶。請參閱圖5a-5d，其是表示各種退火前后及各種退火溫度的不同例子的x射線繞射儀光譜(x-ray diffraction spectra，XRD)，其以溫度和Ti/Ta摻雜為函數(shù)。XRD光譜中的(111)繞射峰值147顯示介電層130形成結(jié)晶態(tài)。而非晶質(zhì)的介電層130則于光譜中不具有(111)繞射峰值147。
參閱圖5a，HfO2未實施退火前及經(jīng)過500℃退火后皆出現(xiàn)(111)繞射峰值147。參閱圖5b，HfTiO2在退火前后仍具有(111)繞射峰值147，但其峰值較HfO2出現(xiàn)的峰值減低。由于HfTiO2摻雜Ti原子可增加非晶質(zhì)的介電層的穩(wěn)定性，故其結(jié)晶的程度較未摻雜Ti的HfO2小。參閱圖5c，HfTaO具有更小的(111)繞射峰值147，因為摻雜Ta原子比摻雜Ti原子更有效的抑制介電層發(fā)生結(jié)晶現(xiàn)象。
參閱圖5d，其表示Ti/Ta+Ti原子比約為0.55的HfTiTaO的x射線繞射儀光譜。HfTiTaO具有Ti/(Ta+Ti)約55％情況下，當退火溫度到達1000℃時仍未出現(xiàn)(111)繞射峰值代表結(jié)晶態(tài)未形成。在一實施例中，HfTiTaO經(jīng)過1000℃退火后仍維持非晶質(zhì)態(tài)，其Ti∶Ta的原子比為3∶7至7∶3較佳。
在另一實施例中，HfTiTaO經(jīng)過1000℃退火后能維持非晶質(zhì)態(tài)，Ti∶Ta的原子比及/或厚度比為4∶6至6∶4較佳。
在說明本發(fā)明實施例時，申請人并不以提出的操作理論限制本發(fā)明，所提供的理論僅為了有助于了解本發(fā)明，并非用以限定本發(fā)明的范圍。在本發(fā)明實施例的三層結(jié)構(gòu)中，第二介電層于退火制程期間限制了氧的傳輸。由于氧傳輸?shù)氖芟?，使金屬在被氧化形成金屬氧化物前有足夠的時間從金屬層擴散至鄰近的介電層中。相反的，在常見的雙層結(jié)構(gòu)中，金屬層中的金屬原子很快的在退火的過程中被氧化形成金屬氧化物。由于金屬氧化物的擴散速度較金屬慢，故雙層結(jié)構(gòu)在退火制程中難以形成均質(zhì)的介電層。
在較佳實施例中，退火制程125包括一高溫及氧化環(huán)境。該氧化環(huán)境可包含O2、O3、N2O、NOx或其組合作為氧化劑。在對襯底101實施退火125形成介電層130的過程中，由于介電層較佳是非結(jié)晶態(tài)，因此制程溫度應(yīng)充分控制在不使之形成結(jié)晶態(tài)的溫度下為佳。退火溫度約在1000℃以下為佳，較佳為400℃至800。退火條件較佳為在氮中含氧約0.1％，溫度約700℃實施約80秒。
請參閱圖6，在完成圖2的高介電常數(shù)介電層130后，接著繼續(xù)進行金屬氧化物半導體場效應(yīng)晶體管(MOSFET)201的制作步驟。金屬氧化物半導體場效應(yīng)晶體管201包括一有源區(qū)203，形成于襯底101內(nèi)，其是元件形成的區(qū)域。有源區(qū)203內(nèi)包含一阱區(qū)(well region)205，該阱區(qū)205具有與MOS元件形成的溝道區(qū)不同的摻雜型態(tài)，其摻雜濃度約為1E20cm-3。在有源區(qū)203上，形成本發(fā)明實施例的均質(zhì)高介電常數(shù)介電層130。在襯底101內(nèi)形成作為隔離結(jié)構(gòu)的淺溝槽隔離區(qū)(STI)207以將有源區(qū)205絕緣，淺溝槽隔離區(qū)(STI)207的形成方法可通過化學沉積及圖案化制程形成。在均質(zhì)的高介電常數(shù)介電層130上形成一柵極電極211，柵極電極211可包括以化學氣相沉積法形成厚度約500～2000的多晶硅。柵極電極211可具有與溝道區(qū)不同的摻雜型態(tài)，其摻雜濃度約為1E20cm-3。摻雜的柵極電極211可有效改善漏電流(off current，Ioff)性能、漏極飽和電流(drain saturation current，Idsat)及短溝道效應(yīng)(short channel effect，SCE)。在其它實施例中，柵極電極211可為金屬柵極，其可通過物理氣相沉積、原子層沉積或等離子體增強化學沉積法形成。該金屬柵極可包括金屬或合金如釕(Ru)、鎢(W)、氮化鈦(TiN)，或金屬化合物如氮化鉭(TaN)、碳化鉭(TaC)、氮化鉬(Mo2N)，或金屬硅化物如硅化鎳(NiSi)及硅化鉬(MoSi)等導電材料。
在襯底101內(nèi)形成輕摻雜源/漏極區(qū)(LDS/LDD)215，其深度約為100至1000，較佳為200至400。輕摻雜源/漏極區(qū)215的形成方法可通過離子注入摻雜劑(dopant)于襯底101內(nèi)，并以柵極電極211作為離子注入的掩模。舉例而言，n型輕摻雜源/漏極區(qū)215的形成方法可通過離子注入濃度為1E13ion/cm2至5E14ion/cm2的磷或砷，能量約為30KeV至80KeV。經(jīng)過退火后，輕摻雜源/漏極區(qū)215內(nèi)的磷或砷濃度約為5E16atoms/cm3至1E19atoms/cm3。
在柵極電極211及介電層130的側(cè)壁形成側(cè)壁絕緣層220作為保護電極的用途，其為非高介電常數(shù)的介電層。側(cè)壁絕緣層220可為含氮的氧化物、氮化硅、氧化物或其疊層組合。其可通過化學沉積法形成，例如低壓化學氣相沉積、等離子體增強化學沉積、遙式等離子體化學氣相沉積(remote plasmaCVD，RPCVD)。側(cè)壁絕緣層220亦可包括寬度約大于40nm的氮化物或氧化物。在一實施例中，側(cè)壁絕緣層220是為SiOxNy、氮化物或其疊層組合。
在襯底101內(nèi)形成重摻雜源/漏極區(qū)255，其形成方法可使用柵極電極211及側(cè)壁絕緣層220為掩模實施離子注入步驟。舉例而言，n型重摻雜源/漏極區(qū)255可離子注入濃度約為1E14ion/cm2至1E16ion/cm2的磷或砷，能量約為10KeV至80KeV。經(jīng)過退火后，磷或砷的濃度約為5E18atoms/cm3至5E20atoms/cm3。
之后，可在柵極電極211及重摻雜源/漏極區(qū)255上形成硅化物(silicide)(圖中未表示)，以及在后續(xù)制程中形成觸點(contacts)(圖中未表示)以完成金屬氧化物半導體場效應(yīng)晶體管的制程。在本發(fā)明的實施例中，金屬氧化物半導體場效應(yīng)晶體管201具有均質(zhì)的高介電常數(shù)介電層130，其能有效增加半導體元件的性能。
為幫助任何屬于本領(lǐng)域的普通技術(shù)人員了解本發(fā)明，申請人總結(jié)以下幾個根據(jù)本發(fā)明實施例的N型金屬氧化物半導體場效應(yīng)晶體管的提升作為示例。發(fā)生于摻雜Ti/Ta的HfO2的應(yīng)力導致(stress-induced)閾值電壓(Vt)偏移較發(fā)生于未摻雜的HfO2的應(yīng)力導致閾值電壓偏移小約數(shù)十至數(shù)百倍。當Ti/(Ta十Ti)原子比約為38％及55％時，會導致較小的閾值電壓偏移(2mV)，其顯示電子缺陷因APAC(ALD/PCD/ALD co-doping)明顯減少。HfO2的電子遷移率(mobility)由于摻雜Ti/Ta而明顯增加(增加約70～170％峰值遷移率)。摻雜Ti/Ta的HfO2在1MV/cm的高電場遷移率(high-field mobility)約為萬有曲線(universal curve)的74至96％，約為未摻雜的HfO2(約42％)的兩倍。由于Ti/(Ta+Ti)原子比在閾值電壓偏移及遷移率上的效果一致，因此可以從抑制電子缺陷來促進遷移率。
在一實施例中，是在一集結(jié)式機臺(cluster tool)301中形成第一及第二介電層110、120及金屬層115或其它層。請參閱圖7a，其是表示根據(jù)本發(fā)明實施例的包含多腔反應(yīng)室(multi-chamber)的集結(jié)式機臺301。集結(jié)式機臺301可包括第一非物理氣相沉積(non-PVD)腔305、金屬沉積腔310、第二非物理氣相沉積腔315、高溫退火腔320、傳輸艙322、冷卻室/承載器(loadlock/intercooling station)325及/或前開式通用晶片匣(FOUP)327。第一非物理氣相沉積腔305，例如原子層沉積腔，其用于形成第一介電層110。金屬沉積腔310，例如物理氣相沉積腔，其用于形成金屬層115。第二非物理氣相沉積腔315，例如原子層沉積腔，其用于形成第二介電層120。高溫退火腔320，例如快速熱退火(RTA)腔，其較佳為具有氧化環(huán)境，如氧氣。傳輸艙322可使晶片在移動至各腔室期間仍保持真空狀態(tài)。
前開式通用晶片匣(FOUP)327可防止傳輸艙322或其它反應(yīng)室直接暴露于空氣。其氣壓大致為1atm，與周圍環(huán)境相同。而傳輸艙322的氣壓約接近真空(例如小于10托(Torr))。承載器325的氣壓在前開式通用晶片匣327及傳輸艙322的氣壓間循環(huán)。并且承載器325亦提供晶片在傳送至前開式通用晶片匣327前冷卻的作用。
請參閱圖7b，其是表示根據(jù)本發(fā)明實施例的晶片于集結(jié)式機臺301的制程流程圖。根據(jù)圖7a提供的集結(jié)式機臺301，晶片的流程329可包括第一，第一非物理氣相沉積腔305(沉積第一介電層)；第二，金屬沉積腔310(沉積金屬層)；第三，第二非物理氣相沉積腔315(沉積第二介電層)；第四，高溫退火腔320(實施退火)。
請參閱圖8a，其是表示根據(jù)本發(fā)明另一實施例的包含多腔反應(yīng)室(multi-chambered)的集結(jié)式機臺301a。在另一實施例中，是在一集結(jié)式機臺(cluster tool)301a中形成第一及第二介電層110、120及金屬層115。集結(jié)式機臺301a與圖7a的集結(jié)式機臺301大致相同，但不同的是，其具有一金屬柵極沉積腔330。該金屬柵極沉積腔330可包含原子層沉積腔、化學氣相沉積腔及物理氣相沉積腔。在集結(jié)式機臺301或301a中，可于同一反應(yīng)室實施多個制程。舉例而言，第一及第二介電層110、120的形成可發(fā)生于相同的非物理氣相沉積腔335。
請參閱圖8b，其是表示根據(jù)本發(fā)明實施例的晶片于集結(jié)式機臺301a的制程流程圖。根據(jù)圖8a提供的集結(jié)式機臺301a，晶片的流程329a可包括第一，第一非物理氣相沉積腔335(沉積第一介電層)；第二，金屬沉積腔310(沉積金屬層)；第三，第一非物理氣相沉積腔335(沉積第二介電層)；第四，高溫退火腔320(實施退火)；第五，金屬柵極沉積腔330。
雖然本發(fā)明的較佳實施例公開如上，然而其并非用以限定本發(fā)明，任何所屬領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作改動與潤飾，因此本發(fā)明的保護范圍當視后附的專利申請范圍所界定的范圍為準。
權(quán)利要求
1.一種高介電常數(shù)介電層的形成方法，包括于襯底上形成一第一介電層；于所述第一介電層上形成一金屬材料層；于所述金屬材料層上形成一第二介電層；以及于一氧化環(huán)境中對所述襯底實施一退火處理，并持續(xù)所述退火處理直到所述第一介電層、所述金屬材料層及所述第二介電層結(jié)合形成均質(zhì)的所述高介電常數(shù)介電層。
2.如權(quán)利要求1所述的高介電常數(shù)介電層的形成方法，其特征在于，所述第一介電層及所述第二介電層的形成方法包括一非等離子體沉積法。
3.如權(quán)利要求2所述的高介電常數(shù)介電層的形成方法，其特征在于，所述非等離子體沉積法包括原子層沉積法及化學氣相沉積法。
4.如權(quán)利要求1所述的高介電常數(shù)介電層的形成方法，其特征在于，所述金屬材料層的形成方法包括等離子體氣相沉積法。
5.如權(quán)利要求1所述的高介電常數(shù)介電層的形成方法，其特征在于，所述金屬材料層包括選自下列群組的至少兩種材料鈦、鉭、鋯、鑭及其組合。
6.如權(quán)利要求1所述的高介電常數(shù)介電層的形成方法，其特征在于，所述第一介電層及所述第二介電層包括HfSiON、Ta2O5、TiO2、Al2O3、ZrO2、HfO2、Y2O3、HfSiOx、HfAlOx、La2O3、DyScO3、PbTiO3、SrTiO3、PbZrO3、稀土元素氧化物、稀土元素鈧化物、稀土元素鋁酸鹽、稀土元素硅酸鹽或其組合。
7.如權(quán)利要求1所述的高介電常數(shù)介電層的形成方法，特征在于，還包括形成一界面層于所述襯底及所述均質(zhì)的高介電常數(shù)介電層之間，其中所述界面層包括SiN、SiO、SiO2、SiON、Si、Hf、Al、Zr、Ti、Ta、La、Y或其組合。
8.如權(quán)利要求1所述的高介電常數(shù)介電層的形成方法，其特征在于，所述氧化環(huán)境包括O2、O3、N2O、NOx或其組合。
9.如權(quán)利要求1所述的高介電常數(shù)介電層的形成方法，其特征在于，所述均質(zhì)的高介電常數(shù)介電層為非晶質(zhì)。
10.如權(quán)利要求1所述的高介電常數(shù)介電層的形成方法，其特征在于，所述金屬材料層包括一第一金屬及一第二金屬，且所述第一金屬及所述第二金屬的原子比及厚度比約為3∶7至7∶3。
11.一種半導體裝置的制造方法，包括于一襯底上形成一界面層；以及于所述界面層上形成一均質(zhì)的高介電常數(shù)介電層，其中所述均質(zhì)的高介電常數(shù)介電層包括一第一金屬氧化物及一第二金屬氧化物，所述第一及第二金屬氧化物的原子比大致相同。
12.如權(quán)利要求11所述的半導體裝置的制造方法，其特征在于，所述均質(zhì)的高介電常數(shù)介電層還包括一第三金屬氧化物，并且所述第一、第二及第三氧化物具有大致相同的原子比。
13.一種半導體裝置，其具有一高介電常數(shù)介電層，所述半導體裝置包括一界面層，形成于一襯底上；以及一均質(zhì)的高介電常數(shù)介電層，形成于所述界面層上，其中所述均質(zhì)的高介電常數(shù)介電層包括一第一金屬氧化物及一第二金屬氧化物，且所述均質(zhì)的高介電常數(shù)介電層中的所述第一與第二金屬氧化物的原子比大致相同。
14.如權(quán)利要求13所述的半導體裝置，其特征在于，所述均質(zhì)的高介電常數(shù)介電層還包括一第三金屬氧化物，且所述第一、第二及第三氧化物具有大致相同的原子比。
15.如權(quán)利要求14所述的半導體裝置，其特征在于，所述第二金屬氧化物與所述第三金屬氧化物的原子比約介于3∶7至7∶3。
16.如權(quán)利要求14所述的半導體裝置，其特征在于，所述第二及第三金屬氧化物包括鈦、鉭、鋯或其組合。
全文摘要
本發(fā)明提供一種高介電常數(shù)介電層的形成方法、半導體裝置及其制造方法。所述高介電常數(shù)介電層的形成方法，包括于襯底上形成一第一介電層；于第一介電層上形成一金屬材料層；于金屬材料層上形成一第二介電層；以及于一氧化環(huán)境中對襯底實施一退火處理，并持續(xù)退火處理直到第一介電層、金屬材料層及第二介電層結(jié)合形成均質(zhì)的該高介電常數(shù)介電層。通過本發(fā)明可以提高金屬氧化物半導體場效應(yīng)晶體管的性能。
文檔編號H01L29/51GK1983524SQ200610164028
公開日2007年6月20日 申請日期2006年12月5日 優(yōu)先權(quán)日2005年12月5日
發(fā)明者張世勛, 顏豐裕, 林秉順, 金鷹, 陶宏遠 申請人:臺灣積體電路制造股份有限公司