專利名稱：埋入式電容超低電感設計的制作方法
技術領域：
本發(fā)明是涉及電路板中分立式去耦埋入電容的超低寄生電感設計。它是將通孔或盲孔在電極上密集摔 列，達到減小寄生電感，提高埋入電容的工作頻率，使電路板的電源完整性和信號完整性得到改善的目的。
背景技術：
隨著集成電路的頻率和速率的提高，工作電壓下降，電子系統(tǒng)屮的電路供電網(wǎng)絡中的噪聲抑制成為影 響系統(tǒng)性能的一個極為重要的因素。高頻高速電路意味著電源的快速響應，但是由于電源網(wǎng)絡中的電感存 在，使得電源對集成電路的響應不可能做到及時。例如當'個高速開關電路處在瞬態(tài)開的工作狀態(tài)時，需 要電源及時地提供相應的電壓，但是由于電感的存在，電源不可能做到，于是在集成電路所處的局部區(qū)域 內(nèi)電壓將下降，信號波形將由此不能完整。另一方面，如果開關處于瞬態(tài)關的工作狀態(tài)時，由于同樣的原 因，集成電路所處的局部區(qū)域電壓將出現(xiàn)過沖。無論是電壓下降或過沖對電路系統(tǒng)的危害是雙重的(1) 它使得該集成電路T作不穩(wěn)定甚至于不正常(2)它產(chǎn)生的噪聲將在整個電路板中傳播，干擾其他器件的 工作。 一般來說，集成電路速度越快電壓下降或過沖現(xiàn)象就越嚴重，產(chǎn)生的噪聲電平就越高，另一方面， 集成電路的低工作電壓則要求電源中的噪聲電平必須是在一定的范圍內(nèi)。為了向集成電路提供及時的電源 響應，降低噪聲，通常的做法是在電路板上貼裝很多表面貼裝電容，稱為去耦電容或退耦電容或旁路電容。 它們是并聯(lián)在電路板中的電源與地之間，按一定的規(guī)律排列。利用表面貼裝電容的低電感特性和體積小可 以貼近安裝在集成電路芯片附近，及時地向集成電路提供或貯存電能，降低噪聲。從電路的角度去看，包 括去耦電容的供電網(wǎng)絡是一個阻抗網(wǎng)絡。集成電路可以看成是-一個等效電流或電壓源，為了使噪聲最低， 供電網(wǎng)絡的阻抗應為最小。在一定的頻率范圍內(nèi)，加大去耦電容可以有效地減小網(wǎng)絡的阻抗。但是由于表 面貼裝電容的寄生電感作用，以及放置的位置的影響，使得表面貼裝電容作用有限，尤其是在高頻高速時， 這種電容的去耦效能將完全消失。通常，表面貼裝電容容值越大，體積就越大，寄生電感也越大。由于體 積的限制，大電容一般放置在電路板與外電源聯(lián)接處，中等容值的電容在靠近集成電路處，而小容值電容 則盡可能放在最靠近集成電路處，甚至于IC的封裝中。貼近集成電路放置的原因是減少供電網(wǎng)絡的分布電 感的影響。為了減小供電網(wǎng)絡的阻抗，需要去耦電容容值越大越好，寄生電感越小越好，位置則是越靠近 集成電路的電源和接地入口越好。
將電容以層壓的方式埋入電路板中可以大大地降低由引線帶來的電感。其基本結(jié)構(gòu)是在電路板屮相鄰 兩金屬層中夾入一層高介電常數(shù)的絕緣材料層，兩金屬層構(gòu)成電容的兩個極板。其主要優(yōu)點是以下幾方面 的(1)由于引線的縮短，可以有效地減少寄生電感；(2)由于將電容埋入了基板中，表面貼裝的電容可 以省去，從而節(jié)省了表面空間，縮小系統(tǒng)的體積或可用于安裝更多的元件，以提高系統(tǒng)的集成度。(3)電 容埋入基板可提高系統(tǒng)的可靠性。
為了減小阻抗和降低噪聲，Howard等人提供了一種方法(專利號US 5161086)。它是將一個平面式 電容以層壓的方式壓進多層印刷電路板中，多個集成電路可以單獨使用或共用一層電容層或多個電容層。 但這樣一種方法由于電容容值不大，并且沒有解決分布電感的問題，所以并不一定能提供所需的電壓響應。
Chakravorty (專利號US 6611419)提出了另-'種選擇，在多層陶瓷基材中埋入多個電容，使集成 電路芯片的電源端與至少一個電容相耦合，以此來減少噪聲的產(chǎn)生。
另外美國的許多等候批準專利(60/637813， 60/637817， 60/692119)提出了針對集成電路芯片的埋 入電容的方法獨立陶瓷電容和面式電容。這些專利描述了這種電容的設計與制作方法。主要著重予提高 埋入電容的機械強度和可靠性。
本發(fā)明者的另一個在美國等候批準專利(11/516， 377)是關于埋入電容連接結(jié)構(gòu)的低電感設計。它 是針對連接埋入電容的通孔或盲孔的電感，采取類似同軸電纜結(jié)構(gòu)的設計，大大地降低連接電感。
盡管不斷出現(xiàn)的新技術使埋入電容的性能不斷提高，但要使埋入電容工作在GHz以上還必須使埋入電 容本身的電感進一步減小。伹一般的方法很難進一步減小埋入電容的寄生電感。例如，當一個電路系統(tǒng)要求退耦電容值為100nF時，如果寄生電感為10pH，則最低諧振頻率大約是159MHz。如果要使該電容工作在 lGHz以上，即最低諧振頻率大于lGHz，則要求寄生電感必須小于0.253pH，這是一個非常小的數(shù)值，用現(xiàn) 有技術幾乎是不可能實現(xiàn)的。因此開發(fā)一種新的技術進一步減小電感對提高埋入電容的性能是至關重要 的。
為了進一步減小埋入電容的寄生電感，必須對埋入電容的寄生電感進行分析。理論上，如果不考慮引 線的電感，埋入電容的寄生電感來自于兩金屬層之間的磁場存在。磁場越強，占據(jù)的空間越多，電感就越 大。在埋入電容情況下減小磁場的方法下有兩種(1)減小埋入電容面積或減小兩金屬層之間距離；(2) 讓兩金屬層中的磁場通過某種特殊的設計而減小。由于第一種方法在減小電容面積時也將減少電容容值， 這是不允許的；而減小兩金屬間距離受電路板的加工工藝和材料的限制，很難實現(xiàn)。第二種方法是在電容 的電極上設計多個連接點，使流入電極的電流在電極極板上盡可能抵消，從而使埋入電容的兩電極之間的 磁場盡可能抵消，達到減小磁場的目的。從電路理論上說就是將原來串聯(lián)的分布電感通過多點連接變?yōu)椴?聯(lián)的分布電感，于是總電感減小。雖然理論上不可能讓介質(zhì)中的磁場抵消為零，但這種技術可以大大降低 區(qū)間的磁碭，從而使埋入電容的寄生電感減小。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一個針對埋入電容的超低寄生電感設計。它能使埋入電容在不改變面積、介質(zhì)和 加工工藝的情況下，工作頻率成倍地提高，從而使高頻高速電路系統(tǒng)的性能大幅提高。
本發(fā)明包含埋入電容的上、下極板的設計，介質(zhì)層的設計，通孔、盲孔的設計等部份。詳述如下
1、 上、下電極的設計
假設埋入電容是水平放置，兩金屬層定義為上電極和下電極。如果該電容是為電路板上表面的集 成電路去耦之用，則上電極面積小于下電極面積。反之，如果該電容是為電路板下表面的集成電路去 耦之用，則下電極面積小于上電極面積，見圖1和圖2。無論是那種情況，大的電極是小的電極向外均 勻擴延而成。其擴延部份的大小應大于通孔或盲孔直徑的大小。如圖3所示。兩電極的形狀可以是矩 形，長方形，圓形，橢圓形或根據(jù)需要的其他形狀。
2、 介質(zhì)層的設計
為保證兩金屬極間的良好絕緣，介質(zhì)層面積應略大于小電極的面積，其形狀也是小電極均勻向外 擴延而成，如圖l、 2和3所示。其邊緣相差在1至400微米之間，根據(jù)工藝條件具體確定。
3、 通孔、盲孔設計
1.數(shù)量
通孔或盲孔的大小由工藝條件確定，越小越好。數(shù)量越多越好。在大電極上，通孔或盲孔位 置應均勻分布在電極周邊，如圖4所示。在小電極上，通孔或盲孔數(shù)量如果系統(tǒng)設計沒有要求，則 工藝條件就是確定數(shù)量的主要因素。在工藝許可的條件下，通孔或盲孔數(shù)量越多越好。以矩形電 極為例，其數(shù)量可這樣確定
1) 通孔
由于通孔穿過兩電極，在大電極上必須留有通孔隔區(qū)間和適當?shù)碾姌O面積(3~5倍的孔直 徑)， 一個通孔所占位置在水平方向是通孔直徑+ 2><隔離區(qū)間+2x (1. 5 ~ 2. 5x通孔直徑)。 用這個數(shù)值除小電極在水平方向上的尺寸得到水平方向的通孔數(shù)。用同樣的方法可確定垂 直方向上的通孔數(shù)。總通孔數(shù)是水平方向上的通孔數(shù)乘垂直方向上的通孔數(shù)。
2) 盲孔
盲孔由于不穿過大電極，沒有隔離區(qū)間的限制，其限制來自于兩盲孔之間的工藝限制。一 般兩盲孔之間的間隔為l ~ 3倍盲孔直徑，所以水平方向的盲孔數(shù)為小電極在水平方向上的 尺寸除(2~4)盲孔直徑。同樣可得垂直方向上的盲孔數(shù)。總盲孔數(shù)為水平方向盲孔數(shù)乘 垂直方向盲孔數(shù)。
2.位置
理論上，只要有電流就會有在電流周圍產(chǎn)生磁場。當頻率不是很高時，電容的電極與一個 通孔或盲孔相連接時，電流會以連接處為中心逐漸向外擴散，直到在電極邊緣為零。相應地， 電極上電流在兩電極中介質(zhì)層里產(chǎn)生的磁場在連接處最強，邊緣為零。對外表現(xiàn)即是寄生電感。 由于電極中電流是徑向分布電流，因此電感也是徑向分布電感，可以用圖5中等效電路來表示。 圖5中各電感值可能并不相同，與連接點在電極中位置有關。各電感是相互串聯(lián)的，最遠端代 表電容器電極邊緣是開路的。減小電感的一個合乎邏輯的選擇是將串聯(lián)電感改為并聯(lián)電感，即 圖6所示。反映在埋入電容的結(jié)構(gòu)上即是多點連接。顯然，最理想的情況是，無數(shù)的連接點可 以將電感減小到無限小。在實際中，由于工藝的限制，不可能將連接點做到無限多。但應該越 多越好。以上分析是在假設所有電流相位是同相的條件下作出的。也即需要去耦的高頻信號波 長比起電容尺度來說足夠長，才能保證每一連接點上的電流相位基本相相同。如果需要去耦的 信號頻率太高，波長太短，以至于每一連接點的電流相位不同，甚至相差180"，這時各分布電 感將不是并聯(lián)，而是部分并聯(lián)部分串聯(lián)。多點連接的去耦效率將下降。
多點連接的通孔或盲孔的位置可有兩種方法隨機分布和規(guī)律分布。隨機分布適用于電極 形狀為除矩形、方形外的其他形狀，見圖7;規(guī)律分布適用于電極形狀為矩形和方形的情況。 隨機分布以相鄰的孔與孔之間距離盡量均勻為原則。規(guī)律分布如下以矩形電極為例，水平方 向上的位置是水平方向尺寸除以水平方向孔數(shù)加l的整倍數(shù)的位置；垂直方向上的位置是垂直 方向尺寸除以垂直方向孔數(shù)加l整倍數(shù)的位置。圖4中表示了矩形電極上的6x8孔位置例子。
由于盲孔的電感小于通孔，所以盲孔的性能優(yōu)于通孔?？椎臄?shù)量越多，每一孔上通過的電流就越小， 在介質(zhì)層中產(chǎn)生的磁場就越弱，對外顯示的電感就越小。圖8展示了一個埋入電容在只有一個盲孔和四個 盲孔的電容的阻抗圖。只有一個盲孔的埋入電容的最低諧振點在l. 2GHz左右；而四個盲孔的同樣的電容的 最低諧振點則在2.4GHz。自諧振頻率提高了一倍。但盲孔增加到八個時，對最低諧振頻率沒有改變。例子 中電容的面積是2x2mm2，介質(zhì)介電常數(shù)是3000，厚度是20微米。盲孔位置是全面積均勻排列。


圖l埋入電容在電路板中對上表面集成電路去耦的示意圖。
圖2埋入電容在電路板中對下表面集成電路去耦的示意圖。
圖3埋入電容各層面積大小的關系。
圖4通孔或盲孔在大、小電極上的位置(均勻分布)。
圖5單點連接的電容和其等效電路。
圖6多點連接的電容和其等效電路。
圖7在任意形狀電極上隨機分布的孔位置。
圖8埋入電容阻抗隨頻率的變化。電容由一個盲孔、四個盲孔和八個盲孔連接。
圖中1 —電路板介質(zhì)層；2 —埋入電容下電極；3 —埋入電容介質(zhì)層；4一埋入電容上電極；5 —盲孔；6 — 電路板金屬層；7—電路板內(nèi)核層；8—通孔51 —下電極；52 —介質(zhì)層；53 —上電極；54 —盲孔；L,， L
2， ..L一徑向分布電感；C,， C2， C,一分布電容；I 一注入電流；61 —下電極；62 —介質(zhì)層；63 —
上電極；64 —盲孔；1/n —注入電流；81— 一個盲孔與埋入電容相連接時的阻抗/頻率響應曲線；82—四 個盲孔與埋入電容相連接時的阻抗/頻率響應曲線；83—八個盲孔與埋入電容相連接時的阻抗/頻率響應 曲線；801—頻率軸，單位赫茲；802 —阻抗軸，單位歐姆。
具體實施例方式
1.由集成電路技術參數(shù)確定供電網(wǎng)絡的目標阻抗和上限頻率
目標阻抗=供電電壓><允許波動百分比/最大瞬態(tài)電流 一般允許波動百分比為5%到10%，視系統(tǒng)具體情況而定。系統(tǒng)供電網(wǎng)絡的阻抗在規(guī)定的頻率范圍 內(nèi)不得大于該目標阻抗。規(guī)定的頻率范圍一般是從直流到上限頻率。上限頻率'般定義為信號上 升沿的頻率一半。例如， 一個上升沿為l納秒的信號，其上限頻率為500MHz。
2. 確定參考容值
這里只對高頻去耦電容進行估算。由上限頻率和目標阻抗確定一個參考電容值，它是對上限頻率 去耦的最低要求
參考電容值=1/ (2jtx上限頻率x目標阻抗) 例如，對上限頻率為500MHz，目標阻抗為2mQ的參考電容值為0. 32nF。
3. 初步確定埋入電容的結(jié)構(gòu) 較小電極的面積由埋入電容的介質(zhì)厚度、介電常數(shù)確定。由公式
■A =-
其中，A是埋入電容較小電極面積；C是參考電容值；d是介質(zhì)厚度；E,.是介質(zhì)相對介電常數(shù)；E。是 真空中的介電常數(shù)。
介質(zhì)面積和較大電極面積由工藝來確定。介質(zhì)面積比較小電極大(由較小電極邊緣向外擴展1-200微米)；較大電極面積比介質(zhì)面積大(由介質(zhì)邊緣向外擴展1.5通孔或盲孔直徑)。
4. 確定埋入電容的數(shù)目和位置
根據(jù)集成電路的供電和接地引腳分布，如果供電/接地引腳只有一組，可將電容放置于供電/接地 引腳的正下方。如果供電/接地有多組，且分布較開，可于每一供電/接地對之下放置一個埋入電 容。不可用多個埋入電容并聯(lián)放置于一個供電/接地對之下。
5. 修正電容面積
在系統(tǒng)總體布線的許可下，盡可能擴大電容的面積。但同時必須考慮較大電極的通孔或盲孔的周 邊布局，不可將面積延展過大，以至于較大電極上的通孔或盲孔不能連接到集成電路的接地引腳， 較小電極上不能布滿通孔或盲孔。
6. 確定上電極的通孔或盲孔的分布方式
可以采用全面積均勻規(guī)律布置，或者隨機布置。對通孔，孔間距離為3 5倍孔直徑。對盲孔，孔 間距離為1 3倍孔直徑。
7. 驗證系統(tǒng)
設計完畢后，必須對整個供電網(wǎng)絡進行模擬，以確認該系統(tǒng)電路板的阻抗在規(guī)定頻率范圍內(nèi)低于 目標阻抗。如果達不到，重復5、 6、 7，直至達到為止。
權利要求
1. 一種電容器，它是以如下描述為特征在多層電路板中的相鄰兩金屬層(電極)之間夾有一層介質(zhì)層，稱為埋入電容。
2. 根據(jù)權利要求l所記述的電容器，其特征是上述電容器的金屬層可以是整個電路板中某層的全部 或局部，稱為電極。 一個埋入電容器的兩金屬電極必須是相對的。
3. 根據(jù)權利要求l、 2所記述的電容器，其特征是連接該電容器的可以是通孔或盲孔。
4. 根據(jù)權利要求l、 2和3所記述的電容器，其特征是其中一個電極略小于另一個電極和介質(zhì)層，兩 電極均有多個通孔或盲孔按如下規(guī)律連接其中與較大電極連接的通孔或盲孔的連接處是均勻分 布在該電極所有的邊緣上；與較小電極連接的通孔或盲孔均勻地分布在整個電極面上。
5. 根據(jù)權利要求l、 2、 3和4所記述的電容器，其特征是無論是在大電極或小電極上，通孔或盲孔數(shù)量應是最大可能的數(shù)量。
6. 根據(jù)權利要求l、 2、 3和4中所述電容器，通孔或盲孔在小電極上分布是以隨機分布或規(guī)律分布兩 種形式。
7. 根據(jù)權利要求l中所述的電容，介質(zhì)層的介質(zhì)材料可以是任何厚膜、薄膜，陶瓷，非陶瓷或其混合 材料。
8. 根據(jù)權利要求2中所述，該電容的電極形狀可以是矩形、長方形，多邊形、圓形、橢圓形或其任意 形狀。
9. 根據(jù)權利要求l、 2、 3、 4、 5、 6、 7、 8所述電容，其特征是可用于各種多層印刷電路板，多層 陶瓷板或其他基材的多層電路板。
全文摘要
本發(fā)明是涉及電路板中分立式去耦埋入電容的超低寄生電感設計。它是將通孔或盲孔在電極上密集排列，達到減小寄生電感，提高埋入電容的工作頻率，使電路板的電源完整性和信號完整性得到改善的目的。當前的分立式埋入電容的最低諧振頻率一般在幾百MHz到2GHz，即所謂的中頻范圍?，F(xiàn)有的設計很難使其達到2GHz以上。隨著電子系統(tǒng)的工作頻率越來越高，速度越來越快，需要將電容器的工作頻率作相應的提高。限制埋入電容器工作頻率的主要因素是寄生電感過大。但由于加工工藝的限制，很難用常規(guī)的方法減小寄生電感。本發(fā)明是通過多接入方式，將串聯(lián)的分布電感變?yōu)椴⒙?lián)電感，從而大大地減小寄生電感。理論上，本發(fā)明可以將寄生電感減小到零。
文檔編號H01L23/48GK101207104SQ20061016760
公開日2008年6月25日 申請日期2006年12月19日 優(yōu)先權日2006年12月19日
發(fā)明者萬里兮 申請人:萬里兮