專利名稱：非易失性存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的制作方法，且特別涉及一種非易失性存儲(chǔ) 器的制作方法。
背景技術(shù)：
非易失性存儲(chǔ)器由于具有可多次進(jìn)行數(shù)據(jù)的存入、讀取、抹除等動(dòng)作， 且存入的數(shù)據(jù)在斷電后也不會(huì)消失的優(yōu)點(diǎn)，所以已成為個(gè)人電腦和電子設(shè)備 所廣泛采用的一種非易失性存儲(chǔ)器。
典型的非易失性存儲(chǔ)器， 一般是被設(shè)計(jì)成具有堆迭式(stacked)柵極結(jié)構(gòu)， 其中包括以摻雜多晶硅制作的浮置柵極(floating gate)與控制柵極(control gate)。浮置柵極位于控制柵極和襯底之間，且處于浮置狀態(tài)，沒有和任何電 路相連接，而控制柵極則與字元線(word line)相接，此外還包括隧穿氧化層 (tunneling oxide layer)禾口4冊(cè)才及間介電層(inter-gate dielectric layer)分'另'H立于才于 底和浮置柵極之間以及浮置柵極和控制柵極之間。
另一方面，目前業(yè)界較常使用的非易失性存儲(chǔ)器陣列包括或非柵(NOR) 型陣列結(jié)構(gòu)與與非柵(NAND)型陣列結(jié)構(gòu)。由于與非柵型陣列結(jié)構(gòu)是使各記 憶胞串接在一起，因此與非柵型陣列結(jié)構(gòu)的集成度會(huì)比或非柵型陣列結(jié)構(gòu)的 集成度高。
在一般的與非柵型陣列結(jié)構(gòu)閃速存儲(chǔ)器元件的制作過程中，在記憶胞形 成之后，會(huì)于襯底上形成一層介電層，并于其中形成源極線(sourceline)。接 著，于襯底上形成另一層介電層，并于其中形成源極線接觸窗插塞(source line contactplug)。接下來，還會(huì)形成多層的層間介電層，并于其中形成位于記憶 月包區(qū)(memory cell region)以及^f立于周邊電3各區(qū)(periphery circuit region)的4妾觸 窗插塞、位元線接觸窗插塞(bit line contact plug)以及與位元線、字元線等等 電性連接的接觸窗插塞。
由于在形成上述源極線與各個(gè)接觸窗插塞時(shí)，會(huì)進(jìn)行多次的光刻 (photolithography)工藝、蝕刻(etching)工藝以及化學(xué)機(jī)械拋光(chemicalmechanical polishing, CMP)工藝，因此會(huì)^f吏得工藝步驟4支為復(fù)雜。此夕卜，復(fù) 雜的工藝步驟以及使用較多的掩模數(shù)目也會(huì)導(dǎo)致生產(chǎn)成本的增加。再者，工 藝中形成了多層的介電層，以及為了避免位元線與源極線產(chǎn)生耦合效應(yīng) (coupling effect)而增加介電層的厚度，也使得介電層的總厚度增加.，使得接 觸窗插塞中容易產(chǎn)生空隙(void),并導(dǎo)致元件的電阻值增加。

發(fā)明內(nèi)容
本發(fā)明提供一種非易失性存儲(chǔ)器的制作方法，可以減少使用的掩模數(shù) 目，達(dá)到簡(jiǎn)化工藝與降低生產(chǎn)成本的目的。
本發(fā)明另提供一種非易失性存儲(chǔ)器的制作方法，可以降低介電層的總厚 度，以避免接觸窗插塞阻值過高的問題。
本發(fā)明提出一種非易失性存儲(chǔ)器的制作方法，此方法是先提供襯底，此 襯底具有源極線區(qū)域。接著，于襯底上依序形成隧穿介電層、第一導(dǎo)體層、 柵極間介電層與第二導(dǎo)體層。然后，移除源極線區(qū)域的第二導(dǎo)體層與柵極間 介電層，以暴露出第一導(dǎo)體層。繼之，于源極線區(qū)域的第一導(dǎo)體層與隧穿介 電層中形成開口。而后，于襯底上形成第三導(dǎo)體層，且第三導(dǎo)體層填滿開口。 隨后，進(jìn)行圖案化工藝，將第三導(dǎo)體層、第二導(dǎo)體層、柵極間介電層與第一 導(dǎo)體層圖案化，以形成多個(gè)堆迭柵極結(jié)構(gòu)，同時(shí)于源極線區(qū)域形成源極線。 之后，于堆迭柵極結(jié)構(gòu)兩側(cè)與源極線下方的村底中形成摻雜區(qū)。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述在形成摻雜 區(qū)之后，更可以于襯底上形成介電層。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述在形成介電 層之后，更可以于介電層中形成接觸窗插塞，其中這些接觸窗插塞分別與源 極線、摻雜區(qū)以及堆迭柵極結(jié)構(gòu)電性連接。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述在形成第三 導(dǎo)體層之后以及進(jìn)行圖案化工藝之后，更可以于第三導(dǎo)體層上形成金屬硅化 物層。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的柵極間介 電層的材料例如為氧化硅/氮化硅/氮化硅。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的第 一導(dǎo)體 層的材料例如為摻雜多晶硅。 依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的第二導(dǎo)體 層的材料例如為摻雜多晶硅。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的第三導(dǎo)體 層的材料例如為摻雜多晶硅。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的襯底還具 有選擇柵極區(qū)域。在移除源極線區(qū)域的第二導(dǎo)體層與柵極間介電層的步驟 中，更可以移除選擇柵極區(qū)域的部分第二導(dǎo)體層與柵極間介電層，且在圖案 化工藝中，更可以同時(shí)于選擇柵極區(qū)域形成選擇柵極。
本發(fā)明另提供一種非易失性存儲(chǔ)器的制作方法，此方法是先提供襯底， 此襯底具有記憶胞區(qū)與周邊電路區(qū)，而記憶胞區(qū)具有源極線區(qū)域。然后，于 記憶胞區(qū)的襯底上形成隧穿介電層，以及于周邊電路區(qū)的襯底上形成柵極介 電層。接著，于襯底上依序形成第一導(dǎo)體層、柵極間介電層與第二導(dǎo)體層。 繼之，移除源極線區(qū)域的第二導(dǎo)體層與柵極間介電層以及周邊電路區(qū)的第二 導(dǎo)體層與柵極間介電層，以暴露出第一導(dǎo)體層。而后，于源極線區(qū)域的第一 導(dǎo)體層與隧穿介電層中形成開口。隨后，于襯底上形成第三導(dǎo)體層，且第三 導(dǎo)體層填滿開口。接下來，進(jìn)行圖案化工藝，將第三導(dǎo)體層、第二導(dǎo)體層、 柵極間介電層與第 一導(dǎo)體層圖案化，以于記憶胞區(qū)形成第 一堆迭柵極結(jié)構(gòu)并 同時(shí)于源極線區(qū)域形成源極線，且于周邊電路區(qū)形成第二堆迭柵極結(jié)構(gòu)。之 后，于第 一堆迭柵極結(jié)構(gòu)與第二堆迭柵極結(jié)構(gòu)兩側(cè)以及源極線下方的襯底中
形成摻雜區(qū)。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述在形成摻雜 區(qū)之后，更可以于襯底上形成介電層。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述在形成介電 層之后，更可以于介電層中形成接觸窗插塞，其中這些接觸窗插塞分別與源 極線、摻雜區(qū)、第一堆迭柵極結(jié)構(gòu)以及第二堆迭柵極結(jié)構(gòu)電性連接。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述在形成第三 導(dǎo)體層之后以及進(jìn)行圖案化工藝之后，更可以于第三導(dǎo)體層上形成金屬硅化 物層。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的柵極間介 電層的材料例如為氧化硅/氮化硅/氮化硅。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的第一導(dǎo)體
層的材料例如為摻雜多晶硅。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的第二導(dǎo)體 層的材料例如為摻雜多晶硅。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的第三導(dǎo)體 層的材料例如為摻雜多晶硅。
依照本發(fā)明實(shí)施例所述的非易失性存儲(chǔ)器的制作方法，上述的記憶胞區(qū) 還具有選擇柵極區(qū)域。在移除源極線區(qū)域的第二導(dǎo)體層與柵極間介電層的步 驟中，更可以移除選擇柵極區(qū)域的部分第二導(dǎo)體層與柵極間介電層，且在圖 案化工藝中，更可以同時(shí)于選擇柵極區(qū)域形成選擇柵極。
本發(fā)明在制作非易失性存儲(chǔ)器的記憶胞時(shí)，記憶胞與源極線是在相同的 工藝步驟中所形成的，因此不需要進(jìn)行額外的工藝，且除了與位元線電性連 接的接觸窗插塞之外，記憶胞區(qū)與周邊電路區(qū)的各個(gè)插塞皆是于同一工藝步 驟中所形成，因此在本發(fā)明的制作過程中減少了所使用的掩模數(shù)目以及進(jìn)行 化學(xué)機(jī)械拋光工藝的次數(shù)，使得工藝步驟更為簡(jiǎn)單，且同時(shí)降低了生產(chǎn)成本。
此外，由于源極線與記憶胞是在相同的工藝步驟中所形成的，因此其高 度與記憶胞的高度實(shí)質(zhì)上相同，而不需要另外增加源極線與位元線之間的介 電層厚度來避免二者之間因距離過于接近而產(chǎn)生耦合效應(yīng)的問題，且由于大 部分的接觸窗插塞皆形成在同一層介電層中而不需要形成多層的介電層，也 因此降低了介電層的總厚度，避免了接觸窗插塞中產(chǎn)生空隙而導(dǎo)致元件電阻 值增加的問題。
為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合 附圖，作詳細(xì)i兌明如下。


圖1A至圖1F為依照本發(fā)明實(shí)施例所繪示的非易失性存儲(chǔ)器的制作流程 剖面圖。
主要元件符號(hào)說明 100:襯底 101: i己憶月包區(qū) 102:隧穿介電層 103:周邊電路區(qū)
104:纟冊(cè)才及介電層
105:源極線區(qū)域
106、 108、 112、 120:導(dǎo)體層
107:選擇柵極區(qū)域
110:相4及間介電層
114、 116:圖案化掩模層
118:開口
122:金屬硅化物層
124a、 124b、 124c:堆迭4冊(cè)才及結(jié)構(gòu)
126:源才及線
128:摻雜區(qū)
129:側(cè)壁子
130:介電層
132a、 132b、 132c、 132d、 132e:接觸窗插塞
具體實(shí)施例方式
圖1A至圖1F為依照本發(fā)明實(shí)施例所繪示的非易失性存儲(chǔ)器的制作流程 剖面圖。
首先，請(qǐng)參照?qǐng)D1A,提供襯底100，襯底100例如為硅襯底。襯底100 具有記憶胞區(qū)101與周邊電路區(qū)103。記憶胞區(qū)具有源極線區(qū)域105與選擇 柵極區(qū)域107。
然后，于記憶胞區(qū)101的襯底100上形成隧穿介電層102，以及于周邊 電路區(qū)103的襯底100上形成柵極介電層104。隧穿介電層102與柵極介電 層104的材料例如為氧化硅，而二者的形成方法為本領(lǐng)域中普通技術(shù)人員所 熟知，于此不再贅述。此外，隧穿介電層102與的柵極介電層104的厚度也 并不相同。
接著，于襯底IOO上形成導(dǎo)體層106。導(dǎo)體層106的材料例如是摻雜多 晶硅，形成方法例如是先進(jìn)行化學(xué)氣相沉積工藝來形成一層未摻雜多晶硅層 之后再進(jìn)行離子注入工藝，或者也可以采用臨場(chǎng)(in-situ)注入雜質(zhì)的方式進(jìn)行 化學(xué)氣相沉積工藝。
然后，例如進(jìn)行光刻工藝與蝕刻工藝，將記憶胞區(qū)101的導(dǎo)體層106圖 案化，以形成呈條狀布局的導(dǎo)體層106。
接下來，依序于襯底100上形成導(dǎo)體層108、柵極間介電層110與導(dǎo)體 層112。導(dǎo)體層108、 112的材料以及形成方法例如與導(dǎo)體層106相同。柵極 間介電層110的材料例如是氧化硅/氮化硅/氮化硅，形成方法例如是先以熱 氧化法形成于導(dǎo)體層108上形成第一層氧化硅層，接著再進(jìn)行化學(xué)氣相沉積 工藝以于氧化硅層上形成一層氮化硅層，之后再于氮化硅層上形成第二層氧 化硅層。當(dāng)然，柵極間介電層IIO的材料也可以是氧化硅、氧化硅/氮化硅或 其他的介電材料。
繼之，請(qǐng)參照?qǐng)D1B,于記憶胞區(qū)101的襯底IOO上形成圖案化掩模層 114。圖案化掩模層114例如是圖案化光致抗蝕劑層，其暴露出記憶胞區(qū)101 中源才及線區(qū)i或105與部分選擇4冊(cè)才及區(qū)i或107的導(dǎo)體層112以及周邊電^各區(qū) 103的導(dǎo)體層112。
然后，以圖案化掩模層114為掩模，進(jìn)行蝕刻工藝，移除暴露出來的導(dǎo) 體層112與其下方柵極間介電層110,以暴露出導(dǎo)體層108。
而后，請(qǐng)參照?qǐng)D1C,移除圖案化掩模層114。移除圖案化掩模層114的 方法例如是先以氧等離子體灰化圖案化掩模層114之后，再進(jìn)行濕式清洗工
藝
接著，于襯底IOO上形成圖案化掩模層116。圖案化掩模層116例如是 圖案化光致抗蝕劑層，其暴露出記憶胞區(qū)101中源極線區(qū)域105的部分導(dǎo)體 層108。
然后，以圖案化掩模層116為掩模，例如進(jìn)行干式蝕刻工藝，移除圖案 化掩模層116所暴露的導(dǎo)體層108及其下方的導(dǎo)體層106與隧穿介電層102， 以于源極線區(qū)域105的導(dǎo)體層106與隧穿介電層102中形成開口 118。特別 一提的是，開口 118的位置即為后續(xù)所形成的源極線的位置。
隨后，請(qǐng)參照?qǐng)D1D,移除圖案化掩模層116。移除圖案化掩模層116的 方法例如是先以氧等離子體灰化圖案化掩模層116之后，再進(jìn)行濕式清洗工
藝
接著，于襯底100上形成導(dǎo)體層120,且導(dǎo)體層120填滿開口 118。同 樣地，導(dǎo)體層120的材料以及形成方法例如與導(dǎo)體層106相同。
然后，選擇性地于導(dǎo)體層120上形成金屬硅化物層122,以降低元件的 電阻值。金屬硅化物層122的材料例如為硅化鴒、硅化鈦、硅化鈷、硅化鉭、 硅化鎳、硅化柏或硅化鈀，形成方法例如是化學(xué)氣相沉積工藝。
接下來，請(qǐng)參照?qǐng)DIE,進(jìn)行圖案化工藝，將記憶胞區(qū)101的金屬硅化物層122、導(dǎo)體層120、導(dǎo)體層112、柵極間介電層IIO、導(dǎo)體層108與導(dǎo)體 層106圖案化，以形成堆迭柵極結(jié)構(gòu)124a、 124b以及于源極線區(qū)域105形 成源極線126。堆迭柵極結(jié)構(gòu)124a、 124b自襯底IOO起依序是由導(dǎo)體層106、 導(dǎo)體層108、柵極間介電層110、導(dǎo)體層112、導(dǎo)體層120與金屬硅化物層 122所構(gòu)成，且堆迭柵極結(jié)構(gòu)124a與隧穿介電層102構(gòu)成非易失性存儲(chǔ)器中 的記憶胞。此外，導(dǎo)體層106與導(dǎo)體層108共同構(gòu)成浮置柵極(floating gate), 而導(dǎo)體層112、 120與金屬硅化物層122共同構(gòu)成控制柵極(controlgate)。位 于選擇柵極區(qū)域107的堆迭柵極結(jié)構(gòu)124b則作為選擇柵極(selecting gate)的 用
另外，在進(jìn)行上述圖案化工藝時(shí)，也會(huì)同時(shí)將周邊電路區(qū)103的金屬硅 化物層122、導(dǎo)體層120、導(dǎo)體層108以及導(dǎo)體層106圖案化，以形成堆迭 柵極結(jié)構(gòu)124c。堆迭柵極結(jié)構(gòu)124c自襯底IOO起依序是由導(dǎo)體層106、導(dǎo) 體層108、導(dǎo)體層120與金屬硅化物層122所構(gòu)成。
接著，進(jìn)行離子注入工藝，以于堆迭柵極結(jié)構(gòu)124a、 124b、 124兩側(cè)以 及源極線126下方的襯底100中形成4參雜區(qū)128,以作為源極區(qū)或漏極區(qū)的 用。
然后，先于堆迭柵極結(jié)構(gòu)124a、 124b、 124c兩側(cè)形成側(cè)壁子(spacer)129， 再于襯底IOO上形成介電層130。介電層130的材料例如為氧化硅，形成方 法例如為化學(xué)氣相沉積工藝。介電層130同時(shí)覆蓋了堆迭柵極結(jié)構(gòu)124a、 124b 、 124c 、源極線126以及襯底100表面。
之后，于介電層130中形成接觸窗插塞132a、 132b、 132c、 132d與132e， 其中接觸窗插塞132a與作為選擇柵極的堆迭柵極結(jié)構(gòu)124b電性連接，接觸 窗插塞132b與源極線126電性連接，接觸窗插塞132c與摻雜區(qū)128以及后 續(xù)工藝中所形成的位元線電性連接，接觸窗插塞132d與周邊電路區(qū)103的 堆迭柵才及結(jié)構(gòu)124c電性連接，而接觸窗插塞132e與堆迭柵極結(jié)構(gòu)124c兩 側(cè)的摻雜區(qū)128電性連接。上述接觸窗插塞132a、 132b、 132c、 132d與132e 的材料與形成方法為本領(lǐng)域中普通技術(shù)人員所熟知，于此不再贅述。特別一 提的是，除了接觸窗插塞132c之外，接觸窗插塞132a、 132b、 132d與132e 皆是于同 一工藝步驟中所形成，因此在制作過程中僅需使用 一道掩模。然后，后續(xù)再視元件需求來進(jìn)行一般熟悉的工藝步驟，而這些步驟已為 公知技術(shù)，于此不再另行說明。
綜上所述，本發(fā)明在制作非易失性存儲(chǔ)器的記憶胞時(shí)，同時(shí)制作源極線， 也就是說，記憶胞與源極線是在相同的工藝步驟中所形成的，因此不需要進(jìn) 行額外的工藝，達(dá)到了簡(jiǎn)化工藝的目的。
此外，除了與位元線電性連接的接觸窗插塞之外，記憶胞區(qū)與周邊電路 區(qū)的各個(gè)插塞皆是于同 一工藝步驟中所形成，因此在制作過程中僅需使用一 道掩模以及減少了進(jìn)行化學(xué)機(jī)械拋光工藝的次數(shù)，且本發(fā)明的制作過程中也 省去了制作源極線時(shí)所使用的掩模，因此使得工藝步驟更為簡(jiǎn)單，且降低了 生產(chǎn)成本。
另外，由于源極線與記憶胞同時(shí)形成，因此源極線的高度與記憶胞的高 度實(shí)質(zhì)上相同，而不需要增加源極線與位元線之間介電層的厚度來避免二者 之間因距離過于接近而產(chǎn)生耦合效應(yīng)的問題，且由于大部分的接觸窗插塞皆 形成在同一層介電層中而不需要形成多層的介電層，也因此降低了介電層的 總厚度，進(jìn)而避免了接觸窗插塞中產(chǎn)生空隙而導(dǎo)致元件電阻值增加的問題。
雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許 的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種非易失性存儲(chǔ)器的制作方法，包括提供襯底，具有源極線區(qū)域；于該襯底上依序形成隧穿介電層、第一導(dǎo)體層、柵極間介電層與第二導(dǎo)體層；移除該源極線區(qū)域的該第二導(dǎo)體層與該柵極間介電層，以暴露出該第一導(dǎo)體層；于該源極線區(qū)域的該第一導(dǎo)體層與該隧穿介電層中形成開口；于該襯底上形成第三導(dǎo)體層，且該第三導(dǎo)體層填滿該開口；進(jìn)行圖案化工藝，以圖案化該第三導(dǎo)體層、該第二導(dǎo)體層、該柵極間介電層與該第一導(dǎo)體層以形成多個(gè)堆迭柵極結(jié)構(gòu)，同時(shí)于該源極線區(qū)域形成源極線；以及于該些堆迭柵極結(jié)構(gòu)兩側(cè)與該源極線下方的該襯底中形成摻雜區(qū)。
2. 如權(quán)利要求1所述的非易失性存儲(chǔ)器的制作方法，其中在形成該摻雜 區(qū)之后，更包括于該襯底上形成介電層。
3. 如權(quán)利要求2所述的非易失性存儲(chǔ)器的制作方法，其中在形成該介電 層之后，更包括于該介電層中形成多個(gè)接觸窗插塞，其中該些接觸窗插塞分 別與該源極線、該摻雜區(qū)以及該些堆迭柵極結(jié)構(gòu)電性連接。
4. 如權(quán)利要求1所述的非易失性存儲(chǔ)器的制作方法，其中在形成該第三 導(dǎo)體層之后以及進(jìn)行該圖案化工藝之后，更包括于該第三導(dǎo)體層上形成金屬 硅化物層。
5. 如權(quán)利要求1所述的非易失性存儲(chǔ)器的制作方法，其中該柵極間介電 層的材料包括氧化硅/氮化硅/氮化硅。
6. 如權(quán)利要求1所述的非易失性存儲(chǔ)器的制作方法，其中該第一導(dǎo)體層 的材料包括摻雜多晶硅。
7. 如權(quán)利要求1所述的非易失性存儲(chǔ)器的制作方法，其中該第二導(dǎo)體層 的材料包括摻雜多晶硅。
8. 如權(quán)利要求1所述的非易失性存儲(chǔ)器的制作方法，其中該第三導(dǎo)體層 的材料包括摻雜多晶硅。
9. 如權(quán)利要求1所述的非易失性存儲(chǔ)器的制作方法，其中該襯底更具有選擇柵極區(qū)域；在移除該源極線區(qū)域的該第二導(dǎo)體層與該柵極間介電層的步驟中，更包 括移除該選擇柵極區(qū)域的部分該第二導(dǎo)體層與該柵極間介電層；以及 在該圖案化工藝中，更包括同時(shí)于該選擇柵極區(qū)域形成選擇柵極。
10. —種非易失性存儲(chǔ)器的制作方法，包括提供襯底，該襯底具有記憶胞區(qū)與周邊電路區(qū)，該記憶胞區(qū)具有源極線 區(qū)域；于該記憶胞區(qū)的該襯底上形成隧穿介電層，以及于該周邊電路區(qū)的該襯底上形成柵極介電層；于該襯底上依序形成第一導(dǎo)體層、柵極間介電層與第二導(dǎo)體層；移除該源極線區(qū)域的該第二導(dǎo)體層與該柵極間介電層以及該周邊電路區(qū)的該第二導(dǎo)體層與該柵極間介電層，以暴露出該第一導(dǎo)體層； 于該源極線區(qū)域的該第 一導(dǎo)體層與該隧穿介電層中形成開口 ； 于該襯底上形成第三導(dǎo)體層，且該第三導(dǎo)體層填滿該開口； 進(jìn)行圖案化工藝，圖案化該第三導(dǎo)體層、該第二導(dǎo)體層、該柵極間介電層與該第 一導(dǎo)體層圖案化，以于該記憶胞區(qū)形成多個(gè)第 一堆迭柵極結(jié)構(gòu)并同時(shí)于該源極線區(qū)域形成源極線，且于該周邊電路區(qū)形成第二堆迭柵極結(jié)構(gòu)；以及于該些第 一堆迭柵極結(jié)構(gòu)與該第二堆迭柵極結(jié)構(gòu)兩側(cè)以及該源極線下 方的該襯底中形成#^雜區(qū)。
11. 如權(quán)利要求IO所述的非易失性存儲(chǔ)器的制作方法，其中在形成該摻 雜區(qū)之后，更包括于該襯底上形成介電層。
12. 如權(quán)利要求11所述的非易失性存儲(chǔ)器的制作方法，其中在形成該介 電層之后，更包括于該介電層中形成多個(gè)接觸窗插塞，其中該些接觸窗插塞 分別與該源極線、該摻雜區(qū)、該些第一堆迭柵極結(jié)構(gòu)以及該第二堆迭柵極結(jié) 構(gòu)電性連接。
13. 如權(quán)利要求IO所述的非易失性存儲(chǔ)器的制作方法，其中在形成該第 三導(dǎo)體層之后以及進(jìn)行該圖案化工藝之后，更包括于該第三導(dǎo)體層上形成金 屬硅化物層。
14. 如權(quán)利要求IO所述的非易失性存儲(chǔ)器的制作方法，其中該柵極間介 電層的材料包括氧化硅/氮化硅/氮化硅。
15. 如權(quán)利要求10所述的非易失性存儲(chǔ)器的制作方法，其中該第一導(dǎo)體 層的材料包括摻雜多晶硅。
16. 如權(quán)利要求IO所述的非易失性存儲(chǔ)器的制作方法，其中該第二導(dǎo)體 層的材料包括摻雜多晶硅。
17. 如權(quán)利要求IO所述的非易失性存儲(chǔ)器的制作方法，其中該第三導(dǎo)體層的材料包括摻雜多晶硅。
18. 如權(quán)利要求IO所述的非易失性存儲(chǔ)器的制作方法，其中該記憶胞區(qū) 更具有選擇柵極區(qū)域；在移除該源極線區(qū)域的該第二導(dǎo)體層與該柵極間介電層的步驟中，更包 括移除該選擇柵極區(qū)域的部分該第二導(dǎo)體層與該柵極間介電層；以及 在該圖案化工藝中，更包括同時(shí)于該選擇柵極區(qū)域形成選擇柵極。
全文摘要
一種非易失性存儲(chǔ)器的制作方法，此方法是先提供襯底，此襯底具有源極線區(qū)域。接著，于襯底上依序形成隧穿介電層、第一導(dǎo)體層、柵極間介電層與第二導(dǎo)體層。然后，移除源極線區(qū)域的第二導(dǎo)體層與柵極間介電層，以暴露出第一導(dǎo)體層。繼之，于源極線區(qū)域的第一導(dǎo)體層與隧穿介電層中形成開口。而后，于襯底上形成第三導(dǎo)體層，且第三導(dǎo)體層填滿開口。隨后，進(jìn)行圖案化工藝，將第三導(dǎo)體層、第二導(dǎo)體層、柵極間介電層與第一導(dǎo)體層圖案化，以形成多個(gè)堆迭柵極結(jié)構(gòu)，同時(shí)于源極線區(qū)域形成源極線。之后，于堆迭柵極結(jié)構(gòu)兩側(cè)與源極線下方的襯底中形成摻雜區(qū)。
文檔編號(hào)H01L21/70GK101207089SQ20061017172
公開日2008年6月25日 申請(qǐng)日期2006年12月19日 優(yōu)先權(quán)日2006年12月19日
發(fā)明者王子嵩, 簡(jiǎn)財(cái)源 申請(qǐng)人:力晶半導(dǎo)體股份有限公司;株式會(huì)社瑞薩科技