專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法。
背景技術(shù)：
在半導(dǎo)體器件制造中，通常準(zhǔn)備電介質(zhì)材料層，通過所述電介質(zhì)材 料層可以刻蝕溝槽和/或通孔，以提供在半導(dǎo)體晶片襯底中形成的有源器 件之間的互連。隨著器件尺寸變得更小，存在減小形成電介質(zhì)層的電介 質(zhì)材料的介電常數(shù)的顯著動(dòng)力，并且這些材料已經(jīng)隨之帶來許多問題。 例如，在刻蝕期間可能突然出現(xiàn)選擇性相關(guān)問題，以及經(jīng)常由這種材料 發(fā)出的氫可以損壞隨后準(zhǔn)備的其他層。為了克服本領(lǐng)域眾所周知的這些 和其他問題，已經(jīng)實(shí)踐了在所述材料上準(zhǔn)備"硬掩模層"。然而，當(dāng)前的 應(yīng)用已經(jīng)確定了在這種硬掩模和電介質(zhì)層之間經(jīng)常存在粘附問題，具體 地當(dāng)在電介質(zhì)層形成材料的固化之前需要準(zhǔn)備該層時(shí)。
另一個(gè)問題是先進(jìn)的低k電介質(zhì)材料通過多孔態(tài)實(shí)現(xiàn)了他們較低的 k值。當(dāng)發(fā)生ilii所述多孔材料的刻蝕時(shí)，腔體可能會(huì)被暴露或者出現(xiàn)
在刻蝕結(jié)構(gòu)的側(cè)壁處。美國專利6， 528， 409示出了解決該問題的一種嘗 試通過在未固化的狀態(tài)中刻蝕通過所述電介質(zhì)材料，在已經(jīng)將硬掩模 沉積到未固化材料的頂部上之后，用導(dǎo)電材料填充所得到的凹槽，并且 使所述電介質(zhì)材料進(jìn)行完全地固化。這種工藝引入了上述粘附問題，并 且另外要求固化時(shí)在電介質(zhì)材料中不存在尺寸變化。這將不是通常的情 況。
美國專利6， 531， 755描述了將多孔材料沉積到襯底上。對(duì)多孔材料 進(jìn)行烘烤，然后在其上沉積保護(hù)層。隨后進(jìn)行刻蝕，并且對(duì)所得到的凹 槽或結(jié)構(gòu)的側(cè)壁進(jìn)行處理，以去除由于材料多孔性而產(chǎn)生的微腔。

發(fā)明內(nèi)容
本發(fā)明包括用于制造半導(dǎo)體器件的方法，包括步驟
a) 提供襯底；
b) 將未固化或只部分固化電介質(zhì)材料層涂敷到襯底上，所述層具 有已暴露的表面，并且所述材料是從在己固化狀態(tài)時(shí)具有較低介電常數(shù) 的組中選擇的；以及
c) 對(duì)所述電介質(zhì)材料進(jìn)行固化，其特征在于所述固化部分包括 初始部分固化，用于在已暴露表面處或其附近的電介質(zhì)材料中形成密集 層，所述密集層在電介質(zhì)材料的至少一個(gè)其他制造步驟期間用作保護(hù)層； 以及隨后固化，用于對(duì)體材料進(jìn)行固化。
使用初始部分固化來形成密集層克服了上述粘附問題。還可以是能 夠?qū)崿F(xiàn)未固化體材料的處理，提供了關(guān)于選擇性并且缺乏至少特定實(shí)施 例中的多孔性的優(yōu)點(diǎn)。而且在大多數(shù)情況下，至少去除了提供分離的先 驅(qū)體或旋轉(zhuǎn)涂敷材料以形成粘附層的需要，如上述現(xiàn)有技術(shù)所要求的。
至少在一些實(shí)施例中，可以在初始部分固化和隨后固化之間存在至 少一個(gè)制造步驟。例如，所述制造步驟可以包括在所述層中形成凹槽或 結(jié)構(gòu)，所述凹槽或結(jié)構(gòu)具有至少部分地由所述材料層限定的壁。典型地， 所述凹槽或結(jié)構(gòu)將通過刻蝕來形成，在這種情況下可以對(duì)密集層預(yù)先刻 蝕以形成用于刻蝕步驟的掩模。優(yōu)選地，在形成所述凹槽或結(jié)構(gòu)之后進(jìn) 行隨后固化。優(yōu)選地，可以在隨后固化之后，將導(dǎo)電材料沉積在所述凹 槽或結(jié)構(gòu)中，雖然如果在固化期間所述層的尺寸不存在顯著的變化，可 以在隨后固化之前沉積所述導(dǎo)電材料。
所述材料可以是能夠通過固化產(chǎn)生多孔性、且通過隨后固化產(chǎn)生多 孔性的材料。
所述材料可以包括SiCo:H型材料，可以使用CVD技術(shù)來涂敷。如 下面所參考的，這種材料的示例是0RI0N⑧或低k FL0WFILUD。如以下 所表示的，這些材料相對(duì)易于沉積，并且通常可以通過在CVD工具中的 等離子體的適當(dāng)應(yīng)用來進(jìn)行固化。
所應(yīng)用的CVD技術(shù)可以從PE-CVD、 LT-CVD、 AP-CVD和RT-CVD中進(jìn)
行選擇。
可以在CVD工具中執(zhí)行所述材料的部分固化步驟，并且可以使用以
下的工藝條件
氫氣流速=10至10000 sccm，工藝腔室壓力=1至10 Torr， RF 功率=10 W至10 kW， RF頻率=100 KHz至100 MHz，壓盤溫度=300 至600'C，電極間隔是5至500mm，以及等離子體時(shí)間二l秒至3分鐘。
在特別優(yōu)選的實(shí)施例中，所述工藝條件可以是
氫氣流速=1600 sccm，工藝腔室壓力=4 Torr， RF功率=2 kW， RF頻率二13.56MHz，壓盤溫度二40(TC，電極間隔是20mm，以及等離子 體時(shí)間二15秒。
在形成凹槽或結(jié)構(gòu)的情況下，可以將阻擋層至少涂覆到所述凹槽或 結(jié)構(gòu)的側(cè)壁上，并且在填充這種凹槽或結(jié)構(gòu)的情況下，可以將覆蓋層至 少涂到導(dǎo)電材料上。


參考附圖進(jìn)一步地說明和描述根據(jù)本發(fā)明方法的這些和其他方面，
其中
圖1至圖10示出了處于根據(jù)本發(fā)明方法的不同階段的半導(dǎo)體器件； 圖11示出了根據(jù)本發(fā)明的半導(dǎo)體器件的第一實(shí)施例； 圖12示出了根據(jù)本發(fā)明的半導(dǎo)體器件的第二實(shí)施例。
具體實(shí)施例方式
參照附圖，隨后詳細(xì)描述本發(fā)明的實(shí)施例。然而，顯而易見的是本 領(lǐng)域普通技術(shù)人員可以想像幾個(gè)其他等價(jià)實(shí)施例(或在該說明書中明確 給出的實(shí)施例的組合)或者執(zhí)行本發(fā)明的其他方式，本發(fā)明的精神和范 圍只由所述權(quán)利要求項(xiàng)限制。全部附圖傾向于說明本發(fā)明的一些方面和 實(shí)施例。為了清楚的原因，對(duì)大多數(shù)方面按照簡(jiǎn)化方式進(jìn)行陳述。并未 示出全部的替換物和選項(xiàng)，本發(fā)明不局限于給定附圖的內(nèi)容。
圖l示出了本發(fā)明實(shí)施例的預(yù)備階段的半導(dǎo)體器件。在該階段中， 所述半導(dǎo)體器件包括襯底10，所述襯底10用具有表面25的前體層20 覆蓋。層20的材料是當(dāng)固化時(shí)具有較低介電常數(shù)(低k)的類型。在其
前體或未固化的形式中，所述層將通常具有高k。術(shù)語"低k"優(yōu)選地指 的是小于3. 0的介電常數(shù)或k值。襯底10可以包括具有有源器件(例如 晶體管、二極管等)禾口/或其他層的晶片，所述晶片依次可以包括導(dǎo)體結(jié) 構(gòu)(例如，互連、觸點(diǎn)和通孔)。所述晶片可以包括硅、鍺、應(yīng)變的硅、 掩埋氧化層、玻璃等。可以使用PE-CVD、 LT-CVD、 AP-CVD和RT-CVD之 類的化學(xué)氣相沉積(CVD)技術(shù)來涂敷低k前體層20。 PE-CVD代表等離 子體增強(qiáng)CVD。 LT-CVD代表低溫CVD。 AP-CVD代表大氣壓力CVD。 RT-CVD 代表快速溫度CVD。必須注意的是不同的公司可以針對(duì)各種類型的CVD 技術(shù)使用不同的名稱。同樣，可以存在適用于低k前體材料的沉積的更 多CVD變體?？梢詫⒌蚹前體材料20涂敷為未固化或者只部分固化的狀 態(tài)，并且具體地不是多孔的。
圖2示出了在所述方法進(jìn)一步階段中的半導(dǎo)體器件。在該階段中， 在表面25附近、密集層30由低k前體層20形成的地方執(zhí)行部分固化步 驟。該層不會(huì)與光致抗蝕劑化學(xué)反應(yīng)，并且該層可以是所述層以下的層 20和光致抗蝕劑之間的阻擋層。此外，所述層比其下面的前體材料20 刻蝕得更慢，并且從而可以用作保護(hù)層30。在一個(gè)實(shí)施例中，這些特征 由作為氫等離子體處理結(jié)果的碳和/或氮耗盡產(chǎn)生。
因此，將材料涂敷處于非固化狀態(tài)的事實(shí)使得通過所述方法該階段 中的部分固化，能夠?qū)崿F(xiàn)表面25處低k前體材料到密集層30的轉(zhuǎn)換。 確定的CVD-SiCO:H型低k前體材料實(shí)現(xiàn)上述要求。具體地，已經(jīng)找到用 于形成一個(gè)或更多以下低k電介質(zhì)的低k前體材料是可用的ORION 、 Flowf ill⑧和低k FL0WFILL ,每一個(gè)均是可以根據(jù)Trikon技術(shù)公司的
工藝可沉積的電介質(zhì)材料，分別如下定義 ORION: GB 2， 355， 992B
FLOWFILL: GB 731， 928B/US 5， 874, 367B/US 6， 287， 989B 低k FLOWFILL: GB 2, 331， 626B/US 6， 242， 366B 將上述案件的內(nèi)容一并在此作為參考。
針對(duì)處于未固化狀態(tài)的這些或其他SiCcv.H型材料的這種前體的涂 敷不會(huì)自動(dòng)地獲得，并且可能與如何獲得這些或其他低k電介質(zhì)的教義 矛盾，但是在任意情況下，可以將其有利地結(jié)合在除了用于獲得這些電
介質(zhì)職位的工藝中。例如，在用于沉積低k前體以形成適合該本發(fā)明的
0RI0N⑧的CVD工具中的優(yōu)選工藝條件如下
400 sccm 02， 700 sccm四甲基硅烷，2400 sccm N2，將500 W的、 13. 56 MHz的RF功率(針對(duì)200 mm晶片)施加到相對(duì)20mm處的相對(duì)噴 頭上，2 Toir的腔室壓力以及35t:的晶片壓盤溫度。
應(yīng)該理解的是這些工藝條件可以通過該公開教義內(nèi)的試驗(yàn)來改變。
可以將任意合適的前體氣體或蒸汽用于沉積前體層20，所述前體層 20可以通過該公開的教義進(jìn)行處理。在以上給出的示例中，形成包含硅 烷醇的低k電介質(zhì)前體層20，并且這可以通過有機(jī)硅烷(例如硅烷類甲 基硅烷、四硅垸、三甲基硅垸或四甲基硅烷)或有機(jī)硅氧垸(例如四甲 基二硅氧烷)的氧化來實(shí)現(xiàn)。
在至少一個(gè)另外的制造步驟期間進(jìn)行部分固化以形成用作保護(hù)層 的密集層30在現(xiàn)有技術(shù)中不是公知的。與完全固化步驟相比，所述部分 固化還可能需要不同的條件(除了簡(jiǎn)單的時(shí)間之外)。例如，0RI0N⑧的 部分固化可以使用以下工藝條件來執(zhí)行
在40(TC、 4Torr氫氣壓力的低容量單個(gè)晶片處理腔室(提供1600 sccm的氫氣)內(nèi)，將2kW的13. 56 MHz的RF功率施加到與相對(duì)襯底壓 盤緊密相連的噴頭上15秒。
應(yīng)該理解的是該部分固化足以轉(zhuǎn)化表面，所述表面是化學(xué)穩(wěn)定的以 避免與光致抗蝕劑反應(yīng)，并且使所述表面能夠作為光致抗蝕劑和密集層 30下面的層之間的阻擋層，以在隨后的構(gòu)圖期間給予所述表面比(未固 化)低k體材料更慢的刻蝕速率。因此優(yōu)選地，部分固化工藝是實(shí)現(xiàn)這 些特征所需的最低處理。
部分固化背后的機(jī)制如下。在部分固化期間，H2等離子體耗盡了未 固化CVD低k材料表面處的碳和氮，并且使所述低k材料致密。這將在 所述表面處產(chǎn)生類Si02的材料。因此，在該步驟期間形成的密集層30 包括類Si02的材料。
圖3示出了在所述方法的隨后階段中的半導(dǎo)體器件。在該階段中， 將已構(gòu)圖的光致抗蝕劑層40涂敷到半導(dǎo)體器件的密集層30的頂部上。 密集層(保護(hù)層)30 —般需要作為用于針對(duì)光致抗蝕劑層40的抗反射
層，以便保護(hù)光致抗蝕劑層40和低k前體層20的塊之間的化學(xué)反應(yīng)， 并且可以將所述密集層30用于得到相對(duì)于抗蝕劑/掩模的刻蝕選擇性。 抗反射層保護(hù)抗蝕劑層不受從正在制造的半導(dǎo)體器件中的下層反射的光
(優(yōu)選地紫外光)。被反射的光可以與來自光源的光干涉，導(dǎo)致光致抗蝕 劑層中的圖案的退化。
圖4示出了在所述方法的進(jìn)一步階段中的半導(dǎo)體器件。在該階段中， 使用己構(gòu)圖的光致抗蝕劑層40形成凹槽50，所述凹槽50通過密集層30 延伸至低k前體層20中。所述凹槽50可以通過干法刻蝕來形成，例如 使用工具中的等離子體IOO。等離子體100可以包括如Ar/CxHA/02 (其 中x、 y、 z》0)那樣的化學(xué)物質(zhì)，但是其他化學(xué)物質(zhì)也是可以的。
圖5示出了在所述方法另一個(gè)階段中的半導(dǎo)體器件。在該階段中， 對(duì)光致抗蝕劑層40進(jìn)行剝離。在現(xiàn)有技術(shù)中，也將剝離稱為"灰化"。 可以利用包括化學(xué)物質(zhì)的等離子執(zhí)行剝離?？刮g劑剝離是本領(lǐng)域普通技 術(shù)人員公知的技術(shù)。關(guān)于抗蝕劑剝離的更多信息可以在[A.J.van Roosmalen、 J. A. G. Baggerman、 S. J. H. Brader的Plenum出版社，紐約
(1991) ISBN 0-306-43835-6的125-128頁的"Dry etching for VLSI"] 中找到。
圖6示出了在所述方法另一個(gè)階段中的半導(dǎo)體器件。在該階段中， 對(duì)所述半導(dǎo)體器件進(jìn)一步地進(jìn)行固化。在現(xiàn)有技術(shù)中各種固化方法是公 知的。 一種方法使用熱處理，而另一種方法使用與熱相關(guān)聯(lián)的等離子體 處理。其他固化是公知的，例如電子束。用于針對(duì)這里公開的本發(fā)明的
等離子體處理所人所共知的工藝條件是
氫氣流速=1600 sccm，腔室壓力=4 Torr， RF功率=2. 5 kW 180 秒，然后lkW 70秒(RF頻率為13.56 MHz)，壓盤溫度二40(TC。
等離子體固化的另外重要特征是所施加的等離子體功率足以促使 低k前體層20轉(zhuǎn)換為低k電介質(zhì)21。例如，如ORION⑧的情況，當(dāng)對(duì)其
進(jìn)行完全固化時(shí)，可以通過產(chǎn)生如W003/044843所述的多孔性來獲得非 常低的k值。并非將全部合適的材料轉(zhuǎn)化為最終固化中的多孔性。例如， 低k Flowfill⑥提供低k值，不具有多孔性。如果在部分或完全固化期 間施加不足夠的功率，那么在完全固化期間所述電介質(zhì)不可以變?yōu)槎嗫?br> 的。可以試驗(yàn)得到功率水平，并且所述功率水平將是體系結(jié)構(gòu)、電極尺 寸等的函數(shù)。還應(yīng)該自信的是如果施加非常低的功率，或者如果在等離 子之間施加晶片加熱，那么有效地實(shí)踐了熱固化。
如果施加足夠高的等離子體，已部分固化的低k前體材料將進(jìn)行固 化以形成低k材料。在這種情況下，針對(duì)200mm將其以上的晶片尺寸， 在緊密連接的單個(gè)晶片反應(yīng)器中，2kW是所觀察到的實(shí)際最低值。
可以在美國專利6,653,247 B2中找到與合適的固化技術(shù)及所要求 的工藝條件有關(guān)的更多詳情，將其一并在此作為參考。
還可以在所述方法的不同階段執(zhí)行完全固化(例如，在阻擋層沉積 之后或在化學(xué)機(jī)械拋光之后)。然而，如果完全固化引起層20中的尺寸 變化，可能需要在凹槽50的金屬化之前對(duì)其進(jìn)行固化，因?yàn)榉駝t可能會(huì) 出現(xiàn)層離。在固化工藝的示例中，低k前體層20所所包含的硅烷醇、釋 放出水，但是還可以釋放有機(jī)材料。此外，將Si-CH3鍵轉(zhuǎn)換為Si-CH2-Si 鍵，產(chǎn)生寬大的結(jié)構(gòu)。這將在低k前體層20中產(chǎn)生小孔80，將其變成 多孔(低k)電介質(zhì)層21。優(yōu)選地，這些小孔較小，例如小于IOA。尤 其是SICO:H型材料提供具有這種尺寸的小孔。
圖7示出了根據(jù)本發(fā)明方法的另一個(gè)階段中的半導(dǎo)體器件。在該階 段中，可以將阻擋層85至少涂敷到凹槽50中。阻擋層材料85可以包括 如鉭(Ta)、鈦(Ti)或氮化鈦(TiN)的材料，可以通過PVD或金屬有 機(jī)CVD技術(shù)來涂敷所述阻擋層材料。替代材料是通過ALD技術(shù)涂敷的鎢 碳氮化物(WCN)。然而，阻擋層材料85還可以包括疊層，例如具有鉭層 的氮化鉭層(這兩層均可以使用PVD技術(shù)來涂敷)。
在己經(jīng)涂敷阻擋層85之后(圖8)，將導(dǎo)體90至少涂敷到凹槽50 中。例如導(dǎo)體90可以包括如銅和鋁這樣的材料。阻擋層材料的主要功能 是包封導(dǎo)電材料90，所述導(dǎo)電不應(yīng)該通過電介質(zhì)擴(kuò)散進(jìn)入半導(dǎo)體器件的 電路中，因?yàn)樗麄儗p害半導(dǎo)體器件的可靠性。這種導(dǎo)電材料的公知示 例是銅。在使用其他材料的情況下，例如鋁，可以省略阻擋層85。
圖9示出了所述方法的另一個(gè)階段中的半導(dǎo)體器件。在該階段中， 例如使用化學(xué)機(jī)械拋光步驟(也稱為CMP)對(duì)半導(dǎo)體器件進(jìn)行平面化。 在該具體示例中，CMP工藝在密集層30處停止，并且是作為良好CMP停
止層的密集層30的理想特征，因此可以不要求附加的CMP停止層。然而， 可以選擇去除密集層30。
圖10示出了根據(jù)所述方法的另一個(gè)階段中的半導(dǎo)體器件。在該階 段中，將可選擇的覆蓋層95設(shè)置在半導(dǎo)體器件上。這可以是覆蓋較大面 積的覆蓋層95或只覆蓋導(dǎo)體90所位于的那些地方的已構(gòu)圖覆蓋層?？?能需要覆蓋層95用于完成由阻擋層95對(duì)導(dǎo)體90的包封。在根據(jù)以上描 述應(yīng)該將觸點(diǎn)導(dǎo)體90相連的情況下，可以對(duì)覆蓋層進(jìn)行構(gòu)圖以便暴露出 導(dǎo)體90，從而使能夠?qū)崿F(xiàn)從上面的電接觸。覆蓋層可以包括氮化硅 (Si晶)和碳化硅(SiC)，但是其他材料也是可以的。
還必須注意的是，盡管在該具體示例中導(dǎo)體90類似于與圖9的橫 截面垂直延伸的導(dǎo)線(凹槽是溝槽)，所述導(dǎo)體90可以是觸點(diǎn)或通孔。 在這種情況下，凹槽50必須是低k前體層20中的孔(圖5)。
此外，還可以執(zhí)行所述方法，使得同時(shí)形成導(dǎo)線和觸點(diǎn)。這可以按 照多種方式實(shí)現(xiàn)。 一種方式是通過按照使用不同掩模的不同步驟(例如 在已經(jīng)形成兩個(gè)電介質(zhì)層之后)在低k前體材料20中形成凹槽，而同時(shí)
保持所述方法的其余部分相同。本領(lǐng)域的普通技術(shù)人員應(yīng)該易于提出執(zhí) 行所述步驟順序的替換。
在圖10所示的階段之后，半導(dǎo)體器件準(zhǔn)備好進(jìn)一步的處理，例如 形成隨后的金屬化和/或觸點(diǎn)/通孔層、封裝等。全部這些步驟對(duì)于本領(lǐng) 域普通技術(shù)人員是公知的。
圖11示出了半導(dǎo)體器件的第一實(shí)施例。該半導(dǎo)體器件1包括襯 底10;涂敷到襯底10上的電介質(zhì)層21;具有凹槽50的電介質(zhì)層21， 所述凹槽具有由電介質(zhì)層21限定的臂，所述凹槽50填充由導(dǎo)體90，所 述導(dǎo)體90至少在導(dǎo)體90的側(cè)壁上嵌入到(可選的)阻擋層85中。在該 實(shí)施例中，半導(dǎo)體器件1還可以包括密集層30。密集層30可以包括Si02 型材料。在該具體示例中，導(dǎo)體90 (例如銅線)配備有覆蓋層95。在一 些實(shí)施例中，可以缺少或部分去除該覆蓋層95 (例如，用于允許觸點(diǎn)與 線路電接觸)。在該具體示例中，層15、 35不包括導(dǎo)體，盡管在其他實(shí) 施例中這是非常有可能的。
圖12示出了半導(dǎo)體器件的第二實(shí)施例。半導(dǎo)體器件2包括半導(dǎo)體
器件1的第一實(shí)施例的全部成分，但是電介質(zhì)層21附加地包括與凹槽 50相距一定距離的另外的凹槽50'，所述另外的凹槽50'具有由電介質(zhì)層 21限定的另外的壁，所述另外的凹槽50'填充有另外的導(dǎo)體90'，所述另 外的導(dǎo)體90，至少在另外的導(dǎo)體90，的側(cè)壁上嵌入到另外的阻擋層85，中。 請(qǐng)注意所述描述意味著支持而不是限制權(quán)利要求。對(duì)于所述說明 的許多變體是可能的，但是沒有包括在以上討論中，以便保持本發(fā)明的 清楚簡(jiǎn)明。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件(1、2)的方法，包括步驟a)提供襯底(10)；b)將未固化或只部分固化的電介質(zhì)材料層(20)涂敷到襯底上，所述層(20)具有已暴露的表面(25)，并且所述材料是從在已固化狀態(tài)時(shí)具有較低介電常數(shù)的組中選擇的；以及c)對(duì)所述電介質(zhì)材料(20)進(jìn)行固化，其特征在于所述固化步驟包括初始部分固化，用于在已暴露表面處或其附近的電介質(zhì)材料中形成密集層(30)，所述密集層在電介質(zhì)材料的至少一個(gè)其他制造步驟期間用作保護(hù)層；以及隨后固化，用于對(duì)體材料進(jìn)行固化。
2. 根據(jù)權(quán)利要求1所述的方法，其中在初始部分固化和隨后固化 之間存在至少一個(gè)制造步驟。
3. 根據(jù)權(quán)利要求2所述的方法，其中所述制造步驟包括在所述層 (20)中形成凹槽或結(jié)構(gòu)(50)，所述凹槽或結(jié)構(gòu)具有至少部分地由所述材料層(20)限定的壁。
4. 根據(jù)權(quán)利要求3所述的方法，其中所述凹槽或結(jié)構(gòu)通過刻蝕形成.
5. 根據(jù)權(quán)利要求4所述的方法，其中對(duì)密集層(30)預(yù)先刻蝕以 形成用于刻蝕步驟的掩模。
6. 根據(jù)權(quán)利要求3至5任一項(xiàng)所述的方法，其中在形成所述凹槽 或結(jié)構(gòu)之后進(jìn)行隨后固化。
7. 根據(jù)權(quán)利要求6所述的方法，其中在隨后固化之后，將導(dǎo)電材料沉積在所述凹槽或結(jié)構(gòu)中。
8. 根據(jù)權(quán)利要求3至7任一項(xiàng)所述的方法，其特征在于所述方法 還包括以下步驟將阻擋層(85)至少涂敷到半導(dǎo)體器件(1、 2)的所 述凹槽或結(jié)構(gòu)(50)的側(cè)壁上。
9. 根據(jù)作為權(quán)利要求3的從屬權(quán)利要求的權(quán)利要求7或8所述的 方法，其特征在于所述方法還包括以下步驟至少在導(dǎo)電材料(90)上 形成覆蓋層(95)。
10. 根據(jù)前述任一權(quán)利要求所述的方法，其中所述材料是能夠通過 固化—產(chǎn)生多孔性、且通過隨后固化產(chǎn)生多孔性的材料。
11. 根據(jù)前述任一權(quán)利要求所述的方法，其特征在于所述材料(20) 包括使用CVD技術(shù)涂敷的SiCo:H型材料。
12. 根據(jù)權(quán)利要求11所述的方法，其特征在于所涂敷的低k前體 材料(20)包括ORION 的前體材料。
13. 根據(jù)權(quán)利要求11所述的方法，其特征在于所涂敷的低k前體 材料(20)包括低k FL0WFIL1;m的前體材料。
14. 根據(jù)權(quán)利要求11至13任一項(xiàng)所述的方法，其特征在于所應(yīng)用 的CVD技術(shù)是PE-CVD、 LT-CVD、 AP-CVD和RT-CVD之一 。
15. 根據(jù)前述任一權(quán)利要求所述的方法，其特征在于在CVD工具 中執(zhí)行所述材料(20)的部分固化步驟。
16. 根據(jù)權(quán)利要求15所述的方法，其特征在于在以下的工藝條件 下、在CVD工具中執(zhí)行所述材料(20)的部分固化步驟氫氣流速=10至10000 sccm，工藝腔室壓力=1至10 Torr， RF 功率=10 W至10 kW， RF頻率=100 KHz至100 MHz,壓盤溫度=300 至60(TC，電極間隔是5至500mm，以及等離子體時(shí)間二l秒至3分鐘。
17. 根據(jù)權(quán)利要求16所述的方法，其特征在于在以下的工藝條件 下、在CVD工具中執(zhí)行所述材料(20)的部分固化步驟-氫氣流速=1600 sccm，工藝腔室壓力二4 Torr， RF功率=2 kW， RF頻率二13.56MHz，壓盤溫度二40(TC，電極間隔是20mm，以及等離子 體時(shí)間=15秒。
全文摘要
本發(fā)明涉及一種用于制造半導(dǎo)體器件的方法。在該方法中，將半導(dǎo)體器件設(shè)置為包括襯底(10)，所述襯底(10)用具有表面(25)的低k前體層(20)覆蓋。在該步驟之后，執(zhí)行部分固化步驟，其中低k前體層(20)的表面(25)處或其附近形成密集層(30)。該密集層(30)可以用作保護(hù)層(30)。低k前體材料(20)是從具有可用于非固化或部分固化狀態(tài)的性質(zhì)的材料組中選擇的。該方法的主要優(yōu)點(diǎn)是不需要向低k前體層(20)提供單獨(dú)的保護(hù)層(30)，因?yàn)槊芗瘜?30)由低k前體層(20)本身形成。因此，密集層(30)具有與低k前體層(20)的良好粘附性。
文檔編號(hào)H01L21/3105GK101111930SQ200680003430
公開日2008年1月23日 申請(qǐng)日期2006年1月25日 優(yōu)先權(quán)日2005年1月27日
發(fā)明者古川有紀(jì)子, 約翰·麥克內(nèi)爾 申請(qǐng)人:皇家飛利浦電子股份有限公司