專利名稱：形成凹進式通路裝置的方法
技術領域：
本發(fā)明涉及形成與半導體構造相關聯(lián)的凹進式通路裝置的方法。
技術背景半導體晶體管裝置是一種包括柵極的裝置，所述柵極通過由所述柵極控制的溝道將 一對源極/漏極區(qū)彼此互連。晶體管裝置是半導體構造的常見電路裝置。舉例來說，晶體 管裝置可并入到存儲器結構中，所述存儲器結構包含(例如)動態(tài)隨機存取存儲器 (DRAM)和靜態(tài)隨機存取存儲器(SRAM)。半導體制造中的持續(xù)目標是增加集成度，且因此減小裝置所消耗的半導體占地空間 量。然而，減小晶體管裝置的大小導致許多困難。舉例來說，當晶體管裝置的溝道長度 減小時，試圖控制溝道相對側上的源極/漏極區(qū)之間的電子流動時出現(xiàn)許多問題。這些問 題一般稱為短溝道效應。一種對于克服短溝道問題可能有效的方法是，使晶體管裝置凹進在襯底內，以使得 與其為非凹進式時相比，裝置消耗較小占地空間且仍具有相對較長的溝道。圖1展示非 凹進式晶體管裝置，且圖2展示凹進式裝置以供與非凹進式裝置進行比較。首先參看圖1,半導體構造IO經(jīng)說明為包括襯底12。所述襯底12可包括(例如) 輕度摻雜有本底p型摻雜劑的單晶硅。為了幫助解釋所附權利要求書，術語"半導電襯 底"和"半導體襯底"經(jīng)定義為意指包括半導電材料的任何構造，所述半導電材料包含(但不限于)例如半導電晶片的塊狀半導電材料(單獨或以組合件形式而在其上包括其 它材料)和半導電材料層(單獨或以組合件形式包括其它材料)。術語"襯底"是指任何 支撐結構，包含(但不限于)上述半導電襯底。晶體管裝置14由襯底支撐。所述晶體管裝置包含柵極16，其通過介電材料18而與 襯底12間隔開；沿著柵極側壁包含側壁間隔物24;在柵極的相對側上包含一對源極/漏 極區(qū)20;且在所述源極/漏極區(qū)之間包含溝道區(qū)22。柵極16可包括各種導電材料，包含(例如)各種金屬、金屬合成物和/或導電摻雜 硅或其它導電摻雜半導體材料。介電材料18可包括任何適宜的材料或材料組合，且通常 將包括二氧化硅，基本上由二氧化硅組成，或由二氧化硅組成。側壁間隔物24可包括任 何適宜的合成物或合成物組合，且通常將包括氮化硅和二氧化硅中的一者或兩者。源極/ 漏極區(qū)20可包括處于單晶硅襯底12內的導電摻雜區(qū)，且可包括具有輕度摻雜延伸的重 度摻雜區(qū)。舉例來說，源極/漏極區(qū)20可包括重度n型摻雜區(qū)或重度p型摻雜區(qū)，且可 包括在側壁24下方延伸的輕度摻雜部分。溝道區(qū)22摻雜有閾值電壓植入物，且當足夠 的電流通過柵極16時將源極/漏極區(qū)20可操作地彼此互連。圖2展示包括半導體襯底32和由襯底支撐的晶體管34的構造30。晶體管包括在襯 底內延伸的柵極36、在柵極與襯底之間的介電材料38、在襯底內處于柵極附近的源極/ 漏極區(qū)40和在柵極的最低部分周圍延伸并將源極/漏極區(qū)40彼此互連的溝道區(qū)42。盡管 未圖示，但可在柵極36附近提供側壁間隔物，所述側壁間隔物類似于上文參看圖1論述 的間隔物24。襯底32、介電材料38、柵極36和源極/漏極區(qū)40可包括與上文關于圖1的襯底12、 柵極16、介電材料18和源極/漏極區(qū)20論述的那些材料相同的材料。并且，可在溝道區(qū) 42內提供閾值電壓植入物，所述植入物類似于在圖1的區(qū)22內提供的閾值電壓植入物。圖2的凹進式裝置構造與圖的非凹進式裝置構造之間的差異是，圖2的裝置的溝 道區(qū)42由于溝道區(qū)在柵極36的凹進部分周圍延伸而得以加長。相對于圖1的裝置14， 這可減小圖2的晶體管裝置34的短溝道效應。盡管凹進式通路裝置相對于非凹進式裝置在可在避免短溝道效應的同時實現(xiàn)的組裝 密度方面具有優(yōu)點，但在凹進式通路裝置的大規(guī)模制造過程中遇到了各種問題，如果凹 進式通路裝置要在商業(yè)上變得可行的話，就應解決所述問題。因此，需要開發(fā)用于大規(guī) 模制造凹進式通路裝置的新方法。凹進式通路裝置的一種應用是在存儲器陣列中，例如 DRAM陣列。因此，如果為大規(guī)模制造凹進式通路裝置而開發(fā)的方法適用于制造存儲器 陣列，那么將更加合乎需要。 發(fā)明內容在一個方面，本發(fā)明包含一種形成凹進式通路裝置的方法。提供半導體襯底。在所 述襯底內形成凹進式通路裝置溝渠。 一對凹進式通路裝置溝渠彼此鄰近。在所述凹進式 通路裝置溝渠內形成導電柵極材料。在所述導電柵極材料附近形成源極/漏極區(qū)。導電柵 極材料和源極/漏極區(qū)一起形成一對鄰近的凹進式通路裝置(具體地說， 一對凹進式通路 晶體管)。在襯底內形成凹進式通路裝置溝渠之后，在鄰近的凹進式通路裝置之間形成隔 離區(qū)溝渠。用電絕緣材料填充所述隔離區(qū)溝渠以形成溝渠式隔離區(qū)。在一個方面，本發(fā)明包含另一種形成凹進式通路裝置的方法。提供半導體構造，且 在襯底內形成凹進式通路裝置溝渠。用第一電絕緣材料填充凹進式通路裝置溝渠。第一
電絕緣材料經(jīng)圖案化成為界定多個通路裝置區(qū)的掩模。通路裝置區(qū)是由隔離區(qū)包圍的島 狀物。通路裝置區(qū)僅包括凹進式通路裝置溝渠的若干部分。在隔離區(qū)內蝕刻襯底以使隔 離區(qū)的襯底凹進。用第二電絕緣材料覆蓋凹進的襯底以覆蓋隔離區(qū)。去除第一電絕緣材 料的至少大部分，同時留下第二電絕緣材料的至少大部分。隨后，在凹進式通路裝置溝 渠的由通路裝置區(qū)包括的部分內形成柵極材料。在一個方面，本發(fā)明包含又一種形成凹進式通路裝置的方法。提供半導體襯底，且 在所述襯底上形成第一圖案化掩模。所述第一圖案化掩模具有穿過其中的開口，所述開 口界定凹進式通路裝置的溝渠的第一位置。在所述第一位置中蝕刻襯底以形成延伸到襯 底中的凹進式通路裝置溝渠。用柵極材料填充凹進式通路裝置溝渠。在第一圖案化掩模 上方以及在柵極材料上方形成第一電絕緣材料。所述第一電絕緣材料經(jīng)圖案化成為界定 多個通路裝置區(qū)的掩模。通路裝置區(qū)是由隔離區(qū)包圍的島狀物。通路裝置區(qū)僅包括凹進 式通路裝置溝渠的若干部分。蝕刻襯底以使所述隔離區(qū)的襯底凹進。用第二電絕緣材料 覆蓋凹進的襯底。去除第一電絕緣材料。隨后，形成多個導電線。各個導電線延伸越過 多個通路裝置區(qū)并將所述多個通路裝置區(qū)的柵極材料彼此電互連。


下文參看以下附圖來描述本發(fā)明的優(yōu)選實施例。圖1是半導體晶片片斷的圖解橫截面圖，其說明現(xiàn)有技術晶體管裝置。圖2是半導體晶片片斷的圖解橫截面圖，其說明另一現(xiàn)有技術晶體管裝置。圖3和4是在本發(fā)明的示范性方面的初步處理階段說明的半導體晶片片斷的圖解俯 視圖和圖解橫截面?zhèn)纫晥D。圖4的橫截面沿著圖3的線4-4。圖5和6分別說明在圖3和4的處理階段之后的處理階段處圖3和4的片斷。圖6 的橫截面沿著圖5的線6-6。圖7和8分別說明在圖5和6的處理階段之后的處理階段處圖3和4的片斷。圖8 的橫截面沿著圖7的線8-8。圖9和10分別說明在圖7和8的處理階段之后的處理階段處圖3和4的片斷。圖 10的橫截面沿著圖9的線10-10。圖11和12分別說明在圖9和10的處理階段之后的處理階段處圖3和4的片斷。圖 12的橫截面沿著圖11的線12-12。圖13和14分別說明在圖11和12的處理階段之后的處理階段處圖3和4的片斷。 圖14的橫截面沿著圖13的線14-14。
圖15和16分別說明在圖13和14的處理階段之后的處理階段處圖3和4的片斷。 圖16的橫截面沿著圖15的線16-16。圖17和18分別說明在圖15和16的處理階段之后的處理階段處圖3和4的片斷。 圖18的橫截面沿著圖17的線18-18。圖19和20分別說明在圖17和18的處理階段之后的處理階段處圖3和4的片斷。 圖20的橫截面沿著圖19的線20-20。圖21和22分別說明在圖19和20的處理階段之后的處理階段處圖3和4的片斷。 圖22的橫截面沿著圖21的線22-22。圖23和24是在本發(fā)明第二實施例的示范性方面的初步處理階段展示的半導體晶片 片斷的圖解俯視圖和圖解橫截面?zhèn)纫晥D。圖24的橫截面沿著圖23的線24-24。圖25和26分別說明在圖23和24的處理階段之后的處理階段處圖23和24的片斷。 圖26的橫截面沿著圖25的線26-26。圖27和28分別說明在圖25和26的處理階段之后的處理階段處圖23和24的片斷。 圖28的橫截面沿著圖27的線28-28。圖29和30分別說明在圖27和28的處理階段之后的處理階段處圖23和24的片斷。 圖30的橫截面沿著圖29的線30-30。圖31和32分別說明在圖29和30的處理階段之后的處理階段處圖23和24的片斷。 圖32的橫截面沿著圖31的線32-32。圖33和34分別說明在圖31和32的處理階段之后的處理階段處圖23和24的片斷。 圖34的橫截面沿著圖33的線34-34。圖35和36分別說明在圖33和34的處理階段之后的處理階段處圖23和24的片斷。 圖36的橫截面沿著圖35的線36-36。圖37和38分別說明在圖35和36的處理階段之后的處理階段處圖23和24的片斷。 圖38的橫截面沿著圖37的線38-38。圖39和40分別說明在圖37和38的處理階段之后的處理階段處圖23和24的片斷。 圖40的橫截面沿著圖39的線40-40。
具體實施方式
本發(fā)明包含用于形成與半導體構造相關聯(lián)的凹進式通路裝置的各種方法。在特定方 面，形成含有凹進式通路裝置和將鄰近裝置電分離的淺溝渠隔離區(qū)的結構。因此，制造 凹進式通路裝置柵極溝渠和淺溝渠隔離區(qū)溝渠。與在形成凹進式通路裝置柵極溝渠之前 形成淺溝渠隔離區(qū)溝渠的現(xiàn)有技術工藝形成對比，本發(fā)明的一些方法在形成淺溝渠隔離 區(qū)溝渠之前形成凹進式通路裝置柵極溝渠。盡管在淺溝渠隔離區(qū)溝渠之前形成凹進式通 路裝置柵極溝渠，但可在形成淺溝渠隔離區(qū)溝渠之前或之后在凹進式通路裝置柵極溝渠 內形成柵極材料。參看圖3-40來描述本發(fā)明的示范性方面，其中圖3-22關于本發(fā)明的第一實施例方面， 且圖23-40關于本發(fā)明的第二實施例方面。首先參看圖3和4，說明處于本發(fā)明第一實施例方面的初步處理階段的半導體構造 100。構造IOO包括襯底102，所述襯底102可(例如)包括輕度本底摻雜有p型摻雜劑 的單晶硅，基本上由所述單晶硅組成，或由所述單晶硅組成。在襯底上方形成圖案化掩模104。所展示的圖案化掩模包括第一層106，其包括二 氧化硅，基本上由二氧化硅組成，或由二氧化硅組成；以及第二層108，其包括氮化硅， 基本上由氮化硅組成，或由氮化硅組成?？赏ㄟ^在掩模104上方提供光刻圖案化光致抗 蝕劑(未圖示)，將圖案從光致抗蝕劑轉移到掩模104的材料并隨后去除光致抗蝕劑，來 將掩模104形成為所示圖案。圖案化掩模104具有穿過其中的開口 110，此類開口界定凹進式通路裝置的溝渠的位 置。開口 110的位置在以下論述中可稱為第一位置。穿過由掩模104界定的第一位置而蝕刻襯底102,以形成延伸到襯底102中的凹進 式通路裝置溝渠。在特定方面，此類溝渠將延伸到襯底102的單晶硅中。所述溝渠經(jīng)展 示為具有底部周界Hi和從襯底102的最上表面到底部周界的深度"D"。此深度可(例 如)從約100A到約2000A 。在本發(fā)明的示范性方面，襯底102可包括單晶硅，在圖3和4的處理階段處其中具 有p阱和/或n阱植入物。可通過氧化單晶硅的最上表面以將層106形成為基本上由二氧 化硅組成或由二氧化硅組成并具有從約50人到約IOO人的厚度來形成層106。氮化物封蓋 108可包括從約200A到約500A的厚度，且通常將包括從約300人到約500A的厚度。在一些方面(未圖示)，可通過雙步驟工藝來縮減開口 110的臨界尺寸。首先，蝕刻 掩蔽層104以形成所示開口 110。隨后，通過提供沿著側壁并在開口內延伸的氮化硅層且 隨后使此層經(jīng)受各向異性蝕刻以形成間隔物來沿著開口 110的側壁形成氮化物間隔物。 在形成此類間隔物之后，開口接著可延伸到襯底102中，使得開口的臨界尺寸小于最初 通過光刻處理形成的尺寸。接下來參看圖5和6，去除掩模104 (圖3和4)，且在襯底102上方以及在溝渠110 內形成層112。所述層112可(例如)包括二氧化硅，基本上由二氧化硅組成，或由二氧 化硅組成。在這些方面，可通過熱氧化單晶襯底102的暴露上表面來形成層112。接下來參看圖7和8，在層112上方形成層114，所述層114包括氮化硅，基本上由 氮化硅組成，或由氮化硅組成。應了解，此處提供的層112和114的組分是示范性組分， 且所述層可包括任何適宜的組分。層112和U4可共同稱為用于填充溝渠110的第一絕 緣材料。圖7中以虛線視圖展示溝渠110以指示絕緣材料114下方的溝渠位置。接下來參看圖9和10，在層114上方提供光刻圖案化的光致抗蝕劑116。所述光致 抗蝕劑界定待轉移到組成層112和114的第一絕緣材料中的圖案。隨后，通過適宜的蝕 刻將此圖案轉移到層112和114，所述適宜的蝕刻將層112和114圖案化為掩模。所述掩 模界定多個通路裝置區(qū)120、 122、 124和126。通路裝置區(qū)是由隔離區(qū)130包圍的島狀 物。通路裝置區(qū)120、 122、 124和126僅包括凹進式通路裝置溝渠110的最初已經(jīng)形成 的部分(即，圖7和8的溝渠)，溝渠的剩余部分在隔離區(qū)130內。在圖9的視圖中，所示通路裝置區(qū)120、 122、 124和126為大致橢圓形。所述大致 橢圓形通路裝置區(qū)具有主縱向橢圓軸，示范性主縱向橢圓軸經(jīng)展示為區(qū)120內的軸121。 請注意，可認為溝渠110包括沿著其長度延伸的主長度軸，圖9中示范性主長度軸經(jīng)說 明為軸123。在圖9中說明的應用中，主縱向橢圓軸121相對于軸123傾斜，且因此并 非大致垂直于主長度軸123。然而，應了解，本發(fā)明也包含通路裝置區(qū)的主縱向橢圓軸 大致垂直于凹進式通路裝置溝渠的主長度軸的方面(例如，下文參看圖31和32描述的 方面)。接下來參看圖11和12，通過蝕刻使隔離區(qū)130的襯底凹進。所述蝕刻去除溝渠110 的在凹進式通路裝置區(qū)120、 122、 124和126之間的部分。在蝕刻之后，隔離區(qū)130的凹進襯底處于襯底102的最上表面下方深度"E"處。在 特定方面，可使襯底凹進到凹進式通路裝置溝渠110的最低水平面下方的水平面，使得 深度"E"比圖4的深度"D"大至少約兩倍。深度"E"可對應于淺溝渠隔離區(qū)的深度， 且在特定方面可從約500A到約3500A?？烧J為圖12的溝渠100中的兩者彼此鄰近，且可認為隔離區(qū)130形成在此類鄰近溝 渠之間。舉例來說，鄰近溝渠中的一者可以是標記為131的溝渠，且另一者可以是標記 為133的溝渠，且可認為此類溝渠處于隔離區(qū)130中形成于其之間的深溝渠的相對側上。 在本發(fā)明的所示處理過程中，鄰近的凹進式通路裝置溝渠131和133已經(jīng)在其之間形成 深溝渠之前形成。
接下來參看圖13和14，去除光致抗蝕劑116 (圖11和12)，且隨后在隔離區(qū)130 的凹進襯底上方以及在通路裝置區(qū)120、 122、 124和126的層114上方形成電絕緣材料 136。圖13中以虛線視圖展示通路裝置區(qū)120、 122、 124和126以指示此類區(qū)的位置， 但應了解，在圖13的處理階段處所述區(qū)處于絕緣材料136下方。材料136可包括任何適宜的合成物或合成物組合。在特定方面，材料136可對應于 所謂的淺溝渠堆疊，且因此可包括沿著襯底102的二氧化硅薄層、處于所述二氧化硅上 方的薄氮化硅襯墊和處于所述襯墊內的厚二氧化硅填料。換句話說，絕緣材料136可主 要包括二氧化硅，其中通過薄氮化硅襯墊和薄二氧化硅襯墊使材料的塊狀二氧化硅與襯 底102分離。在一些方面，材料136的塊狀絕緣合成物可以是旋涂電介質。在圖14的視圖中，可認為電介質填充的深區(qū)130包括提供在凹進式通路裝置溝渠 131與133之間的溝渠式隔離區(qū)。接下來參看圖15和16，材料136經(jīng)受平面化(例如，化學-機械平面化)以從層114 上方去除材料并形成延伸越過材料136和層114的平面化上表面137。可認為圖15和16 的平面化從層114上方去除絕緣材料136，同時留下隔離區(qū)130的凹進襯底上方的絕緣材 料136。接下來參看圖17和18，從襯底102上方去除層112禾Q 114，同時留下電絕緣材料136。 在一些方面，可認為層112和114共同包括第一電絕緣材料，且可認為去除此類第一電 絕緣材料的至少大部分，同時留下對應于材料136的第二電絕緣材料的至少大部分。在 所示方面，已經(jīng)去除了對應于層112和114的第一電絕緣材料的全部，但應了解，本發(fā) 明包含去除此類材料的少于全部的其它方面。舉例來說，如果材料112包括二氧化硅， 那么可留下材料112以在隨后處理中對應于柵極氧化物。然而，如果不管材料112是否 包括二氧化硅而均去除材料112可能是有利的，因為這可允許在形成實際的柵極介電材 料之前清潔襯底102的表面。因此，層112和114的材料通常將對應于犧牲材料。如果需要形成摻雜劑阱(例如，p阱或n阱)，那么可在圖17和18的處理階段在襯 底102內提供摻雜劑。接下來參看圖19和20，在凹進式通路裝置溝渠110內形成柵極介電材料140,且隨 后在柵極介電材料上方以及在溝渠內形成導電柵極材料142以填充溝渠。在本發(fā)明的所 示方面，導電柵極材料142包括第一層144和第二層146。層144和146在界面147處 接合。層144可(例如)包括導電摻雜硅，基本上由導電摻雜硅組成，或由導電摻雜硅 組成；且層146可(例如)包括一種或一種以上含金屬合成物，基本上由所述合成物組 成，或由所述合成物組成。所述含金屬合成物可以是純金屬和/或含金屬化合物。在特定 方面，層146可在圖20的視圖中以遞降次序包括鉤/硅化鋅/氮化鈦的堆疊。所示柵極材料142不僅填充溝渠110，而且延伸到此類溝渠外部。此外，層146的含 金屬合成物與層144的導電摻雜硅之間的界面(即，界面147)在溝渠外部。在導電柵極材料142上方形成電絕緣封蓋150。封蓋150可包括任何適宜的合成物 或合成物組合，且在特定方面將包括二氧化硅和氮化硅中的一者或兩者，基本上由二氧 化硅和氮化硅中的一者或兩者組成，或由二氧化硅和氮化硅中的一者或兩者組成。圖19中以虛線視圖展示通路裝置區(qū)120、 122、 124和126以指示所述區(qū)在絕緣封蓋 150下方。接下來參看圖21和22，將材料140、 144、 146和150圖案化成為延伸越過通路裝 置區(qū)120、 122、 124和126的導電線。更具體地說，將材料140、 144、 146和150圖案 化成為多個線160、 162、 164和166，其中所述線中的每一者延伸越過多個通路裝置區(qū) 并將與不同通路裝置區(qū)相關聯(lián)的柵極彼此電連接。在襯底102內且在導電柵極材料144附近形成源極/漏極區(qū)170、 172、 174、 176、 178 和180。源極/漏極區(qū)可根據(jù)任何適宜的摻雜劑類型進行摻雜，且可包括任何適宜的摻雜 劑。可通過將摻雜劑植入到襯底102中到達適當深度來形成源極/漏極區(qū)。導電柵極材料 和源極/漏極區(qū)一起形成由襯底102支撐的多個晶體管裝置180、 182、 184和186。此類 晶體管裝置對應于具有在凹進式通路裝置溝渠110內延伸的柵極的凹進式通路裝置?？烧J為晶體管裝置180、 182、 184和186的每一者包括使一對源極/漏極區(qū)彼此電連 接的柵極。舉例來說，可認為晶體管裝置180包括使源極/漏極區(qū)170與172彼此電連接 的柵極；可認為裝置182包括使源極/漏極區(qū)172與174彼此電連接的柵極；可認為裝置 184包括使源極/漏極區(qū)176與178彼此電連接的柵極；且可認為裝置186包括使源極/漏 極區(qū)178與180彼此連接的柵極?？赏ㄟ^將成對的源極/漏極區(qū)中的一些源極/漏極區(qū)連接到位線接觸件并將其它源極/ 漏極區(qū)連接到存儲節(jié)點接觸件(即，連接到電容器存儲節(jié)點)來將晶體管裝置并入到動 態(tài)隨機存取存儲器(DRAM)陣列中。在本發(fā)明的所示方面，源極/漏極區(qū)170、 174、 176 和180分別連接到電容器存儲節(jié)點190、 192、 194和196;且源極/漏極區(qū)172和178分 別連接到位線198和200。因此，所示構造可并入到DRAM陣列中。接下來參看圖23和24，其說明處于本發(fā)明第二實施例方面的初步處理階段處的半 導體構造300。參看與本發(fā)明第二方面實施例相關聯(lián)的圖式，在適當時將使用與上文描 述本發(fā)明第一方面實施例時使用的編號類似的編號。構造300包括先前參看圖3和4描述的襯底102、層106和108的圖案化掩模104 以及溝渠110，且因此相同地對應于上文參看圖3和4論述的構造。接下來參看圖25和26，形成柵極介電材料302以填襯溝渠100的底部，且隨后在 溝渠內并在介電材料302上方形成柵極材料304。介電材料302可(例如)包括二氧化硅，基本上由二氧化硅組成，或由二氧化硅組 成。在此方面，可沉積材料302，或可通過氧化溝渠100內從襯底102暴露的硅來形成 材料302。如果需要的話，可以兩個步驟形成介電材料302，其中一個步驟是在溝渠100 內初始形成第一二氧化硅材料，且另一步驟是從溝渠內剝離第一介電材料并在溝渠內形 成另一介電材料，所述另一介電材料可以是質量優(yōu)于初始提供的介電材料的二氧化硅電 介質。柵極材料304可包括硅，基本上由硅組成，或由硅組成。硅可在沉積時進行導電摻 雜，或可以非導電摻雜形式沉積且隨后在稍后處理階段處用適當?shù)闹踩胛飺诫s。圖26的構造經(jīng)展示為包括延伸越過柵極材料304并越過絕緣材料108的平面化上表 面305?？赏ㄟ^初始提供柵極材料304以覆蓋材料108以及填充溝渠，且隨后使材料304 經(jīng)受平面化(例如，化學-機械拋光)以從材料108上方去除材料304并形成平面化上表 面305，來形成所述平面化上表面305。如果需要的話，可在溝渠110內形成柵極材料304之前，在襯底102內提供增強植 入物和/或閾值電壓植入物。盡管柵極材料304經(jīng)展示為具有與層108的最上表面共同延伸的平面化表面，但應 了解，柵極材料也可具有凹進在層108的最上表面的高度水平面下方的表面。在一些方 面，可能優(yōu)選的是，含硅材料304凹進在層108的最上表面下方。接下來參看圖27和28，材料304和層108的最上表面經(jīng)受氧化作用以在層108上 方形成氧化物310，且在層304上方形成氧化物312。在本發(fā)明的特定方面，層108將包 括氮化硅，基本上由氮化硅組成，或由氮化硅組成，且因此氧化物310將包括氧氮化硅， 基本上由氧氮化硅組成，或由氧氮化硅組成；且層304將包括硅，基本上由硅組成，或 由硅組成，且因此氧化物312將包括二氧化硅，基本上由二氧化硅組成，或由二氧化硅 組成。氧化物310和312可形成為約30人厚到約60人厚。接下來參看圖29和30，在氧化物310和312上方提供電絕緣材料314。層314可(例 如)包括氮化硅，基本上由氮化硅組成，或由氮化硅組成，且可沉積為約300A到約500入
的厚度。在本發(fā)明的一些方面，可認為合成物310、 312和314—起形成提供在第一圖案 化掩模104和柵極材料304上方的絕緣材料316。圖29中以虛線視圖展示溝渠110以指示溝渠的位置。接下來參看圖31和32，將材料316圖案化成為掩模，所述掩模界定多個通路裝置 區(qū)320、 324、 326、 328、 330、 332、 334和336;且界定包圍所述通路裝置區(qū)的隔離區(qū) 340?？赏ㄟ^在材料316上方提供光刻圖案化的光致抗蝕劑掩模(未圖示)，將圖案從光 致抗蝕劑掩模轉移到材料316并隨后去除光致抗蝕劑掩模來完成材料316的圖案化。在圖案化材料316之后，在隔離區(qū)340內蝕刻襯底102以使此隔離區(qū)的襯底凹進。 隔離區(qū)的凹進襯底處于溝渠110的最低高度水平面下方的高度水平面處，且在一些方面， 比溝渠110的高度水平面深至少兩倍。隔離區(qū)340內的蝕刻從隔離區(qū)內去除柵極材料304，同時留下通路裝置區(qū)320、 324、 326、 328、 330、 332、 334和336內的柵極材料?？赏ㄟ^(例如)反應性離子蝕刻來完 成隔離區(qū)340內的蝕刻。氧化物342和氮化物襯墊344提供在經(jīng)蝕刻的隔離區(qū)340內，且在所示方面，還在 材料314上方延伸。氧化物342可(例如)包括沿著襯底102的二氧化硅，基本上由所 述二氧化硅組成，或由所述二氧化硅組成；且氮化物344可(例如)包括氮化硅，基本 上由氮化硅組成，或由氮化硅組成。氧化物可通過氧化構造300的暴露材料而形成，且 因此可沿著襯底102包括與沿著材料108和314所包括的組分不同的組分；或者可通過 沉積形成。氧化作用可能是優(yōu)選的，因為這可修復可能己在反應性離子蝕刻期間發(fā)生的 等離子引發(fā)的損壞，且還可在分界表面處侵入到柵極電介質中以提供柵極多晶硅與襯底 102的塊狀硅之間的低泄漏。氧化物優(yōu)選地經(jīng)形成為約30A到約80A的厚度。氮化物襯 墊344可沉積在氧化物層342上方，且最終可充當用于后續(xù)旋涂玻璃沉積工藝的保護層。請注意，圖31的通路裝置區(qū)展示為類似于圖9的通路裝置區(qū)的橢圓形。然而，與圖 9的通路裝置區(qū)不同的是，圖31的通路裝置區(qū)的主縱向橢圓軸大致垂直于凹進式通路裝 置溝渠110的主長度軸。接下來參看圖33和34，提供介電材料350以填充凹進的隔離區(qū)340。介電材料350 可以是旋涂玻璃。介電材料350可初始形成以覆蓋絕緣材料316以及填充凹進的隔離區(qū) 340，且隨后可利用平面化(例如，化學-機械拋光)從絕緣材料316上方去除介電材料 并形成在介電材料350和層314上方延伸的所示平面化表面351。在一些方面，絕緣材 料316 (包括材料314、 310和312)可稱為第一絕緣材料，且絕緣材料350可稱為第二
絕緣材料。接下來參看圖35和36，去除層314(圖34)。這可通過進行濕式氧化物蝕刻以使旋 涂玻璃稍許凹進在材料314的氮化物下方且隨后進行濕式氮化物剝離以去除材料314來 完成。濕式氮化物剝離可選擇性地停止于氧化物材料310和312處。接下來參看圖37和38，形成多個線370、 372、 374和376以延伸越過通路裝置區(qū) 320、 324、 326、 328、 330、 332、 334和336。所述線包括導電材料380和絕緣封蓋382。 導電材料380可包括(例如)氮化鈦/硅化鎢/鎢的堆疊(在圖38的視圖中以遞升次序)， 且封蓋382包括氮化硅，基本上由氮化硅組成，或由氮化硅組成。可通過初始將層380和382的適宜材料完全沉積在構造300的整個最上表面上且隨 后通過以下步驟圖案化所述材料來形成所述線在層380和382上方形成光刻圖案化的 光致抗蝕劑，將圖案從光致抗蝕劑轉移到下伏的層380和382，并隨后去除光致抗蝕劑。圖37和38的構造可類似于圖21和22的構造而并入到DRAM陣列中。具體地說， 可在由導電柵極材料144組成的晶體管柵極附近形成適當?shù)膶щ姄诫s擴散區(qū)，且可將電 容器構造和位線構造與源極/漏極區(qū)電耦合。圖39和40說明相對于圖37和38的方面的替代方面。具體地說，構造300可在形 成線370、 372、 374和376之前經(jīng)受平面化。此平面化去除層108 (圖35和36)并形成 所示平面化表面390。平面化表面390經(jīng)展示為處于材料106上，但應了解，平面化也 可延伸穿過材料106。如果平面化延伸穿過材料106,那么可在形成線之前在襯底102上 形成另一介電材料代替材料106。圖40的構造可以與上文關于圖39的構造論述的方式 類似的方式并入到存儲器陣列中。
權利要求
1. 一種形成與半導體構造相關聯(lián)的凹進式通路裝置的方法，其包括提供半導體襯底；在所述襯底內形成凹進式通路裝置溝渠， 一對所述凹進式通路裝置溝渠彼此鄰 近；在所述凹進式通路裝置溝渠內形成導電柵極材料；在所述導電柵極材料附近形成源極/漏極區(qū)；所述導電柵極材料和源極/漏極區(qū)一 起形成對應于所述凹進式通路裝置的晶體管裝置；在所述襯底內形成所述凹進式通路裝置溝渠之后，在所述對的所述鄰近凹進式通 路裝置之間形成隔離區(qū)溝渠；以及用電絕緣材料填充所述隔離區(qū)溝渠以形成溝渠式隔離區(qū)。
2. 根據(jù)權利要求1所述的方法，其中所述襯底包括單晶硅，且其中所述凹進式通路裝 置溝渠和所述隔離區(qū)溝渠延伸到所述襯底的單晶硅中。
3. 根據(jù)權利要求2所述的方法，其中所述凹進式通路裝置溝渠延伸到所述單晶硅內的 第一深度，且其中所述隔離區(qū)溝渠延伸到所述單晶硅內的第二深度，所述第二深度 比所述第一深度深至少約兩倍。
4. 根據(jù)權利要求1所述的方法，其中所述形成所述導電柵極材料在形成所述隔離區(qū)溝 渠之后發(fā)生。
5. 根據(jù)權利要求I所述的方法，其中所述形成所述導電柵極材料在形成所述隔離區(qū)溝 渠之前發(fā)生。
6. 根據(jù)權利要求1所述的方法，其中所述導電柵極材料包括導電摻雜硅。
7. 根據(jù)權利要求1所述的方法，其中所述導電柵極材料包括導電摻雜硅，且其中所述 形成所述導電柵極材料包括用大致未摻雜硅填充所述凹進式通路裝置溝渠；以及 對所述凹進式通路裝置溝渠內的硅進行摻雜。
8. 根據(jù)權利要求1所述的方法，其中所述電絕緣材料包括二氧化硅。
9. 根據(jù)權利要求8所述的方法，其中所述電絕緣材料包括所述溝渠內的氮化硅襯墊,-所述襯墊處于所述二氧化硅與所述襯底之間。
10. —種形成與半導體構造相關聯(lián)的凹進式通路裝置的方法，其包括 提供半導體襯底在所述襯底內形成凹進式通路裝置溝渠； 用第一電絕緣材料填充所述凹進式通路裝置溝渠；將所述第一電絕緣材料圖案化成界定多個通路裝置區(qū)的掩模，所述通路裝置區(qū)是 由隔離區(qū)包圍的島狀物；所述通路裝置區(qū)僅包括所述凹進式通路裝置溝渠的若干部 分；蝕刻到所述隔離區(qū)的襯底中以使所述隔離區(qū)的襯底凹進；用第二電絕緣材料覆蓋所述凹進襯底以用所述第二電絕緣材料覆蓋所述隔離區(qū)；去除所述第一電絕緣材料的至少大部分，同時留下所述第二電絕緣材料的至少大 部分；以及在去除所述第一電絕緣材料的至少大部分之后，在所述凹進式通路裝置溝渠的由 所述通路裝置區(qū)包括的所述若干部分內形成柵極材料。
11. 根據(jù)權利要求10所述的方法，其中所述襯底包括單晶硅，且其中所述凹進式通路 裝置溝渠延伸到所述襯底的單晶硅中。
12. 根據(jù)權利要求10所述的方法，其中所述第一電絕緣材料包括處于含二氧化硅層上 方的含氮化硅層。
13. 根據(jù)權利要求12所述的方法，其中所述去除所述第一電絕緣材料的至少大部分去 除所述含氮化硅層和所述含二氧化硅層兩者。
14. 根據(jù)權利要求10所述的方法，其中所述蝕刻到所述隔離區(qū)的襯底中使所述襯底凹 進到所述凹進式通路裝置溝渠的最低水平面下方的水平面。
15. 根據(jù)權利要求IO所述的方法，其中所述通路裝置區(qū)為大致橢圓形。
16. 根據(jù)權利要求10所述的方法，其中所述通路裝置區(qū)為大致橢圓形；其中所述大致 橢圓形通路裝置區(qū)具有主縱向橢圓軸；其中所述凹進式通路裝置溝渠具有主長度 軸；且其中所述大致橢圓形通路裝置區(qū)的主縱向橢圓軸大致垂直于所述凹進式通路 裝置溝渠的主長度軸。
17. 根據(jù)權利要求10所述的方法，其中所述通路裝置區(qū)為大致橢圓形；其中所述大致 橢圓形通路裝置區(qū)具有主縱向橢圓軸；其中所述凹進式通路裝置溝渠具有主長度 軸；且其中所述大致橢圓形通路裝置區(qū)的主縱向橢圓軸并不大致垂直于所述凹進式 通路裝置溝渠的主長度軸。
18. 根據(jù)權利要求IO所述的方法，其中所述柵極材料包括導電摻雜硅。
19. 根據(jù)權利要求10所述的方法，其中所述柵極材料延伸到所述凹進式通路裝置溝渠 外部，且其中所述柵極材料包括導電摻雜硅和處于所述導電摻雜硅上方的含金屬材 料。
20. 根據(jù)權利要求19所述的方法，其中所述導電摻雜硅和所述含金屬材料在處于所述 凹進式通路裝置溝渠外部的界面處接合。
21. 根據(jù)權利要求10所述的方法，其中所述用第二電絕緣材料覆蓋所述凹進襯底通過 以下步驟實現(xiàn)在所述第一電絕緣材料上方以及在所述隔離區(qū)的凹進襯底上方形成所述第二電 絕緣材料；以及平面化所述第二電絕緣材料以從所述第一電絕緣材料上方去除所述第二電絕緣 材料，同時留下處于所述隔離區(qū)的凹進襯底上方的所述第二電絕緣材料。
22. 根據(jù)權利要求IO所述的方法，其中所述第二電絕緣材料包括二氧化硅。
23. 根據(jù)權利要求22所述的方法，其中所述第二電絕緣材料包括處于所述二氧化硅與 所述凹進襯底之間的氮化硅襯墊。
24. 根據(jù)權利要求10所述的方法，其進一步包括形成與所述凹進式裝置區(qū)的柵極材料 相關聯(lián)的源極/漏極區(qū)，所述柵極材料包括使若干對源極/漏極區(qū)彼此電互連的柵極； 所述成對的源極/漏極區(qū)中的至少一些包括位線接觸件和存儲節(jié)點接觸件且被并入 到DRAM裝置中。
25. 根據(jù)權利要求IO所述的方法，其中所述形成所述柵極材料包含在所述凹進式通路裝置溝渠的所述若干部分內以及在所述第二電絕緣材料上方 形成所述柵極材料；以及圖案化所述柵極材料以形成所述柵極材料的線；各個線延伸越過多個所述通路裝 置區(qū)。
26. 根據(jù)權利要求25所述的方法，其進一步包括形成所述柵極材料作為硅、含金屬材 料和絕緣封蓋材料的堆疊的一部分；且其中所述圖案化同時圖案化所述硅、含金屬 材料和絕緣封蓋材料。
27. 根據(jù)權利要求26所述的方法，其中所述含金屬材料是純金屬。
28. 根據(jù)權利要求26所述的方法，其中所述含金屬材料是含金屬化合物。
29. 根據(jù)權利要求26所述的方法，其中所述含金屬材料是若干種含金屬材料中的一者， 其至少一者是純金屬且其至少一者是含金屬化合物。
30. 根據(jù)權利要求25所述的方法，其進一步包括形成與所述凹進式裝置區(qū)的柵極材料 相關聯(lián)的源極/漏極區(qū)，所述柵極材料包括使若干對源極/漏極區(qū)彼此電互連的柵極； 所述成對的源極/漏極區(qū)中的至少一些包括位線接觸件和存儲節(jié)點接觸件且被并入 到DRAM裝置中。
31. —種形成與半導體構造相關聯(lián)的凹進式通路裝置的方法，其包括提供半導體襯底；在所述襯底上方形成第一圖案化掩模，所述第一圖案化掩模具有延伸穿過其中的 開口，所述開口界定凹進式通路裝置的溝渠的第一位置；穿過所述第一位置蝕刻所述襯底以形成延伸到所述襯底中的凹進式通路裝置溝 渠；用柵極材料填充所述凹進式通路裝置溝渠；在所述第一圖案化掩模上方以及在所述柵極材料上方形成第一電絕緣材料； 將所述第一電絕緣材料圖案化成界定多個通路裝置區(qū)的掩模，所述通路裝置區(qū)是由隔離區(qū)包圍的島狀物；所述通路裝置區(qū)僅包括所述凹進式通路裝置溝渠的若干部分；蝕刻到所述隔離區(qū)的襯底中以使所述隔離區(qū)的襯底凹進，所述蝕刻還從所述通路 裝置區(qū)之間去除所述柵極材料，同時留下處于所述通路裝置區(qū)內的所述柵極材料； 用第二電絕緣材料覆蓋所述凹進襯底以用所述第二電絕緣材料覆蓋所述隔離區(qū)； 去除所述第一電絕緣材料；以及在去除所述第一電絕緣材料之后，形成多個導電線，各個導電線延伸越過多個通 路裝置區(qū)并使所述多個通路裝置區(qū)的柵極材料彼此電互連。
32. 根據(jù)權利要求31所述的方法，其中所述第一圖案化掩模包括處于含二氧化硅層上 方的含氮化硅層。
33. 根據(jù)權利要求31所述的方法，其中所述襯底包括單晶硅，且其中所述在所述第一 位置中蝕刻所述襯底包括蝕刻到所述單晶硅中。
34. 根據(jù)權利要求31所述的方法，其中所述用柵極材料填充所述凹進式通路裝置溝渠 包括將所述柵極材料形成為覆蓋所述第一圖案化掩模且處于所述溝渠內；以及 平面化所述柵極材料以從所述第一圖案化掩模上方去除所述柵極材料，同時留下 處于所述凹進式通路裝置溝渠內的所述柵極材料。
35. 根據(jù)權利要求34所述的方法，其中所述柵極材料包括硅并在所述平面化之前進行 導電摻雜。
36. 根據(jù)權利要求34所述的方法，其中所述柵極材料包括硅并在所述平面化之前不進 行導電慘雜。
37. 根據(jù)權利要求34所述的方法，其中所述第一絕緣材料包括氧化物和氮化硅；其中 所述平面化形成延伸越過所述第一圖案化掩模和所述柵極材料的平面化表面，且其 中所述形成所述第一電絕緣材料包括-氧化所述平面化表面以形成延伸越過所述第一圖案化掩模和所述柵極材料的所 述第一絕緣材料的氧化物；以及在所述第一絕緣材料的氧化物上方形成所述第一絕緣材料的氮化硅。
38. 根據(jù)權利要求37所述的方法，其中所述平面化表面包括沿著所述第一圖案化掩模 的氮化硅且包括沿著所述柵極材料的導電摻雜硅；且其中所述氧化物包括處于所述 第一圖案化掩模上方的氧氮化硅且包括處于所述柵極材料上方的二氮化硅。
39. 根據(jù)權利要求31所述的方法，其中所述通路裝置區(qū)為大致橢圓形。
40. 根據(jù)權利要求31所述的方法，其中所述通路裝置區(qū)為大致橢圓形；其中所述大致 橢圓形通路裝置區(qū)具有主縱向橢圓軸；其中所述凹進式通路裝置溝渠具有主長度 軸；且其中所述大致橢圓形通路裝置區(qū)的主縱向橢圓軸大致垂直于所述凹進式通路 裝置溝渠的主長度軸。
41. 根據(jù)權利要求31所述的方法，其中所述通路裝置區(qū)為大致橢圓形；其中所述大致 橢圓形通路裝置區(qū)具有主縱向橢圓軸；其中所述凹進式通路裝置溝渠具有主長度 軸；且其中所述大致橢圓形通路裝置區(qū)的主縱向橢圓軸并不大致垂直于所述凹進式 通路裝置溝渠的主長度軸。
42. 根據(jù)權利要求31所述的方法，其中所述襯底包括單晶硅；所述蝕刻到所述第一位置中以形成所述凹進式通路裝置溝渠蝕刻到所述單晶硅 中到達第一深度；且所述蝕刻到所述隔離區(qū)的襯底中蝕刻到所述襯底的單晶硅中到達第二深度，所述 第二深度比所述第一深度大至少兩倍。
43. 根據(jù)權利要求31所述的方法，其中所述第二電絕緣材料包括二氧化硅。
44. 根據(jù)權利要求43所述的方法，其中所述第二電絕緣材料包括處于所述二氧化硅與 所述凹進襯底之間的氮化硅襯墊。
45. 根據(jù)權利要求31所述的方法，其中所述形成所述第二電絕緣材料包括形成所述第二電絕緣材料以覆蓋所述第一電絕緣材料和凹進襯底；以及 平面化所述第二電絕緣材料以從所述第一電絕緣材料上方去除所述第二電絕緣 材料，同時留下所述第二電絕緣材料以覆蓋所述隔離區(qū)的凹進襯底。
46. 根據(jù)權利要求31所述的方法，其中所述導電線處于所述第一電絕緣材料上方以及 處于在所述通路裝置區(qū)內的所述柵極材料上方。
47. 根據(jù)權利要求31所述的方法，其進一步包括在形成所述導電線之前去除至少大致 所有所述第一電絕緣材料。
全文摘要
本發(fā)明包含形成凹進式通路裝置(180、182、184、186)的方法。提供襯底(102)以在其中具有凹進式通路裝置溝渠。一對所述凹進式通路裝置溝渠(110)彼此鄰近。在所述凹進式通路裝置溝渠內形成導電材料(144)，且在所述導電材料附近形成源極/漏極區(qū)(170、172、174、176、178、180)。將所述導電材料和源極/漏極區(qū)一起并入到一對鄰近的凹進式通路裝置中。在所述襯底內形成所述凹進式通路裝置溝渠之后，在所述鄰近的凹進式通路裝置之間形成隔離區(qū)溝渠(130)，并用電絕緣材料(136)填充以形成溝渠式隔離區(qū)。
文檔編號H01L27/108GK101147257SQ200680009171
公開日2008年3月19日 申請日期2006年3月8日 優(yōu)先權日2005年3月25日
發(fā)明者吉吉什·D·特里維迪, 庫納爾·R·帕雷克, 珊·D·唐, 約翰·K·扎胡拉克, 蘇拉杰·馬修 申請人:美光科技公司