專利名稱：具有平面觸點(diǎn)的超級可縮放垂直mos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶體管設(shè)計和構(gòu)造，且明確地說，涉及MOS和CMOS晶體管以及非易
失性存儲器晶體管。
背景技術(shù)：
在將FET和MOS晶體管縮放到非常小的尺寸時存在困難。這些與縮小的溝道長度 有關(guān)的問題被稱為"短溝道效應(yīng)"。
一些MOS型亞微裝置可制作成亞微尺寸而不會有問題，因為短溝道效應(yīng)在一些應(yīng) 用中不重要。另一方面，其它裝置需要較大溝道和柵極，因為短溝道效應(yīng)非常重要，但 制造規(guī)則通常不允許裝置的任何劇烈尺寸差異或縮放。舉例來說，對于以較大陣列構(gòu)建 的存儲器裝置來說，無限輸出阻抗對于操作低功率、保持電荷和較高裝置可靠性是至關(guān) 重要的。需要的是可縮放裝置，即在可變制造規(guī)則下制造具有任何所需尺寸的溝道和柵 極的裝置的能力。
已知垂直晶體管幾何形狀。此類裝置具有長度可調(diào)節(jié)的溝道。舉例來說，第6,313,487 號美國專利展示具有含有漏極電極的襯底、在襯底上方包含在硅層中的源極區(qū)以及垂直 位于其間的溝道的晶體管結(jié)構(gòu)。浮動?xùn)艠O和控制柵極以間隔關(guān)系上覆在所述溝道上方。 通過控制源極與漏極之間的層厚度，可控制溝道長度。
第6，580，124號美國專利是一種裝置，其中半導(dǎo)電材料的主體沉積在襯底上。這被 命名為"溝道主體"，因為溝道存在于垂直間隔的源極與漏極電極之間。所述裝置的特 征在于兩個溝道具有不同垂直定向，使得可使用鄰接所述垂直溝道的電荷存儲元件和控 制柵極來形成兩個電荷存儲區(qū)。
在構(gòu)建垂直晶體管中遇到的一個問題是必須接觸裝置的側(cè)面，通常是控制溝道的柵 極。如果所有觸點(diǎn)不能裝配在裝置的有源區(qū)域內(nèi)，那么會損失寶貴的晶片空間。
本發(fā)明的目的在于設(shè)計一種具有可縮放幾何形狀的垂直MOS晶體管，其具有水平 或平面的觸點(diǎn)陣列。

發(fā)明內(nèi)容
以上目的已經(jīng)由一種垂直MOS晶體管滿足，所述晶體管具有在半導(dǎo)體晶粒襯底中 的漏極，在緊接所述漏極上方具有由外延生長硅層形成的溝道，所述外延生長硅層由導(dǎo)電類型與漏極相反的摻雜劑摻雜且具有對應(yīng)于所需溝道長度的高度，如果需要的話，其 低至幾乎零納米而不會有短溝道效應(yīng)。外延生長源極放置在溝道上方，且具有與溝道相 反且與漏極相同的導(dǎo)電類型。L形柵極區(qū)具有大體上包圍溝道的垂直部分。在溝道可生 長到任何所需高度的同時，所述溝道還可具有任何所需寬度。L形柵極的水平部分延伸 遠(yuǎn)離垂直溝道結(jié)構(gòu)，且允許由垂直導(dǎo)電觸點(diǎn)接觸。本發(fā)明的晶體管構(gòu)建在硅晶片上，所 述硅晶片由隔離區(qū)劃分為具有有源區(qū)域邊界的各個晶粒，在所述晶粒處形成所述晶體 管。在晶粒的一個部分處，修剪所述柵極的水平部分，從而允許另一垂直觸點(diǎn)恰好在緊 接晶粒表面下方達(dá)到所述漏極。第三垂直觸點(diǎn)達(dá)到源極電極。雖然晶體管源極、漏極和 溝道處于堆疊垂直排列中，但所述三個觸點(diǎn)水平排列成陣列。這允許使用傳統(tǒng)的布線方 案來連接裝置。
在制造方法中，在襯底的有源區(qū)域中在具有第一導(dǎo)電類型的漏極上方構(gòu)建具有第二 導(dǎo)電類型的硅島。所述硅島的高度經(jīng)選擇以對應(yīng)于所需溝道長度。在溝道頂部上沉積摻 雜硅源極層，且所述源極層具有第一導(dǎo)電類型，如同所述漏極一樣。L形柵極區(qū)鄰接薄 絕緣區(qū)(視情況，承載用于非易失性存儲器裝置的納米晶體)，所述薄絕緣區(qū)使溝道絕 緣。L形柵極區(qū)具有延伸的水平部分以允許從上方接觸。從上方的另一觸點(diǎn)在靠近源極 觸點(diǎn)的位置處達(dá)到漏極，且第三垂直觸點(diǎn)達(dá)到源極，進(jìn)而形成具有水平觸點(diǎn)陣列的垂直 MOS晶體管。如果將納米晶體并入到將硅島與柵極分離的絕緣基質(zhì)中，那么能夠構(gòu)建非 易失性存儲器晶體管。


圖1和18是根據(jù)本發(fā)明的晶體管實施例的側(cè)截面圖，其中圖1是沿著圖17的線
A-A取得的，且圖18是沿著圖17中的線B-B取得的。
圖2到6、 8、 9、 11到14和16是圖1的裝置在不同構(gòu)造階段的側(cè)截面圖。
圖7、 10、 15和17是圖1和圖18的裝置的頂部平面圖，其中圖7對應(yīng)于圖6，圖
10對應(yīng)于圖9，圖15對應(yīng)于圖14，且圖17對應(yīng)于圖16。
具體實施例方式
參看圖l，晶片襯底11形成p型襯底或構(gòu)建在n型襯底中的p阱，以用于形成本發(fā) 明裝置的實施例。對于具有相反傳導(dǎo)性類型的裝置，等效結(jié)構(gòu)將是n型襯底或在p型襯 底中的n阱。襯底11是經(jīng)輕度摻雜的p型襯底，其具有由次表面邊界界定的用于裝置 形成的有源區(qū)域，所述次表面邊界由淺溝渠隔離外圍定界，尤其是在襯底表面12下方 延伸短距離的溝道區(qū)域13和15。漏極區(qū)17是次表面電極，其是可由擴(kuò)散或離子植入形成但不如溝道區(qū)域13和15 深的經(jīng)高度摻雜的n+區(qū)。漏極電極最容易延伸穿過有源區(qū)域，但不需要延伸整個距離， 只要其延伸得足夠遠(yuǎn)使得其可由漏極觸點(diǎn)43達(dá)到，所述漏極觸點(diǎn)43遠(yuǎn)離漏極上方的溝 道與源極的垂直堆疊排列，如下文描述。盡管漏極被展示為次表面電極且源極電極被展 示為位于垂直電極堆疊頂部，但所述電極可以顛倒且源極可以是次表面電極，其中漏極 位于堆疊頂部。
在漏極17上方的是合成溝道，其由位于溝道區(qū)23任一側(cè)上的p型緩沖區(qū)21和25 形成，所述溝道區(qū)23是p+區(qū)。所述三個合成溝道區(qū)由外延生長的未摻雜或輕度摻雜硅 形成，其中p區(qū)21為大約500到800埃厚，溝道區(qū)23為大約1,000埃厚，且緩沖區(qū)25 為大約500到800埃厚。溝道區(qū)23的高度界定源極電極27與漏極電極17之間的溝道 長度。溝道寬度不受限制且向紙內(nèi)延伸。非常短的溝道長度(例如l納米)在理論上是 可能的，而不會由于溝道緩沖區(qū)21和25的緩沖而招致不利的短溝道效應(yīng)。
n+源極區(qū)27沉積在由溝道區(qū)23和緩沖區(qū)21及25形成的合成溝道上方。源極區(qū)25 的摻雜濃度類似于漏極17的摻雜濃度，且源極和漏極兩者具有相同導(dǎo)電類型，而溝道 具有相反導(dǎo)電類型，使得在(通常為FET晶體管的)漏極與溝道之間以及溝道與源極之 間存在源極和漏極p-n結(jié)。漏極、溝道和源極區(qū)的垂直堆疊夾層排列形成了在襯底表面 上方延伸大約3,500埃且延伸進(jìn)入襯底幾百埃的三維結(jié)構(gòu)。此類三維晶體管結(jié)構(gòu)允許將 溝道的尺寸縮放得如用于滿足電路要求所需的那樣小或那樣大。溝道長度由層21、 23 和25的厚度界定。
用堆疊夾層排列制作的晶體管可以是標(biāo)準(zhǔn)MOSFET晶體管、納米晶體存儲器晶體 管或CMOS晶體管。在示范性實施例中，納米晶體晶體管被展示為在垂直堆疊夾層排列 的側(cè)面上具有介電基質(zhì)29,所述介電基質(zhì)29具有L形配置，其中所述L的一部分是鄰 接溝道以及源極的豎直部件，且水平部分平行于襯底并緊接在表面12上方。在替代實 施例中，介電基質(zhì)29將是普通的二氧化硅。在介電基質(zhì)29內(nèi)，通過用于在介電基質(zhì)中 分散納米晶體的任何常用過程來設(shè)置納米晶體31，所述過程例如為化學(xué)氣相沉積。當(dāng)使 用納米晶體時，電介質(zhì)形成電荷存儲區(qū)域，所述電荷存儲區(qū)域?qū)⑦m合于非易失性存儲器 晶體管。另一方面，如果不在介電基質(zhì)中分散納米晶體，那么所述裝置可充當(dāng)常見的 MOSFET或CMOS晶體管。
控制溝道的是位于溝道任一側(cè)上且鄰近于介電基質(zhì)29的第一和第二 L形柵極部件 33和35。所述第一和第二 L形柵極部件是等電位部件，其圍繞漏極、溝道和源極的堆 疊排列的邊緣而接合。柵極包圍溝道的所有側(cè)。存在到達(dá)柵極部件的單一垂直觸點(diǎn)，所 述垂直觸點(diǎn)緊接在漏極后方且因此未在圖1中展示，但在以下其它圖式中看到。柵極觸 點(diǎn)的形狀與漏極觸點(diǎn)相同，其中所有三個觸點(diǎn)具有大體上平行于源極和溝道的堆疊排列 而延伸的垂直組件。源極觸點(diǎn)41是緊接在源極27上方的金屬部件。漏極觸點(diǎn)43是延 伸穿過第二柵極絕緣部分39且在表面12處與漏極17接觸的金屬部件。
在操作中，柵極的豎直部分(即，第一L形柵極部件33的豎直部分和第二L形柵 極部分35的相應(yīng)部分)調(diào)整或控制源極27與漏極17之間通過溝道25的電流流動?；?者，豎直柵極部分33和35可以是控制柵極，其在電荷通過穿隧動作或另外方面由柵極 33和35的豎直部分上的電壓控制而從漏極17拉到納米晶體上時控制納米晶體31上的 電荷存儲。如果介電基質(zhì)29用于支撐納米晶體，那么補(bǔ)充薄氧化物涂層(稱為穿隧氧 化物)可設(shè)置在源極和溝道的堆疊夾層排列上，使得支撐納米晶體31的介電基質(zhì)29可 制作得非常薄。如果不構(gòu)造存儲器裝置，那么介電基質(zhì)29的典型厚度將通常為20到50 埃。
可參看圖2來觀看圖1的裝置構(gòu)造。襯底11是輕度摻雜硅，是標(biāo)準(zhǔn)硅晶片的一部 分，其具有淺溝渠隔離(STI)區(qū)13和15，所述STI區(qū)界定用于構(gòu)造垂直MOS晶體管 的有源區(qū)域。如果用90nm技術(shù)構(gòu)建，那么典型面積方面的尺寸在90,000平方納米以下。 此類面積不足以構(gòu)建具有充分避免不良短溝道效應(yīng)的溝道尺寸的常規(guī)MOS晶體管。另 方面，具有垂直溝道的垂直晶體管將容易裝配在此空間中，其中溝道經(jīng)縮放以適合于 晶體管用途，且還具有在幾何形狀上類似于用于橫向晶體管的觸點(diǎn)的觸點(diǎn)。
參看圖3，摻雜區(qū)17形成橫越表面12下方隔離區(qū)13與15之間的空間的漏極。摻 雜可通過擴(kuò)散或離子植入來進(jìn)行。摻雜漏極區(qū)17的厚度不是至關(guān)重要的，為大約400 到600埃厚，且是高度摻雜區(qū)，通常是n+區(qū)，其中襯底ll是p型。當(dāng)然，可顛倒極性。
在圖4中，在次表面漏極區(qū)17上方生長三個外延硅層。這些硅層具有與漏極相反 的導(dǎo)電類型，在此實例中為p型。所述三個層中的最下層和最上層是用于駐留在最下層 21與最上層25之間的溝道層的緩沖層。所述三個外延層的最下層21和最上層25每一 者大約500到800埃厚，且經(jīng)輕度摻雜或未摻雜。溝道區(qū)23的高度界定溝道長度?？?在垂直方向上將此長度調(diào)節(jié)為非常小或非常大，且可以大致相同幾何形狀縮放若干不同 裝置。在此實例中，納米晶體晶體管被描述為用作非易失性存儲器裝置。在沒有納米晶 體的情況下，可使用相同幾何形狀來構(gòu)建FET和CMOS晶體管。
參看圖5，掩模51界定將由所述三個外延硅層21、 23和25形成的溝道的橫截面尺 寸。記得溝道長度由層23的高度界定，但溝道的橫截面面積或?qū)挾扔裳谀?1界定。
在圖6中，已經(jīng)移除外延層2K 23和25的非保護(hù)部分且已經(jīng)移除掩模本身，從而
在隔離區(qū)13與15之間在漏極17頂部留下硅島53。
在圖7的俯視圖中，隔離周邊55 (淺溝渠隔離部分13和15駐留在該處)包圍有源 區(qū)域，其中漏極17駐留在整個有源區(qū)域上方。硅島53偏離有源區(qū)域的中心，且將在其 上沉積其它層。
在圖8中，薄介電層61 (例如薄高質(zhì)量柵極氧化物，大約20到50埃厚)熱生長在 層表面上方。在涉及納米晶體的實施例中，硅納米晶體將通過常用技術(shù)分散在氧化物層 上或在薄氧化物層上的介電基質(zhì)中，所述常用技術(shù)例如為化學(xué)氣相沉積。納米晶體層沉 積在技術(shù)文獻(xiàn)中廣泛描述。
在圖9中，在整個襯底上方沉積覆蓋硅島53的多晶硅層63，其具有垂直側(cè)壁65和 67以及靠近次表面漏極17的水平部分68和69。
在圖10中，將旗形掩模71放置在多晶硅柵極63的邊界內(nèi)，所述多晶硅柵極63被 展示為在圖9中沉積。所述掩模不保護(hù)晶粒或芯片的四分體73，但保護(hù)其它四分體。請 注意，矩形邊界55代表晶?；蛐酒母綦x參數(shù)(即，有源區(qū)域)。
在圖11中，看到通過移除隔離區(qū)域13和15上方的多晶硅來修整多晶硅層63。
在圖12中，在經(jīng)修整的多晶硅層63上方以在整個晶粒上方延伸的方式來沉積氮化 物層71?，F(xiàn)在通過化學(xué)機(jī)械拋光(CMP)來使這個層變平，所述拋光在多晶硅層上停止， 如圖13所示。
在下一步驟中，將以矩形配置移除多晶硅的上部區(qū)以及柵極絕緣體61的一部分， 從而打開通往硅島53的窗口 89，如圖14和15中所見。所述窗口 89允許在硅島53上 方生長外延摻雜硅層81，如圖16中所見。層81的摻雜具有第二導(dǎo)電類型，近似具有與 漏極17相同的濃度且具有與大多數(shù)載流子相同的極性類型，即n+型。
在沉積并蝕刻此源極層之后，沉積氮化物層83并將其蝕刻為所示形狀，如在圖16 中所見。在氮化物層81或氧化物(TEOS)層上方放置掩模部件82、 84和86，以界定 源極觸點(diǎn)83以及漏極觸點(diǎn)開口 85和柵極觸點(diǎn)開口，所述柵極觸點(diǎn)開口在圖16不能看 到但可在圖17的俯視圖中看到。在圖17中，源極觸點(diǎn)開口 83延伸到最新近沉積的源 極電極的頂部。開口 85延伸到多晶硅L形柵極電極的頂部，且觸點(diǎn)開口87延伸到襯底 頂部的接觸漏極電極之處。當(dāng)用金屬填充所述三個開口且接著對其進(jìn)行蝕刻時，所得結(jié) 構(gòu)看起來像圖l和圖17?？梢钥吹?，所述三個觸點(diǎn)83、 85和87形成源極、柵極和漏極 電極的平面陣列，所述電極排列成垂直陣列。
權(quán)利要求
1.一種垂直MOS晶體管，其包含漏極、溝道和源極區(qū)的垂直堆疊夾層排列，其位于經(jīng)輕度摻雜的硅襯底上的有源區(qū)域內(nèi)，其中所述源極和漏極區(qū)中的一者至少部分位于所述襯底中，且具有遠(yuǎn)離所述堆疊夾層排列的電極延伸并具有第一導(dǎo)電類型，所述溝道具有第二導(dǎo)電類型，且所述源極和漏極區(qū)中的另一者具有所述第一導(dǎo)電類型；一對L形柵極，其豎直部分橫向鄰近于所述堆疊夾層排列但由薄絕緣體分離，所述柵極具有非豎直部分，所述非豎直部分形成遠(yuǎn)離所述堆疊夾層排列的柵極延伸；以及多個電觸點(diǎn)，其中第一和第二觸點(diǎn)具有接觸所述電極和柵極延伸的垂直部分，且第三觸點(diǎn)接觸所述源極和漏極區(qū)中的另一者，所述第一、第二和第三觸點(diǎn)具有排列成平面陣列的部分。
2. 根據(jù)權(quán)利要求1所述的裝置，其進(jìn)一步包含納米晶體層，所述納米晶體層同所述溝 道與所述柵極的豎直部分之間的所述薄絕緣體相關(guān)聯(lián)。
3. 根據(jù)權(quán)利要求1所述的裝置，其中所述柵極的所述非豎直部分具有遠(yuǎn)離所述溝道延 伸的具第一長度的第一部分和具比所述第一長度短的第二長度的第二部分。
4. 根據(jù)權(quán)利要求1所述的裝置，其中所述溝道是第一與第三外延硅層之間的第二外延 硅層，所述第一和第三外延層充當(dāng)緩沖體。
5. 根據(jù)權(quán)利要求1所述的裝置，其中所述漏極完全在所述襯底中而貫穿所述有源區(qū) 域。
6. —種用于形成垂直MOS晶體管的方法，其包含通過在襯底中建立隔離邊界來界定有源區(qū)域；在所述襯底中的所述有源區(qū)域內(nèi)建立具有第一導(dǎo)電類型的漏極摻雜劑；生長具有第二導(dǎo)電類型且具有代表所需溝道厚度的厚度的外延硅層；蝕刻所述外延層以將溝道尺寸界定為方塊；在所述有源區(qū)域上方的整個上表面上方在絕緣基質(zhì)中沉積納米晶體； 在納米晶體層上方沉積柵極多晶硅，且在第一區(qū)中覆蓋大部分上表面并在第二區(qū) 中主要覆蓋所述方塊；在所述方塊上方形成氮化物層；移除在所述方塊上方平坦化到所述多晶硅層的氮化物層，以及移除在所述方塊上方延伸的所述絕緣基質(zhì)部分；在所述方塊上方沉積具有所述第一導(dǎo)電類型的多晶硅源極層；以及 穿過所述氮化物層構(gòu)建三個垂直觸點(diǎn)，所述垂直觸點(diǎn)包括接觸所述多晶硅源極層的源極觸點(diǎn)、接觸所述柵極多晶硅的柵極觸點(diǎn)和接觸所述次表面漏極的漏極觸點(diǎn)。
7. 根據(jù)權(quán)利要求6所述的方法，其中通過生長三個堆疊外延層來形成所述外延硅層。
8. 根據(jù)權(quán)利要求6所述的方法，其中所述沉積的納米晶體完成包圍所述方塊。
全文摘要
形成在晶?；蛐酒囊r底(11)中的漏極電極(17)上方的摻雜硅方塊或島具有對應(yīng)于溝道(21、23、25)的所需長度的高度。源極電極(27)形成在所述硅島上方，且實現(xiàn)從上方的接觸(41)。也可從上方接觸(43)L形控制柵極(33、35)和次表面漏極。為所構(gòu)建的垂直晶體管形成針對源極、柵極和漏極的水平觸點(diǎn)陣列。如果將納米晶體(31)并入到所述柵極與所述溝道之間的層(29)中，那么可形成非易失性浮動?xùn)艠O晶體管。在沒有所述納米晶體層的情況下，形成MOS或CMOS晶體管。
文檔編號H01L29/94GK101171690SQ200680015504
公開日2008年4月30日 申請日期2006年4月12日 優(yōu)先權(quán)日2005年5月6日
發(fā)明者博胡米爾·洛耶克 申請人:愛特梅爾公司