用于混合取向襯底的改進(jìn)非晶化/模板化再結(jié)晶方法

文檔序號：7221808閱讀：258來源：國知局

導(dǎo)航： X技術(shù)> 最新專利>電氣元件制品的制造及其應(yīng)用技術(shù)

專利名稱：用于混合取向襯底的改進(jìn)非晶化/模板化再結(jié)晶方法
技術(shù)領(lǐng)域：
0001本發(fā)明涉及晶體襯底結(jié)構(gòu)，如高性能互補(bǔ)金屬氧化物半導(dǎo) 體(CMOS)電路，其中通過利用p溝道場效應(yīng)晶體管(pFET)和n 溝道場效益晶體管(nFET)的不同半導(dǎo)體表面取向增強(qiáng)載流子遷移率。更具體地，本發(fā)明涉及改進(jìn)的非晶化/模板化 Umorphization/templated )再結(jié)晶技術(shù)，其用于制造包括具有不同表面晶體取向的半導(dǎo)體的平面混合(hybrid)取向襯底結(jié)構(gòu)。
背景技術(shù)：
0002半導(dǎo)體器件技術(shù)日漸依靠特殊半導(dǎo)體襯底來改善互補(bǔ)金屬氧化物半導(dǎo)體(CMOS )電路中n溝道MOSFET ( nFET )和p溝道 MOSFET (pFET)的性能。例如，載流子遷移率對硅取向的強(qiáng)依賴關(guān)系導(dǎo)致了對混合取向的硅襯底的興趣增加，其中nFET是在(100) 取向的硅(電子遷移率較高的取向)中形成的，pFET是在(110)取向的硅(空穴遷移率較高的取向)中形成的，如M. Yang等人在"在具有不同晶體取向的混合襯底上制造的高性能CMOS", IEDM 2003 Paper 18.7中描述的那樣。
0003用于制造混合取向襯底，如在美國公開No. 20050116291 Al( 2005年6月2日)中所揭示襯底的非晶化/模板化再結(jié)晶(ATR) 方法通常從第一半導(dǎo)體層開始，該第一半導(dǎo)體層具有直接接合到第二半導(dǎo)體層的第一取向，該第二半導(dǎo)體層具有不同于第一層的第二取向。所選第一半導(dǎo)體層的區(qū)域是通過離子注入非晶化的，且然后用第二半導(dǎo)體層作為晶體模板再結(jié)晶到第二半導(dǎo)體層取向。
0004圖1A - 1D示出美國7>開No. 20050116291Al"頂部非晶化 /底部模板"的ATR方法形式，其用于形成塊體混合取向Si襯底。在該形式的ATR中，被非晶化的第一半導(dǎo)體層在頂部，而用作模板的第二半導(dǎo)體層在底部。特別地，圖1A示出起始村底10，其包括具有第一晶體取向的頂部硅層20，具有與第一晶體取向不同的第二晶體取向的底部硅層或襯底30，和在它們之間的接合界面40。圖1B示出形成填充電介質(zhì)填充的淺溝槽隔離(STI)區(qū)50后的圖1A中襯底(示為10，)。頂部硅層20的所選區(qū)然后經(jīng)非晶化離子注入60從而產(chǎn)生一個(gè)或多個(gè)非晶化區(qū)70，如圖1C所示。非晶化離子注入60通常以硅或鍺離子執(zhí)行。非晶化區(qū)70跨越上部硅層20的整個(gè)厚度，且延伸到較低的硅層30。然后使用較低硅層30作為模板，非晶化區(qū)70再結(jié) 晶為第二晶體取向，從而產(chǎn)生(理想化的)平面混合取向襯底80，其具有再結(jié)晶的、改變?nèi)∠虻墓鑵^(qū)90。在該例子中，硅區(qū)30和90的取向可具有(100)取向，而硅區(qū)20可具有(110)取向。
0005與圖1D所示的理想結(jié)果對比，圖1C的結(jié)構(gòu)中非晶化硅區(qū)70的再結(jié)晶通常導(dǎo)致圖2A的結(jié)構(gòu)，其帶有射程末端缺陷 (end-of-range defect) 97和棱角缺陷99。射程末端缺陷已經(jīng)深入研究并已經(jīng)在，例如J.P. de Souza和D.K. Sadana編寫的半導(dǎo)體手冊材料，特性和制備，巻3b, p.2033中報(bào)告，該手冊由Mahajan( North Holland, 1994 )編輯，而棱角缺陷(corner defect)已經(jīng)在之前由 N. Burbure和K.S. Jones在"氧化溝槽對離子注入硅中缺陷形成和演化的影響"，"Mat. Res. Soc. Symp. Proc. 810 C4.19 ( 2004 )中描述。在ATR后保留的射程末端缺陷97可通過作為再結(jié)晶工藝的一部分的包括高溫(近似1300°C )退火處理來消除，如圖2B所示。然而，該高溫退火在消除棱角缺陷99時(shí)可能無效。雖然某些更強(qiáng)烈的退火(如幾個(gè)小時(shí)以上且溫度高于1300。C )可能在一定程度上有效，但因?yàn)榭?慮到包含在STI填充中的氧化層的反應(yīng)和溶解，這不是優(yōu)選的選擇。
0006圖3A-3E示出棱角缺陷99相對可能包括ATR化區(qū)90的 FET器件的幾何構(gòu)型。特別地，圖3A-3E示出具有FET112 (圖3B) 和無FET 112 (圖3A)的ATR化區(qū)90的頂視圖，F(xiàn)ET 112包括柵極
和柵電介質(zhì)。附圖標(biāo)記50表示電介質(zhì)填充的溝槽區(qū)。圖3C-3E分別示出圖3B的沿線C-C1， D-D1，和E-E1的橫截面視圖。在圓圏區(qū)118 中棱角缺陷99是特別關(guān)心的，這里它們直接在FET 112的柵極和柵極電介質(zhì)之下，并可對不需要的泄漏有貢獻(xiàn)。
0007可設(shè)計(jì)修復(fù)棱角缺陷99的方法，但似乎并不特別實(shí)用。例如，可再非晶化ATR化區(qū)至比初始非晶化淺的深度，然后再結(jié)晶。這仍然有棱角缺陷，但它們將較小，因?yàn)槔饨侨毕荽笮∨c非晶化深度成比例，如上面提到的Burbure和Jones的出版物中討論的那樣?？?替換地，可除去棱角缺陷區(qū)并以絕緣體或外延生長的硅取代它們。然而，該過程的步驟非常棘手。因此，顯然優(yōu)選的方法首先是避免形成棱角缺陷。
0008棱角缺陷的形成可分別以圖4A-E所示的STI之前ATR 工藝避免。圖4A示出如圖1A所示的起始襯底10。圖4B示出圖4A 的襯底10受到非晶化離子注入60從而產(chǎn)生一個(gè)或多個(gè)非晶化區(qū)120 和無非晶化區(qū)20，。非晶化區(qū)120跨越整個(gè)上部硅層20的厚度，并延伸到下部硅層30中。非晶化區(qū)120然后用下部硅層30作為模板再結(jié) 晶從而產(chǎn)生改變?nèi)∠虻墓鑵^(qū)130，其被射程末端缺陷97在下面鄰接并與潛在的缺陷性邊緣區(qū)140橫向鄰接，如圖4C所示。射程末端缺陷 97然后通過高溫缺陷去除退火工藝除去并留下退火的邊緣區(qū)140，，如圖4D所示。退火的邊緣區(qū)140，然后被STI區(qū)150取代，如圖4E所示。
0009本申請人提供的圖5A-5D示出相應(yīng)于圖4C的鄰接區(qū)的橫截面SEM圖像，其針對IOO取向硅處理晶片上200納米厚110取向的硅DSB (直接硅接合)層的情形。所有樣品首先被涂敷以Cr，辟裂(cleaved)，然后經(jīng)短Secco刻蝕至高亮界面和缺陷。Secco刻蝕包括HF， K2Cr07，和1120的混合物。圖5A示出在再結(jié)晶退火前，以4E15/cm2 220 keV Ge在10。C的襯底溫度圖案化非晶化后的樣品。非晶化區(qū)155被100取向的襯底157在下面鄰接并橫向與無非晶化 110取向DSB區(qū)159鄰接。接合的界面161在硅襯底157和DSB區(qū)
159之間。無非晶化DSB區(qū)包括在約IO微米中心的5微米方形(與 100取向的襯底的110方向?qū)?zhǔn))。圖5B-5C示出在沿兩個(gè)與100取向的襯底的110方向一致的垂直裂口 (cleave) 900°C/1分鐘快速熱再結(jié)晶退火后圖5A的樣品，其中一個(gè)沿DSB層的100方向而另一個(gè)垂直于它。區(qū)域163已經(jīng)再結(jié)晶到襯底的100取向，與110取向的區(qū)域通過成角度界面165和/或167分開。
0010圖5B-5C中圖像清楚地示出美國專利^>開No. 20050116291A1中教導(dǎo)的取向改變ATR方法可提供包括由成特征角度的鄰接區(qū)橫向分開的不同取向的硅區(qū)域的結(jié)構(gòu)。這些鄰接區(qū)中的形式和缺陷取決于再結(jié)晶被模板化的各種生長陣面(growth front)的動(dòng)力學(xué)和晶面的初始取向；例如，缺陷區(qū)域171出現(xiàn)在圖5B的圖像中，而非在圖5C的圖像中?？紤]到這些特征角度化的鄰接區(qū)將具有未預(yù)期的或沒有在現(xiàn)有技術(shù)中描述的使用的可能性，因此聲明美國專利公開No. 20050116291A1中教導(dǎo)的混合取向ATR方法可用來產(chǎn)生具有這些特征化的區(qū)別性邊界的硅區(qū)，而不偏離原發(fā)明方法的范圍。
0011在解決棱角缺陷問題時(shí)，遺憾的是圖4A-4E中STI之前 ATR方法產(chǎn)生了另一個(gè)問題當(dāng)再結(jié)晶和高溫缺陷消除退火在STI 形成之前執(zhí)行時(shí)，非ATR化硅區(qū)(或島)20，可通過轉(zhuǎn)換到下面襯底的取向而"消失"。圖5D示出在該消失/轉(zhuǎn)換過程早期階段時(shí)(即，在爐溫緩爬坡到1250'C之后)類似于圖5C中的橫截面。圖像表明(至少對于嵌入到100取向的襯底中110取向的島的情形)，非ATR化區(qū)的消失由底角逐步變圓或腐蝕開始，而非邊緣區(qū)的橫向轉(zhuǎn)換。有趣的是，嵌入100取向的硅襯底的非ATR化110取向的硅島的穩(wěn)定性僅在110取向的島的邊緣(如圖4中20，)被通過改變?nèi)∠虻墓鑵^(qū)130 鄰接時(shí)才被考慮，因?yàn)楸谎趸锾畛涞臏喜劢咏绲?10取向的島20，能夠經(jīng)受高溫缺陷消除退火，其原始取向完好無損。
0012美國專利7>開]\0. 20050116291A1中ATR方法的另一個(gè) 考慮點(diǎn)是它們對離子注入非晶化的依賴性，通過該離子注入非晶化手段，初始取向信息從為取向改變選擇的區(qū)域除去。實(shí)現(xiàn)所選區(qū)域中這類晶體到非晶體轉(zhuǎn)換的可替換方法是高度必要的。

發(fā)明內(nèi)容
0013本發(fā)明提供用于形成低缺陷密度的混合取向襯底的ATR 方法，其避免了以下問題(i)在ATR化區(qū)中的棱角缺陷，和(ii) 非ATR化區(qū)的不希望的取向改變。
0014具體地，本發(fā)明的ATR方法包括首先通過美國專利公開 No. 20050116291A1描述的現(xiàn)有技術(shù)處理步驟制造混合取向襯底。在，291公開中揭示的一個(gè)實(shí)施例中，混合取向襯底由以下步驟形成 (i)形成雙層模板疊層(template stack)，其包括Si的直接硅接合 (DSB)層，Si的直接硅接合(DSB)層具有設(shè)置在下面的具有第二表面取向(例如，100取向)的珪襯底上的第一表面取向(例如，110 取向)，(ii)向下非晶化DSB層的所選區(qū)至下面的硅襯底層從而使 DSB層具有非晶化的和初始取向的區(qū)域，和(iii)在第一溫度或低于第一溫度下執(zhí)行再結(jié)晶退火從而轉(zhuǎn)換DSB層的非晶化區(qū)為具有下面的硅襯底的取向的改變?nèi)∠虻墓鑵^(qū)域。然后，形成絕緣體填充的淺溝槽隔離(STI)區(qū)，以橫向地隔開DSB層的初始取向和改變?nèi)∠虻膮^(qū)。按照本發(fā)明，隔離區(qū)延伸到至少與DSB層厚度一樣深的深度。在形成絕緣體填充的STI區(qū)后，在STI區(qū)位于現(xiàn)場的情況下，在高于第一溫度的第二溫度或低于第二溫度下執(zhí)行缺陷去除退火。 0015更一般地，本發(fā)明方法包括
0016提供混合取向襯底，其包括設(shè)置在下面半導(dǎo)體襯底上的第一表面取向的直接半導(dǎo)體接合層，其中下面的半導(dǎo)體襯底具有第二表面取向，其中直接半導(dǎo)體接合層的所選區(qū)被非晶化并在第一溫度或第一溫度以下經(jīng)歷再結(jié)晶退火，為所述直接半導(dǎo)體接合層的所選區(qū)提供第二表面取向；
0017形成電介質(zhì)隔離區(qū)從而將具有所述第二表面取向的直接半導(dǎo)體接合層的所選區(qū)與具有所述第一表面取向的直接半導(dǎo)體接合層的區(qū)橫向分開，其中電介質(zhì)隔離區(qū)延伸到至少與直接半導(dǎo)體接合層厚
度一樣深的深度；以及
0018在第二溫度或低于第二溫度下執(zhí)行缺陷去除退火，該第二溫度高于所述第一溫度。
0019該工藝流程的STI形成在非晶化和低溫再結(jié)晶過程之后但在缺陷去除退火之前，避免了上述兩個(gè)問題(i)棱角缺陷，在這里ATR化區(qū)接觸STI，和(ii)在高溫缺陷去除退火過程中，非ATR (原始取向)化DSB層區(qū)轉(zhuǎn)換到襯底取向。在該工藝流程中稍微更復(fù)雜的變體中，STI區(qū)的溝道是在缺陷去除退火之前形成的，并在缺陷去除退火之后填充以永久電介質(zhì)，從而消除STI填充能夠經(jīng)受缺陷消除退火的要求。在兩種工藝流程中，鄰近非ATR化DSB區(qū)的ATR 化區(qū)的邊界可能在再結(jié)晶退火后含有缺陷。然而，這不是一個(gè)問題，因?yàn)檫@些缺陷邊緣區(qū)是相當(dāng)局域化的(通常僅具有約DSB層厚度一半的寬度)并通常被STI取代。
0020雖然上面本發(fā)明的方法是具體針對塊體硅襯底上硅DSB 層的情形描述的，它們也可以用其他襯底(例如，絕緣體上硅(SOI) 或絕緣體襯底上的半導(dǎo)體而非塊體硅襯底)實(shí)現(xiàn)，以DSB和包括其他半導(dǎo)體材料(如含鍺，硅的半導(dǎo)體，例如SiGe合金，這些材料進(jìn) 一步包括摻雜劑等)的襯底層執(zhí)行，和/或以應(yīng)變和無應(yīng)變層的組合執(zhí) 行。
0021此外，以下關(guān)鍵概念通?？蓱?yīng)用到美國專利申請序列No. 10/725850中描述的混合ATR方法的許多變體中，而不偏離本發(fā)明的范圍(i)通過在STI形成之前再結(jié)晶非晶化硅而避免Si/STI邊界處棱角缺陷，(ii)使用設(shè)置在改變?nèi)∠駻TR化區(qū)和原始取向非ATR 化區(qū)之間邊界處的絕緣體填充的隔離溝道，從而消除潛在的缺陷邊界區(qū)硅，和(iii)在高溫缺陷去除退火過程中用STI或類STI特征來橫向?qū)⑦@些區(qū)域彼此分開，從而保持改變?nèi)∠駻TR化區(qū)和原始取向非 ATR化DSB層區(qū)的再結(jié)晶后的尺寸(dimension)。例如，本發(fā)明也可應(yīng)用到利用底部非晶化和頂部模板化的ATR方案，或掩埋的絕緣體層是在ATR之后創(chuàng)建的方案中。
0022本發(fā)明進(jìn)一步的方面教導(dǎo)使用激光誘導(dǎo)熔化作為形成混合取向襯底中離子注入非晶化的可替換方法或其輔助方法。例如，這里所述的用于取向改變ATR處理選擇和美國專利公開No. 2005011629A1的原始方法中的雙層模板疊層的區(qū)域可以經(jīng)歷激光熔化工藝處理，激光熔化工藝處理熔化到分開不同取向的上部硅層和下部硅層的接合表面以下的深度。所得到的激光熔化區(qū)然后使用下部硅層作為模板從熔化狀態(tài)再結(jié)晶。
0023更一般地，用于形成混合取向襯底的本發(fā)明的這方面包括
以下步驟提供起始襯底，其包括設(shè)置在具有第二表面取向的下面半
導(dǎo)體襯底層上的第一表面取向的直接半導(dǎo)體接合層，熔化和再結(jié)晶直
接半導(dǎo)體接合層的所選區(qū)域，從而提供具有第二表面取向的所述直接半導(dǎo)體接合層的所選區(qū)域。
0024下面半導(dǎo)體襯底可以是例如塊體半導(dǎo)體晶片或絕緣體上半導(dǎo)體層。絕緣體填充的隔離區(qū)可形成在為取向改變?nèi)刍驮俳Y(jié)晶選擇的區(qū)域與沒有為取向改變?nèi)刍驮俳Y(jié)晶選擇的區(qū)域之間。附加的缺陷去除退火可在再結(jié)晶之后執(zhí)行，如上所述。

0025圖1A-1D是(通過橫截面示圖)示意圖表示，其示出用于形成混合取向Si襯底的理想的頂部非晶化/底部模板化ATR之前 STI的現(xiàn)有技術(shù)工藝；
0026圖2A-2B是(通過橫截面示圖)的示意圖表示，其示出在圖1中現(xiàn)有技術(shù)的ATR之前STI工藝后余下的缺陷的類型和位置；
0027圖3A-3E通過平面圖(圖3A和3B )和橫截面示圖(圖 3C-3E)示出與FET器件有關(guān)的棱角缺陷的幾何構(gòu)型，F(xiàn)ET器件包括改變?nèi)∠駻TR化區(qū)；
0028圖4A-4E是(通過橫截面示圖)的示意圖表示，其示出用來形成混合取向Si襯底的理想的頂部非晶化/底部模板化STI之前 ATR現(xiàn)有技術(shù)工藝； 0029圖5A-5D示出混合取向村底的ATR化和非ATR化區(qū)域之間邊界區(qū)域的橫截面SEM圖像，該襯底初始包括100取向的硅處理晶片上110取向的硅DSB層在非晶化之后但在再結(jié)晶之前(圖 5A)，在900。C再結(jié)晶退火之后(圖5B和5C)，和在1250。C退火之后(圖5D );
0030圖6A-6E是(通過橫截面示圖)的示意圖表示，其示出本發(fā)明用于形成低缺陷密度的混合取向襯底的方法的優(yōu)選實(shí)施例的步驟；
0031圖7A-7K是(通過橫截面示圖)的示意圖表示，其示出圖6A-6E所示方法的"可去除(disposable) STI填充"變體；
0032圖8A-8B是(通過橫截面示圖)的示意圖表示，其示出圖6A-6E和7A-7K針對SOI情形的初始結(jié)構(gòu)和最后結(jié)構(gòu)；以及
0033圖9A-9F是(通過橫截面示圖)的示意圖表示，其示出底部非晶化/頂部模板化情形的本發(fā)明方法。
具體實(shí)施例方式
0034下面通過參考附圖更詳細(xì)說明本發(fā)明。在附圖中，相似和相應(yīng)的元素由相似附圖標(biāo)記表示。注意，表示在本發(fā)明多種處理步驟的過程中的結(jié)構(gòu)的本發(fā)明附圖是為說明性目的提供的，且因此沒有按比例示出。
0035首先參考圖6A-6E，其(通過橫截面示圖)示出本發(fā)明方法優(yōu)選實(shí)施例的步驟，該方法用來形成低缺陷密度混合取向襯底，即，沒有棱角缺陷而有低殘余射程末端缺陷濃度(<107/cm2)的混合取向襯底。圖6A示出起始襯底200包括具有第一晶體取向的上部硅層220，具有不同于第一取向的第二晶體取向的下部硅層或襯底230，和其間
的接合界面240。圖6B示出圖6A的襯底200經(jīng)非晶化離子注入60 從而產(chǎn)生一個(gè)或多個(gè)非晶化的區(qū)250和無非晶化的區(qū)220，。雖然沒有在圖6B中示出，非晶化離子注入60通常是覆蓋注入(blanket implant),而區(qū)220，通常被某些類型的光刻膠掩蔽。非晶化區(qū)250
跨越上部硅層220的整個(gè)厚度，并延伸到下部硅層230中。非晶化區(qū) 250然后由初始再結(jié)晶退火再結(jié)晶從而產(chǎn)生改變?nèi)∠蚬鑵^(qū)260，該區(qū) 260具有下面硅層230(其用作模板)的取向。改變?nèi)∠駻TR化區(qū)260 現(xiàn)在在下面被射程末端缺陷270鄰接并被邊緣區(qū)28(H黃向鄰接，如圖 6C所示。圖6D示出形成電介質(zhì)隔離區(qū)，如電介質(zhì)填充的淺溝槽隔離
(STI)區(qū)290后圖6C的結(jié)構(gòu)，STI區(qū)290的位置和尺寸通常被設(shè)計(jì) 來含有缺陷邊緣區(qū)280。為了防止隨后的高溫退火中原始取向、非ATR 化區(qū)220，的不必要的取向改變，隔離區(qū)2卯應(yīng)在界面240下面延伸。射程末端缺陷270然后被高溫缺陷去除退火除去從而制造圖6E的混合取向的襯底結(jié)構(gòu)300，其具有低缺陷密度的改變?nèi)∠駻TR硅區(qū)310 和非ATR化原始取向硅區(qū)220，， STI區(qū)290位于它們之間。然后用本領(lǐng)域公知技術(shù)在襯底300上制造諸如FET的器件和其他電路元件
(未示出)。
0036參考圖6A，珪層220和230的取向可從100， 110， 111 和其他主米勒指數(shù)(major Miller indices )及次米勒指數(shù)(minor Miller indices)中選擇。例如，在本發(fā)明優(yōu)選實(shí)施例中，上部硅層220可具有110取向，而下部珪層230可具有IOO取向?？商鎿Q地，上部珪層 220可具有100取向且下部硅層230可具有110取向。
0037如美國專利申請序列No. 10/725850和11/031142中討論的那樣，用于轉(zhuǎn)換圖6B的結(jié)構(gòu)為圖6C的結(jié)構(gòu)的初始再結(jié)晶退火可以任意的各種現(xiàn)有技術(shù)再結(jié)晶條件執(zhí)行，如從約500。C到約900。C的溫度。在惰性環(huán)境中約600。C到約650。C的溫度退火約1分鐘到約2小時(shí)被認(rèn)為是特別優(yōu)選的。一般的，退火溫度應(yīng)高到足以產(chǎn)生合理的再結(jié)晶速率，且低到足以確保再結(jié)晶是模板化的(而非自發(fā)的和隨機(jī) 的)。沒有在美國專利公開No. 20050116291A1中討論的附加考慮是再結(jié)晶應(yīng)在足夠溫和條件下執(zhí)行從而保持非ATR化區(qū)220，的完整性。然而，非ATR化區(qū)220，預(yù)期在通常用于再結(jié)晶退火的范圍內(nèi)的所有溫度足夠穩(wěn)定。此外，非ATR化區(qū)220，中某些尺寸改變甚至是可容忍的，因?yàn)槿缟厦鎱⒖紙D5D說明的那樣，非ATR化區(qū)220，的消失是
逐步底部棱角變圓開始的，而非通過邊緣區(qū)的橫向轉(zhuǎn)移。作為選擇合
適再結(jié)晶退火的指導(dǎo)，注意到可檢的測棱角變圓可在1050。C退火2小時(shí)后能在圖5A-5D的樣品中觀察到。
0038具體地，注意到用于連接圖6D中結(jié)構(gòu)至圖6E中襯底結(jié) 構(gòu)300的缺陷去除退火通常是在現(xiàn)場位置有保護(hù)性蓋層以及范圍在約 1200。C到約1320。C之間的溫度執(zhí)行。然而，應(yīng)該注意如果剩余缺陷不會(huì)不利地影響隨后器件的性能和可靠性，則高溫缺陷去除退火可以可選地省略或在較低溫度(如在約1000。C到約1200'C之間的范圍)執(zhí) 行。有趣的是，已經(jīng)發(fā)現(xiàn)射程末端損壞開始消失的溫度/時(shí)間條件與非 ATR化區(qū)開始底部棱角變圓的條件相當(dāng) 一致。
0039圖7A-7K (通過橫截面示圖)示出圖6A-6E中方法的"可去除STI填充"變體。特別地，圖7A示出圖6C的結(jié)構(gòu)，其按照結(jié)合圖6A-6B中的結(jié)構(gòu)描述的工藝步驟形成。圖7B示出在硬掩膜層320 沉積和圖案化后圖7A的結(jié)構(gòu)，該掩膜層也作為拋光停止層。硬掩膜層320通常將包括薄(數(shù)量級約5到約10納米)Si()2下層和較厚的氮化硅上層。圖7C示出圖7B的結(jié)構(gòu)在溝槽刻蝕形成空腔330后的情形。空腔330然后被部分或完全地用一個(gè)或多個(gè)可去除電介質(zhì)填充從而形成圖7D的結(jié)構(gòu)(其中空腔330部分地用電介質(zhì)340填充)或圖 7E (其中空腔330完全用電介質(zhì)340，填充)。電介質(zhì)340保護(hù)硬掩膜層320和溝槽330的側(cè)面免于在缺陷去除退火中氧化。電介質(zhì)340 優(yōu)選為Si02且相對于硬掩膜層320可選擇性地除去。圖7F示出圖7D 的結(jié)構(gòu)在缺陷去除退火后的情形(其細(xì)節(jié)在上面結(jié)合圖6討論)，其除去射程末端范圍的損壞環(huán)(damage lo叩)270。圖7G示出圖7F的結(jié)構(gòu)在去除可去除電介質(zhì)340后的情形。圖7H示出圖7G的結(jié)構(gòu)在沉積一個(gè)或多個(gè)永久電介質(zhì)350以填充和過填充空腔330后的情形。電介質(zhì)350然后被平面化，停止在拋光停止層320上從而形成具有填充的STI區(qū)350，的圖7H的結(jié)構(gòu)。最后，拋光停止層320被除去從而形成圖7J的結(jié)構(gòu)，STI區(qū)350，被輕微刻蝕從而形成具有平面STI區(qū) 350"的圖7K的結(jié)構(gòu)。
0040雖然圖6A-6E和圖7A-7K的工藝流程是為塊體硅襯底上硅DSB層的情形示出的，同樣的工藝流程也可以以其他襯底(例如，絕緣體上硅(SOI)或絕緣體上半導(dǎo)體襯底而非塊體硅襯底)執(zhí)行，以DSB和包括其他半導(dǎo)體材料襯底層(如鍺，含硅半導(dǎo)體，如SiGe 合金，這些材料進(jìn)一步包括摻雜劑，等)執(zhí)行，和/或以應(yīng)變的和無應(yīng) 變層的任意組合形成，從而制作美國專利公開No， 20050116291A1中描述的任意結(jié)構(gòu)。
0041圖8A-8B (通過橫截面示圖)示出圖6A-6E和圖7A-7K 中在SOI襯底上執(zhí)行的工藝流程的初始結(jié)構(gòu)和最終結(jié)構(gòu)。圖8A示出包括處理晶片(handle wafer)510，掩埋的絕緣體層520，具有第一晶體取向的DSB層530，和具有與第一取向不同的第二取向的SOI層 540的起始襯底500，圖8B示出最后結(jié)構(gòu)，其包括初始DSB的較小區(qū)域530，和540，及SOI層530和540， STI區(qū)550和改變?nèi)∠駻TR 化區(qū)560。
0042如上所述，以下關(guān)鍵概念通?？蓱?yīng)用到美國專利公開No. 20050116291A1中描述的混合ATR方法的許多變體中，而不偏離本發(fā)明的范圍(i)通過在STI形成之前再結(jié)晶非晶化硅而避免Si/STI 邊界處棱角缺陷，(ii)使用設(shè)置在改變?nèi)∠駻TR化區(qū)和原始取向非 ATR化區(qū)之間邊界處的絕緣體填充的隔離溝道，從而消除潛在的缺陷邊界區(qū)硅，和(iii)在高溫缺陷去除退火過程中用STI或類STI特征來橫向?qū)⑦@些區(qū)域彼此分開，從而保持改變?nèi)∠駻TR化區(qū)和原始取向非ATR化DSB層區(qū)的再結(jié)晶后的尺寸(dimension)。例如，本發(fā)明也可應(yīng)用到利用底部非晶化和頂部模板化的ATR方案，或掩埋的絕緣體層是在ATR之后創(chuàng)建的方案中。
0043具體地，低缺陷密度混合取向絕緣體上半導(dǎo)體襯底可通過利用底部非晶化/頂部模板化方案實(shí)現(xiàn)，其包括以下步驟在絕緣襯底層上形成雙層模板層疊層，所述雙層疊層包括具有第一取向的第一底部單晶絕緣體上半導(dǎo)體層，和具有不同于第一取向的第二取向的第二上部單晶半導(dǎo)體層；在所選區(qū)域中非晶化雙層模板疊層的下部半導(dǎo)體
層從而形成局域化的非晶化區(qū)；在第一溫度或低于第一溫度下執(zhí)行再結(jié)晶退火從而轉(zhuǎn)換下部半導(dǎo)體層的非晶化區(qū)為具有上部半導(dǎo)體層的取向的改變?nèi)∠蚬鑵^(qū)；除去疊層的上部半導(dǎo)體層從而暴露下部半導(dǎo)體層；形成絕緣體填充的淺溝槽隔離(STI)區(qū)從而橫向分開下部半導(dǎo) 體的原始取向區(qū)和改變?nèi)∠騾^(qū)，其中隔離區(qū)接觸絕緣襯底層；以及在
高于第一溫度的第二溫度或低于第二溫度下執(zhí)行缺陷去除退火。
0044圖9A-9F (通過橫截面示圖)示出該工藝流程的步驟。具體地，圖9A示出起始襯底600，其包括具有第一晶體取向的上部硅層610和具有不同于第一取向的第二晶體取向的下部硅層620，以及它們之間的接合界面630。下部硅層620設(shè)置在襯底650上的掩埋絕緣體層640上。圖9B示出圖9A中的襯底經(jīng)歷非晶化離子注入660 以產(chǎn)生一個(gè)或多個(gè)表面非晶化區(qū)670和無非晶化區(qū)660，。雖然沒有在圖6B中示出，非晶化離子注入660通常是覆層注入，且區(qū)域660，通常被某種類型的光刻膠掩蔽。非晶化區(qū)670跨越下部硅層620的整個(gè) 厚度并延伸到上部硅層610中。非晶化區(qū)670然后通過在第一溫度或低于第一溫度的再結(jié)晶退火而再結(jié)晶，從而產(chǎn)生具有上覆硅層610(其用作才莫板)的取向的改變?nèi)∠駻TR化珪區(qū)680。 ATR化區(qū)680現(xiàn)在在上面被"射程開始(beginning-of-range )，，缺陷6卯鄰接并被缺陷邊緣區(qū)700橫向鄰接，如圖9C所示。圖6D示出圖9C的結(jié)構(gòu)在通過諸如熱氧化/濕刻蝕或化學(xué)機(jī)械拋光除去上部硅層610后的情形。圖9E 示出圖9D的結(jié)構(gòu)在形成電介質(zhì)隔離區(qū)如電介質(zhì)填充的淺溝槽隔離
(STI)區(qū)720后的情形，該STI區(qū)720通常含有缺陷邊緣區(qū)700。
0045射程開始缺陷690然后通過高溫缺陷去除退火除去從而產(chǎn) 生圖9F中的混合取向襯底結(jié)構(gòu)750，其中共面低缺陷密度改變?nèi)∠?ATR化硅區(qū)760具有第一晶體取向，而非ATR化硅區(qū)660，具有第二
(原始)晶體取向，STI區(qū)750在這兩個(gè)區(qū)之間。諸如FET和其他電路元件(未示出)的器件然后用本領(lǐng)域公知的技術(shù)制造在襯底750上。 0046圖9A-9F的工藝流程中再結(jié)晶退火和缺陷去除退火的條件類似于參考圖6A-6E的工藝流程描述的條件。與圖7A-7K中工藝
流程的情形一樣，圖9A-9F中的絕緣體填充的溝槽可替換地在缺陷去除退火之前用可除去絕緣體完全填充或部分填充，其中在缺陷去除退火后可除去絕緣體以永久絕緣體取代。
0047高溫退火可引起嵌埋在不同取向的硅襯底中的一個(gè)取向的單晶硅島區(qū)經(jīng)歷取向變化并留下與襯底取向相同的島的現(xiàn)象在上面背景技術(shù)部分做了介紹，其既是本發(fā)明的主要?jiǎng)訖C(jī)也是要避免的問題。然而，應(yīng)該注意引起該缺陷的同一退火條件有時(shí)可有利并有意地用來改變這類島的大小，形狀，和/或數(shù)目。例如，某些溫度范圍內(nèi)的退火可引起這些島底部棱角變圓，如圖5D所示，或引起它們完全消失。
0048可替換的，所選島可通過以保護(hù)性(填充的或空的)溝槽在足夠使剩余(未保護(hù)的)島消失的時(shí)間/溫度條件退火之前橫向包圍它們而得以保持。
0049本發(fā)明進(jìn)一步的方面教導(dǎo)了激光誘導(dǎo)熔化用作離子注入非晶化的替換或輔助。例如這里所述的和美國專利公開No. 20050116291A1中原始方法的為取向改變ATR處理選擇的雙層模板疊層區(qū)可經(jīng)歷激光熔化處理，其被熔化到分開不同取向的上部和下部硅層的接合界面以下的深度。最終激光熔化區(qū)然后用下部硅層作為模板從熔化狀態(tài)再結(jié)晶。
0050激光熔化的關(guān)鍵問題是要求熔化深度(i)在經(jīng)歷取向變化的各區(qū)域中延伸超出接合界面(從而確保以下部硅層為模板)，和 (ii)在未經(jīng)歷取向改變的各區(qū)域中保留在上部硅層內(nèi)(從而確保以上部硅層為模板并返回到原始取向)。通過使用覆蓋(blanket)激光輻照，在需要深度熔化(和最高的吸收激光能流)處在硅區(qū)頂部有抗反射(AR)涂層，且在需要淺或無熔化處在硅區(qū)頂部沒有涂層或多個(gè)反射涂層，這些要求最容易滿足。為了最小化橫向模板，激光輻照可在STI現(xiàn)場定位后執(zhí)行。熔化深度控制和選擇性也可通過使用離子注入改善從而非晶化要用激光熔化的區(qū)域，因?yàn)榉蔷Ч枞埸c(diǎn)比晶體硅熔點(diǎn)低幾百度，因此可在低于用于熔化晶體硅的閾值的能流下誘導(dǎo)熔化。
0051雖然已經(jīng)參考優(yōu)選實(shí)施例具體示出并說明了本發(fā)明，本領(lǐng) 域技術(shù)人員可以理解，可不偏離本發(fā)明的精神和范疇，做出上述和其他的形式和細(xì)節(jié)上變化。因此，本發(fā)明不局限于這里所述和所示的精確形式和細(xì)節(jié)，本發(fā)明由權(quán)利要求限定的范圍界定。
權(quán)利要求
1.一種形成低缺陷密度混合取向襯底的方法，包括提供混合取向襯底，該襯底包括設(shè)置在具有第二表面取向的下面半導(dǎo)體襯底上的第一表面取向的直接半導(dǎo)體接合層，其中直接半導(dǎo)體接合層的所選區(qū)被非晶化并在第一溫度或低于第一溫度下經(jīng)再結(jié)晶退火，從而提供具有第二表面取向的所述直接半導(dǎo)體接合層的所選區(qū)；形成電介質(zhì)隔離區(qū)從而將具有所述第二表面取向的直接半導(dǎo)體接合層的所選區(qū)和具有第一表面取向的直接半導(dǎo)體接合層的區(qū)橫向分開，其中電介質(zhì)隔離區(qū)延伸到至少與直接半導(dǎo)體接合層厚度一樣深的深度；以及在第二溫度或低于第二溫度下執(zhí)行缺陷去除退火，第二溫度高于第一溫度。
2. 如權(quán)利要求l所述的方法，其中具有第二表面取向的所述下面半導(dǎo)體襯底包括絕緣體上半導(dǎo)體層。
3. 如權(quán)利要求l所述的方法，其中所述直接半導(dǎo)體接合層和所述下面半導(dǎo)體襯底包括從SiGe， Si和Ge中選擇的半導(dǎo)體材料。
4. 如權(quán)利要求3所述的方法，半導(dǎo)體材料進(jìn)一步包括摻雜劑。
5. 如權(quán)利要求3所述的方法，其中所述半導(dǎo)體材料包括應(yīng)變和非應(yīng)變層的任意組合。
6. 如權(quán)利要求l所述的方法，其中所述第一和第二表面取向包括100， 110或111中的一個(gè)。
7. 如權(quán)利要求l所述的方法，其中所述第一表面取向是110而所述第二表面取向是100。
8. 如權(quán)利要求l所述的方法，其中所述提供所述混合取向襯底包括(i)形成雙層模板疊層，雙層模板疊層包括設(shè)置在下面半導(dǎo)體襯底上的所述直接半導(dǎo)體接合層，(ii)向下非晶化直接半導(dǎo)體接合層的所選區(qū)至下面半導(dǎo)體襯底層，從而留下具有非晶化和原始取向區(qū)的所選區(qū)，和(iii)在所述第一溫度或低于第一溫度下執(zhí)行再結(jié)晶退火從而轉(zhuǎn)化非晶化區(qū)為具有下面半導(dǎo)體襯底的取向的取向改變半導(dǎo)體區(qū)。
9. 如權(quán)利要求i所述的方法，其中所述再結(jié)晶退火包括在約500℃到約900℃溫度范圍內(nèi)退火。
10. 如權(quán)利要求l所述的方法，其中所述缺陷去除退火包括在約1200℃到約1350℃溫度范圍內(nèi)退火。
11. 如權(quán)利要求l所述的方法，其中所述電介質(zhì)隔離區(qū)是溝槽隔離區(qū)。
12. 如權(quán)利要求l所述的方法，其中所述電介質(zhì)隔離區(qū)在缺陷去除退火之前被用可去除絕緣體填充或部分填充，所述可除去絕緣體在缺陷去除退火之后被永久絕緣體取代。
13. 如權(quán)利要求l所述的方法，其中所述第一表面取向的直接半導(dǎo)體層、所述第二表面取向的所選區(qū)和所述電介質(zhì)隔離區(qū)的每一個(gè)都具有彼此共面的上表面。
14. 一種形成低缺陷密度混合取向絕緣體上半導(dǎo)體襯底的方法，包括以下步驟在絕緣襯底層上形成雙層模板層疊層，所述雙層疊層包括具有第一取向的第一下部單晶絕緣體上半導(dǎo)體層，和具有不同于第一取向的第二取向的第二上部單晶半導(dǎo)體層；在所選區(qū)中非晶化雙層模板疊層的下部半導(dǎo)體層從而形成局域化的非晶區(qū)；在第一溫度或低于第一溫度下執(zhí)行再結(jié)晶退火從而轉(zhuǎn)換下部半導(dǎo)體層的非晶化區(qū)為具有上部半導(dǎo)體層的取向的改變?nèi)∠虬雽?dǎo)體區(qū)；除去疊層的上部半導(dǎo)體層從而暴露下部半導(dǎo)體層；形成電介質(zhì)隔離區(qū)從而橫向分開下部半導(dǎo)體的原始取向區(qū)和改變?nèi)∠騾^(qū)，其中隔離區(qū)接觸絕緣襯底層；以及在第二溫度或高于第二溫度下執(zhí)行缺陷去除退火，第二溫度高于第一溫度。
15. 如權(quán)利要求14所述的方法，其中所述第一和第二半導(dǎo)體層包括從SiGe， Si和Ge中選擇的半導(dǎo)體材料。
16. 如權(quán)利要求15所述的方法，半導(dǎo)體材料進(jìn)一步包括摻雜劑。
17. 如權(quán)利要求15所述的方法，其中所述半導(dǎo)體材料包括應(yīng)變和非應(yīng)變層的任意組合。
18. 如權(quán)利要求14所述的方法，其中所述第一和第二表面取向包括1OO， 110或111中的一個(gè)。
19. 如權(quán)利要求14所述的方法，其中所述第一表面取向是110 而所述第二表面取向是100。
20，如權(quán)利要求14所述的方法，其中所述再結(jié)晶退火包括在約 500℃到900℃溫度范圍內(nèi)退火。
21. 如權(quán)利要求14所述的方法，其中所述缺陷去除退火包括在約1200℃到約1350℃溫度范圍內(nèi)退火。
22. 如權(quán)利要求14所述的方法，其中所述電介質(zhì)隔離區(qū)是溝槽隔離區(qū)。
23. 如權(quán)利要求14所述的方法，其中所述電介質(zhì)隔離區(qū)在缺陷去除退火之前被用可去除絕緣體填充或部分填充，所述可除去絕緣體在缺陷去除退火之后被永久絕緣體取代。
24. —種形成混合取向襯底的方法，包括提供起始襯底，起始襯底包括設(shè)置在具有第二表面取向的下面半導(dǎo)體襯底層上的笫一表面取向的直接半導(dǎo)體接合層；以及熔化和再結(jié)晶直接半導(dǎo)體接合層的所選區(qū)從而提供具有第二表面取向的所述直接半導(dǎo)體接合層的所選區(qū)。
25. 如權(quán)利要求24所述的方法，其中所述下面半導(dǎo)體襯底層是塊體半導(dǎo)體晶片或絕緣體上半導(dǎo)體層。
26. 如權(quán)利要求24所述的方法，進(jìn)一步包括形成絕緣體填充的隔離區(qū)，其在為取向改變?nèi)刍驮俳Y(jié)晶而選擇的區(qū)與沒有為取向改變和再結(jié)晶而選擇的區(qū)之間。
27. 如權(quán)利要求26所述的方法，其中所述絕緣體填充的絕緣體溝槽是在所述熔化和再結(jié)晶步驟之前形成的。
28. 如權(quán)利要求26所述的方法，其中所述絕緣體填充的絕緣溝槽是在所述熔化和再結(jié)晶步驟之后形成的。
29. 如權(quán)利要求24所述的方法，進(jìn)一步包括在再結(jié)晶之后的缺陷去除退火。
全文摘要
一種改進(jìn)的非晶化/模板化再結(jié)晶(ATR)方法，其用來制造低缺陷密度混合取向襯底。用于混合取向襯底制造的ATR方法通常從具有第一取向硅層開始，其接合在具有第二取向的第二硅層或襯底上。第一硅層的所選區(qū)被非晶化然后通過用第二硅層作為模板再結(jié)晶為第二硅層的取向。本發(fā)明的工藝流程解決現(xiàn)有技術(shù)的ATR方法沒有解決的兩個(gè)主要困難在溝槽限定的非晶化硅區(qū)邊緣產(chǎn)生“棱角缺陷”，和在沒有被溝槽限定的非ATR化區(qū)的高溫再結(jié)晶后缺陷去除退火過程中不必要取向的改變。具體地，本發(fā)明提供的工藝流程包括以下步驟(i)對無溝槽襯底區(qū)域執(zhí)行的非晶化和低溫再結(jié)晶；(ii)含在ATR化區(qū)邊緣的缺陷區(qū)的溝槽隔離區(qū)的形成；以及(iii)溝槽隔離區(qū)設(shè)置在適當(dāng)位置，執(zhí)行高溫缺陷去除退火。
文檔編號H01L21/336GK101176195SQ200680016794
公開日2008年5月7日申請日期2006年5月18日優(yōu)先權(quán)日2005年6月1日
發(fā)明者凱斯·E.·弗格爾, 凱瑟琳·L.·薩恩格爾, 宋均鏞, 尹海洲申請人:國際商業(yè)機(jī)器公司

完整全部詳細(xì)技術(shù)資料下載