專利名稱：存儲(chǔ)器件上的側(cè)壁間隔件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及制造集成電路器件的領(lǐng)域，更具體地涉及在存儲(chǔ) 器件上制造側(cè)壁間隔件的方法以及包括這種側(cè)壁間隔件的存儲(chǔ)器件。
背景技術(shù)：
在半導(dǎo)體工業(yè)中存在提高集成電路器件(例如，微處理器、存儲(chǔ) 器件等)的工作速度的永恒推動(dòng)力。由于消費(fèi)者對(duì)以日益增大的速度 工作的計(jì)算機(jī)和電子器件的需求而促進(jìn)該驅(qū)動(dòng)器的發(fā)展。對(duì)增大速度 的這種需求導(dǎo)致集成電路器件(例如，晶體管、字線等)的各種特征 的尺寸連續(xù)地減小。例如，在其它情況均相同的情況下，晶體管的溝 道長度越小，晶體管就工作得越快。因此，存在減小典型的存儲(chǔ)器件 的特征的尺寸或比例，從而提高存儲(chǔ)器件以及包含這種存儲(chǔ)器件的電 子器件的總速度和能力的永恒推動(dòng)力。各種半導(dǎo)體存儲(chǔ)器件廣泛地用于很多消費(fèi)產(chǎn)品中。這種存儲(chǔ)器件的范例實(shí)例是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和閃速存儲(chǔ)器(flash memory device )。圖1A示出示意性示出的DRAM存儲(chǔ)器件17的范 例設(shè)計(jì)圖，該DRAM存儲(chǔ)器件17形成在包括半導(dǎo)體襯底13的單元 片(die) 19上。 一般來說，存儲(chǔ)器件17包括存儲(chǔ)器陣列IO和多個(gè) 外圍電路12。僅僅舉例而言，在圖1A中示出多個(gè)示意性示出的范例 外圍電路12。更具體地說，范例外圍電路12包括讀寫電路12A、檢 測放大電路(sense amp circuit) 12B和電源管理電路12C。當(dāng)然，圖 1A中所示的范例外圍電路并沒有詳盡地列出在存儲(chǔ)器件17上的所有 的這種外圍電路12。 一般來說，外圍電路12可以包括在存儲(chǔ)器件17 上的與在存儲(chǔ)器陣列10中所發(fā)現(xiàn)的電路不同的任何電路。存儲(chǔ)器陣列17包括以行列形式布置的多個(gè)存儲(chǔ)器單元。每一個(gè)存儲(chǔ)器單元被構(gòu)造用于存儲(chǔ)以邏輯高(即，"1")或邏輯低(即，"0")的形式的數(shù)字信息。為了將位寫(即，存儲(chǔ))入存儲(chǔ)器單元，提供具 有識(shí)別單元的行("行地址，，)和列("列地址，，)的部分的二進(jìn)制地址，以給用以激活該單元的存儲(chǔ)器件17中的電路編址，然后向該單元供 應(yīng)位。同樣地，為了從存儲(chǔ)器單元讀出(即，取回(retrieve))位， 使用該單元的存儲(chǔ)器地址，再次激活該單元，然后從該單元輸出位。圖1B是圖1A中所示的范例存儲(chǔ)器件17的一部分的剖視圖。這 里示出的是范例晶體管15和在存儲(chǔ)器陣列10內(nèi)的多個(gè)字線11，該晶 體管15是外圍電路12的一部分。通常。存儲(chǔ)器陣列IO比外圍電路 12更加密集封裝，即，在存儲(chǔ)器陣列10內(nèi)的相鄰字線ll間的節(jié)距通 常比外圍電路12中的相鄰字線間的節(jié)距更加緊密。例如，存儲(chǔ)器陣 列10中的相鄰特征(即，字線11 )間的間距32可以是大約50-90 nm， 而在外圍電路12中的相鄰特征(例如，晶體管15)間的間距可以在 大約240-600 nm的數(shù)量級(jí)上。如圖1B所示，范例晶體管15包括柵極絕緣層14、柵極電極16、 金屬層18和包括(例如)硅氮化物的覆蓋層(cap layer) 20。晶體 管15還包括多個(gè)源極/漏極區(qū)域24和側(cè)壁間隔件22。存儲(chǔ)器陣列10 內(nèi)的字線11也包括相似的結(jié)構(gòu)。字線11的特征尺寸30可以在約50-90 nm的數(shù)量級(jí)上。通常，存儲(chǔ)器陣列10中的字線11的節(jié)距可以為字 線11的特征尺寸的約兩倍。因此，陣列10中的相鄰字線11間的間 距32可以近似等于字線11的特征尺寸。側(cè)壁間隔件34也鄰近圖1B 所示的字線ll形成。最后，在村底13中形成絕緣區(qū)域28，如本領(lǐng)域 所熟知的那樣。通常，外圍電路12上的側(cè)壁間隔件22和形成在存儲(chǔ)器陣列10 中的側(cè)壁間隔件34同時(shí)由同一層材料形成。因此，在外圍電路12中 形成的間隔件22的厚度26與在存儲(chǔ)器陣列10中形成的間隔件34的 厚度36近似相同。由于存儲(chǔ)器陣列10中的字線11的密集封裝性質(zhì)， 間隔件22， 34的厚度由間隔件的尺寸限制，該間隔件可以可靠地形成 在相鄰字線11間的非常小的間距32中。這是有問題的，因?yàn)橛捎诟鞣N原因人們可能希望外圍電路12上的間隔件22比存儲(chǔ)器陣列10中 的間隔件34厚。例如，在外圍電路12中形成晶體管15的源極/漏極 區(qū)域24的步驟通常包括初始LDD注入；然后形成間隔件22;接著 是源極/漏極注入步驟。然而，假設(shè)間隔件22的厚度26被存儲(chǔ)器陣列 10中的字線11間的間距32限制，則外圍電路12上的源極/漏極區(qū)域 24可能不會(huì)精確地被定位或者不會(huì)形成得與在如果間隔件22的形成 獨(dú)立于間隔件34的形成的情況下形成得一樣深。本發(fā)明涉及可以解決或至少減輕上述問題中的一些或全部的各 種方法和器件。發(fā)明內(nèi)容為了提供對(duì)本發(fā)明的一些方面的基本了解，下面給出對(duì)本發(fā)明的 簡述。該簡述并不是對(duì)本發(fā)明的詳盡的概述。它不應(yīng)當(dāng)用來確定本發(fā) 明的關(guān)鍵的或者重要的要素或描述本發(fā)明的范圍。其唯一的目的是以 簡單的形式給出一些構(gòu)思，作為對(duì)后續(xù)討論的更加詳細(xì)的描述的序 曲。本發(fā)明總體涉及在存儲(chǔ)器件上制造側(cè)壁間隔件的方法、以及包括 這種側(cè)壁間隔件的存儲(chǔ)器件。在一個(gè)范例實(shí)施例中，該方法包括通過下述方式在包括存儲(chǔ)器陣列和至少一個(gè)外圍電路的存儲(chǔ)器件上形成 側(cè)壁間隔件在所述存儲(chǔ)器陣列中的字線結(jié)構(gòu)鄰近形成第一側(cè)壁間隔 件，該第一側(cè)壁間隔件具有第一厚度；以及在所述外圍電路中的晶體 管結(jié)構(gòu)鄰近形成第二側(cè)壁間隔件，該第二側(cè)壁間隔件具有大于所述第 一厚度的第二厚度，其中，所述第一側(cè)壁間隔件和所述第二側(cè)壁間隔 件包含來自單層間隔件材料的材料。在另一個(gè)范例實(shí)施例中，該方法包括在存儲(chǔ)器件的存儲(chǔ)器陣列 的字線結(jié)構(gòu)上以及在存儲(chǔ)器件的外圍電路的晶體管結(jié)構(gòu)上形成間隔 件材料層；在位于所述外圍電路的晶體管結(jié)構(gòu)上的間隔件材料層上形 成掩模層；在所述字線結(jié)構(gòu)上的所述間隔件材料層上進(jìn)行蝕刻工藝， 以為所述字線結(jié)構(gòu)限定第 一側(cè)壁間隔件，所述第 一側(cè)壁間隔件包含間隔件材料，并且具有第一厚度。在另一個(gè)范例實(shí)施例中，該方法包括在存儲(chǔ)器件的存儲(chǔ)器陣列 的字線結(jié)構(gòu)上以及在存儲(chǔ)器件的外圍電路的晶體管結(jié)構(gòu)上沉積間隔 件材料層；在位于所述外圍電路的晶體管結(jié)構(gòu)上的所述間隔件材料層 上形成掩模層；在所述字線結(jié)構(gòu)上的所述間隔件材料層上進(jìn)行各向異 性的蝕刻工藝，以為所述字線結(jié)構(gòu)限定第一側(cè)壁間隔件，所述第一側(cè) 壁間隔件包含間隔件材料，并且具有第一厚度。該方法還包括在位 于所述存儲(chǔ)器陣列的相鄰字線結(jié)構(gòu)上的第一側(cè)壁間隔件間的半導(dǎo)體 襯底的暴露部分上形成外延硅層；在所述晶體管結(jié)構(gòu)鄰近的所述間隔 件材料層上以及在所述字線結(jié)構(gòu)和所述第一側(cè)壁間隔件上沉積材料 層，該材料層包括與所述間隔件材料層可選擇性地蝕刻的材料。該方 法還涉及在所述材料層進(jìn)行各向異性的蝕刻工藝，以在所述晶體管 結(jié)構(gòu)鄰近的所述間隔件材料層的鄰近限定掩模間隔件；以及使用所述 掩模間隔件作為掩模在所述間隔件材料上進(jìn)行蝕刻工藝，以在所述晶 體管結(jié)構(gòu)鄰近限定第二側(cè)壁間隔件，該第二側(cè)壁間隔件包含所述間隔 件材料，并且具有大于所述第一側(cè)壁間隔件的第一厚度的第二厚度。在一個(gè)范例實(shí)施例中，該器件包括存儲(chǔ)器陣列，其包括多個(gè)字 線結(jié)構(gòu)，所述多個(gè)字線結(jié)構(gòu)中的每一個(gè)均具有形成在其鄰近的第一側(cè) 壁間隔件，所述第一側(cè)壁間隔件具有第一厚度；以及外圍電路，其包 括至少一個(gè)晶體管，所述晶體管具有形成在其鄰近的第二側(cè)壁間隔 件，所述第二側(cè)壁間隔件具有大于所述第一厚度的第二厚度，所迷第 一側(cè)壁間隔件和所述第一側(cè)壁間隔件包含來自單層間隔件材料的材 料。


參照結(jié)合附圖的以下描述可以理解本發(fā)明，在附圖中，相同的參 考標(biāo)號(hào)表示相同的元件，其中圖1A是示意性地示出現(xiàn)有技術(shù)的范例存儲(chǔ)器件的平面圖；圖1B是圖1A中所示的現(xiàn)有技術(shù)的存儲(chǔ)器件的部分橫截面；以及圖2A-2H示出根據(jù)本發(fā)明的用于在存儲(chǔ)器件上形成側(cè)壁間隔件 的一個(gè)范例工藝流程。雖然容易對(duì)本發(fā)明進(jìn)行各種修改并使其具有可替換的形式，但是 在附圖中以舉例的方式示出和本發(fā)明的特定實(shí)施例，并且在本文中詳 細(xì)地描述了這些特定實(shí)施例。然而，應(yīng)該理解，本文對(duì)特定實(shí)施例的 描述不應(yīng)當(dāng)將本發(fā)明限制于所披露的具體形式，相反，應(yīng)當(dāng)覆蓋落入 在由附屬權(quán)利要求所限定的本發(fā)明的實(shí)質(zhì)和范圍內(nèi)的所有的修改、等同形式和替換。
具體實(shí)施方式
下面描述本發(fā)明的范例實(shí)施例。為了清楚起見，在本說明書中并 沒有描述實(shí)際實(shí)施方式的所有特征。當(dāng)然將這樣理解，在任何這種實(shí) 際實(shí)施例的開發(fā)中，必須針對(duì)很多實(shí)施方式制定特定的決定，以實(shí)現(xiàn) 開發(fā)者的特定目標(biāo)，例如，遵循系統(tǒng)相關(guān)限制和商業(yè)相關(guān)限制，從一 個(gè)實(shí)施方式到另一個(gè)實(shí)施方式，這些目標(biāo)改變。而且，將會(huì)理解，這 種開發(fā)過程可能是復(fù)雜的、費(fèi)時(shí)的，但是對(duì)于受益于本公開的本領(lǐng)域 的普通技術(shù)人員來說，該開發(fā)過程仍將是常規(guī)任務(wù)?，F(xiàn)在將參照附圖描述本發(fā)明。盡管在附圖中半導(dǎo)體器件的各個(gè)區(qū) 域和結(jié)構(gòu)示出為具有非常精確的、清楚的結(jié)構(gòu)和輪廓，但是本領(lǐng)域的 技術(shù)人員將會(huì)認(rèn)識(shí)到，在實(shí)際中，這些區(qū)域和結(jié)構(gòu)不是附圖中所示的 那樣精確。與所制造的器件上的那些特征或區(qū)域的尺寸相比較，附圖 中所示的各個(gè)特征和摻雜區(qū)域的相對(duì)尺寸可以擴(kuò)大或縮小。但是，為 了描述和解釋本發(fā)明的范例實(shí)例，將附圖包括在內(nèi)。本文所用的詞語 和短語應(yīng)該被理解和解釋為具有與相關(guān)領(lǐng)域的技術(shù)人員對(duì)這些詞語 和短語的理解一致的含義。術(shù)語或短語在本文中的一致性使用不應(yīng)當(dāng) 意味著術(shù)語或短語的特殊定義，即，與本領(lǐng)域技術(shù)人員所理解的普通 的通常含義不同的定義。就術(shù)語或短語應(yīng)當(dāng)具有特殊含義(即，與技 術(shù)人員所理解的含義不同的含義)來說，在本說明書中以定義的方式清楚地闡述這種特殊定義，從而直接并不含糊地提供對(duì)該術(shù)語或短語 的特殊定義。圖2A-2H示出根據(jù)本發(fā)明的在存儲(chǔ)器件17上制造側(cè)壁間隔件的 方法的一個(gè)范例實(shí)施例。如本領(lǐng)域技術(shù)人員閱讀完本申請(qǐng)之后所理解 的那樣，本發(fā)明具有廣闊的應(yīng)用，并且可以用于制造各種存儲(chǔ)器件， 例如，DRAM、閃速存儲(chǔ)器、PROM、 OTP (—次性可編程)器件等。 而且。本文所示的范例存儲(chǔ)器件17可以用于各種產(chǎn)品，例如，計(jì)算 機(jī)、電視和其它形式的電子器件。因此，本文所示的范例實(shí)施例不應(yīng) 當(dāng)被認(rèn)為是對(duì)本發(fā)明的限制。圖2A示出在制造時(shí)的范例存儲(chǔ)器件17:此時(shí)在外圍電路12中 已經(jīng)形成了晶體管15的柵極堆結(jié)構(gòu)，并且在存儲(chǔ)器陣列IO中也形成 了字線11堆疊。此外，在制造工藝的此時(shí)，執(zhí)行了離子注入工藝， 以在襯底13中形成LDD區(qū)域52，用于晶體管15?？梢愿鶕?jù)已知的 制造技術(shù)執(zhí)行在制造存儲(chǔ)器件17的此時(shí)所描述的所有工藝。如圖2A所示，在外圍電路區(qū)域12以及存儲(chǔ)陣列區(qū)域IO中橫過 襯底13形成間隔件材料層50。間隔件材料層50可以包含各種不同的 材料，這些材料可以通過各種已知的技術(shù)來形成。例如，間隔件材料 層50可以包含硅氮化物、硅氧氮化物或相對(duì)于硅或二氧化硅可以選 擇性地被蝕刻的材料。間隔件材料層的厚度可以改變。在一個(gè)范例實(shí) 施例中，間隔件材料層50可以具有在約10-30 nm的厚度，在一個(gè)特 別范例性的實(shí)施例，該厚度可以是約15-27 nm。間隔件材料層50可 以通過執(zhí)行各種已知的沉積工藝來形成，所述沉積工藝，例如，保形 化學(xué)氣相沉積工藝、等離子體增強(qiáng)化學(xué)氣相沉積工藝、原子層沉積等。接下來，如圖2B所示，在外圍電路12上形成光致抗蝕劑掩模 54，同時(shí)保留存儲(chǔ)器陣列IO露出，以便進(jìn)一步處理。此外，如圖2B 所示，在間隔件材料層50上執(zhí)行蝕刻工藝，例如，各向異性的蝕刻 工藝，以鄰近存儲(chǔ)器陣列10中的字線11限定側(cè)壁間隔件56。存儲(chǔ)器 陣列10中的間隔件56具有大致錐形的橫截面結(jié)構(gòu)和厚度58。在一個(gè) 范例實(shí)施例中，間隔件56的厚度58可以是字線11間的間距32的約30%。在一個(gè)特別范例性的實(shí)施例中，間隔件56的厚度58可以是約 15-27 nm。將間隔件56形成到所需厚度58所使用的蝕刻工藝參數(shù)和 蝕刻劑材料是本領(lǐng)域的技術(shù)人員所熟知的，并且，為了使本發(fā)明清楚， 不再進(jìn)行討論。接下來，如圖2C所示，使用各種已知的技術(shù)，例如，灰化 (ashing)，從外圍電路12的上方除去光致抗蝕劑掩模54。然后， 在由字線11上的間隔件56所限定的區(qū)域內(nèi)，在襯底13上的存儲(chǔ)器 陣列10內(nèi)生長材料的保護(hù)層60。在下面更加全面地描述的后續(xù)蝕刻 工藝期間，使用該保護(hù)層60來保護(hù)襯底13。在一個(gè)范例實(shí)施例中， 保護(hù)層60可以包含外延硅。外延硅層60可以使用各種已知的外延生 長工藝形成，并且，該外延硅層可以具有在約20-60 nm范圍的厚度。 請(qǐng)注意，在該工藝期間，間隔件材料層50防止外延層60在外圍電路 12中的襯底13上的形成。接下來，如圖2D所示，在整個(gè)襯底13上形成絕緣材料層62。 絕緣材料層62可以包含各種材料，例如，二氧化硅、硅氧氮化物、 相對(duì)于硅氮化物可以選擇性地被蝕刻的硅氧化物等。在其它情況下， 絕緣材料層可以是含碳膜，例如不定形碳材料或透明的不定形碳材 料，其可以根據(jù)以下美國專利申請(qǐng)中所闡述的公開內(nèi)容形成2003年 9月12日提交的才示題為"Masking Structure Having Multiple Layers Including an Amorphous Carbon Layer，，的No.讓61，100; 2003年9 月12曰提交的標(biāo)題為"Transparent Amorphous Carbon Structure in Semiconductor Devices，，的No. 10/661,379;以及2004年2月27日提 交的標(biāo)題為"Transparent Amorphous Carbon Structure in Semiconductor Devices，，的No. 10/789,736，所有這些專利申請(qǐng)都以引 用方式并入此。 一般來說，如下面更加全面地討論的那樣，絕緣材料 層62應(yīng)該包含相對(duì)于包括間隔件材料層50的材料可以選擇性地被蝕 刻的材料。例如，如果間隔件材料層50包括硅氮化物，則絕緣材料 層62可以包含二氧化硅，反之亦然。當(dāng)然，很多不同的材料組合是 可行的。絕緣材料層62可以具有根據(jù)具體應(yīng)用而改變的厚度。 一般來說， 在一個(gè)實(shí)例中，絕緣材料層62的厚度61可以是字線11間的間距32 的至少一半，從而絕緣材料層62可靠地填充相鄰字線11間的空間。 在一個(gè)范例實(shí)施例中，絕緣材料層62可以具有約25-45 nm的厚度61。而且，絕緣材料層62可以通過各種已知的沉積技術(shù)(例如，化 學(xué)氣相沉積等)形成。在一個(gè)范例實(shí)施例中，絕緣材料層62是二氧 化硅層，使用TEOS作為前體，通過化學(xué)氣相沉積工藝來形成該二氧 化硅層。在一個(gè)特別范例性的實(shí)施例中，二氧化硅層62應(yīng)該是未致 密化的，即，二氧化珪層是在低于700°C的溫度下沉積的，從而相對(duì) 于二氧化硅的熱生長層，提高了未致密化的絕緣材料層62在后續(xù)HF 蝕刻工藝中的蝕刻速率。雖然并不是在本發(fā)明的所有實(shí)施例中都需要 這樣，但是，在一個(gè)具體實(shí)例中，選擇絕緣材料層62的目標(biāo)厚度， 使得絕緣材料層62在相鄰字線11間的存儲(chǔ)器陣列10中的外延硅60 上形成開口或鎖眼(keyhole) 64。因此，在該具體實(shí)例中，選擇用于 絕緣材料層62的沉積工藝，使得在存儲(chǔ)器陣列10中出現(xiàn)"夾斷 (pinch-off)"。絕緣材料層62中的開口 64的尺寸和形狀可以根據(jù)用 于形成該絕緣材料層的具體工藝參數(shù)以及存儲(chǔ)器陣列10中的字線11 間的間3巨32而改變。接著，如圖2E所示，在絕緣材料層62上執(zhí)行各向異性的蝕刻 工藝，從而鄰近外圍電路12的晶體管器件15限定側(cè)壁間隔件66。間 隔件66和間隔件50的組合厚度必須大于字線11間的間距32的0.5 倍。因此，如果對(duì)于具體應(yīng)用而言字線11間的間距32可以在(例如) 約50-卯nm范圍內(nèi)變化，則間隔件66可以具有約25-45 nm的厚度。 在用來形成間隔件66的蝕刻工藝期間，存儲(chǔ)器陣列10中的絕緣層62 的大部分也被清除。然而，在一個(gè)范例實(shí)施例中，在完成用于限定間 隔件66的蝕刻工藝之后，絕緣層62的部分保留在存儲(chǔ)器陣列10的 字線11間。接下來，如圖2F所示，執(zhí)行用箭頭69表示的蝕刻工藝，以除 去沒有被間隔件66保護(hù)的間隔件材料層50的部分。即，間隔件66起到掩^f莫的作用，因?yàn)樗c蝕刻外圍電路12中的下面的間隔件材料 層50有關(guān)。在該范例實(shí)施例中，間隔件材料層50包含硅氮化物，掩 模間隔件66包含二氧化硅，該蝕刻工藝適合選擇性地除去硅氮化物， 而沒有除去二氧化硅材料，即，掩模間隔件66和字線11間的絕緣材 料64。這樣導(dǎo)致限定包括間隔件材料層60的一部分和間隔件66的復(fù) 合間隔件75。在一個(gè)范例實(shí)施例中，復(fù)合間隔件75在其基底(base) 77上可以具有約35-75 nm的厚度。請(qǐng)注意，在蝕刻工藝69期間，也 除去晶體管15的氮化物覆蓋層20的表面21上的間隔件材料層50的 那部分。此外，請(qǐng)注意，因?yàn)榇鎯?chǔ)器陣列IO暴露于蝕刻工藝69下，所以 可以稍微減少字線11的氮化物覆蓋層20的厚度以及位于字線11鄰 近的間隔件56的高度，如果它們包含硅氮化物的話。接下來，如圖2G所示，使用已知的光刻技術(shù)在存儲(chǔ)器陣列10 上形成光致抗蝕劑掩模65。然后，執(zhí)行用箭頭79表示的離子注入工 藝，以在外圍電路12中形成用于晶體管15的源極/漏極區(qū)域24。請(qǐng) 注意，在該工藝期間，通過形成在外圍電路12中的復(fù)合間隔件75的 寬度77來確定源極/漏極注入的位置。接著，如圖2H所示，下一步驟包括從存儲(chǔ)器陣列IO上方除去 光致抗蝕劑層65以及使用蝕刻劑執(zhí)行蝕刻工藝，以選擇性地除去包 括絕緣材料層62的材料的剩余部分，例如，在外圍電路12中形成的 間隔件66以及在存儲(chǔ)器陣列l(wèi)O中的字線ll間的絕緣材料層62的部 分，同時(shí)保留間隔件材料層50在原地。這樣鄰近外圍電路12中的晶 體管15得到大致"L"形的間隔件75A。在該范例實(shí)施例中，絕緣材料 層62包含二氧化硅，間隔件材料層50包含硅氮化物，可以使用氫氟 酸作為蝕刻劑來執(zhí)行蝕刻工藝，以相對(duì)于硅氮化物材料選擇性地除去 二氧化硅材料。當(dāng)然，根據(jù)本發(fā)明的教導(dǎo)可以使用其它的材料組合和 蝕刻劑。請(qǐng)注意，在該工藝期間，外延硅層60起到保護(hù)存儲(chǔ)器陣列 10內(nèi)的襯底13的作用。在氬氟酸蝕刻工藝期間，絕緣材料層62的未 致密化性質(zhì)以及開口 64的存在往往容易減少徹底除去二氧化硅材料所需的蝕刻時(shí)間。因此，應(yīng)該在該器件的各個(gè)其它部分(例如，淺槽 隔離區(qū)域)中存在最小量的二氧化硅材料損耗。具體來說，請(qǐng)注意，根據(jù)本文所述的范例實(shí)施例，在與外圍電路12中的晶體管15鄰近的 間隔件75A的厚度77大于存儲(chǔ)器陣列10中的間隔件56的厚度58。本發(fā)明總體涉及在存儲(chǔ)器件上制造側(cè)壁間隔件的方法、以及包括 這種側(cè)壁間隔件的存儲(chǔ)器件。在一個(gè)范例實(shí)施例中，該方法包括通過 下述方式在包括存儲(chǔ)器陣列和至少一個(gè)外圍電路的存儲(chǔ)器件上形成 側(cè)壁間隔件鄰近存儲(chǔ)器陣列中的字線結(jié)構(gòu)形成第一側(cè)壁間隔件，該 第 一側(cè)壁間隔件具有第 一厚度；以及鄰近外圍電路中的晶體管結(jié)構(gòu)形 成第二側(cè)壁間隔件，該第二側(cè)壁間隔件具有大于第 一厚度的第二厚 度，其中，第一側(cè)壁間隔件和第二側(cè)壁間隔件包含來自單層間隔件材料的材料。在另一個(gè)范例實(shí)施例中，該方法包括在存儲(chǔ)器件的存儲(chǔ)器陣列 的字線結(jié)構(gòu)上以及在存儲(chǔ)器件的外圍電路的晶體管結(jié)構(gòu)上形成間隔 件材料層；在位于所述外圍電路的晶體管結(jié)構(gòu)上的間隔件材料層上形 成掩模層；在所述字線結(jié)構(gòu)上的所述間隔件材料層上進(jìn)行蝕刻工藝， 以為所述字線結(jié)構(gòu)限定第 一側(cè)壁間隔件，所述第 一側(cè)壁間隔件包含間 隔件材料，并且具有第一厚度。在另一個(gè)范例實(shí)施例中，該方法包括在存儲(chǔ)器件的存儲(chǔ)器陣列 的字線結(jié)構(gòu)上以及在存儲(chǔ)器件的外圍電路的晶體管結(jié)構(gòu)上沉積間隔 件材料層；在位于所述外圍電路的晶體管結(jié)構(gòu)上的所述間隔件材料層 上形成掩模層；在所述字線結(jié)構(gòu)上的所述間隔件材料層上進(jìn)行各向異 性的蝕刻工藝，以為所述字線結(jié)構(gòu)限定第一側(cè)壁間隔件，所述第一側(cè) 壁間隔件包含間隔件材料，并且具有第一厚度。該方法還包括在位 于所述存儲(chǔ)器陣列的相鄰字線結(jié)構(gòu)上的第一側(cè)壁間隔件間的半導(dǎo)體 襯底的暴露部分上形成外延硅層；在鄰近所述晶體管結(jié)構(gòu)的所述間隔 件材料層上以及在所述字線結(jié)構(gòu)和所述第一側(cè)壁間隔件上沉積材料該方法還包括在所述材料層進(jìn)行各向異性的蝕刻工藝，以在鄰近于與所述晶體管結(jié)構(gòu)鄰近的所述間隔件材料層限定掩模間隔件；以及使 用所述掩模間隔件作為掩模在所述間隔件材料上進(jìn)行蝕刻工藝，以鄰 近所述晶體管結(jié)構(gòu)限定第二側(cè)壁間隔件，該第二側(cè)壁間隔件包含所述 間隔件材料，并且具有大于所述第 一側(cè)壁間隔件的第 一厚度的第二厚 度。在一個(gè)范例實(shí)施例中，該器件包括存儲(chǔ)器陣列，其包括多個(gè)字 線結(jié)構(gòu)，所述多個(gè)字線結(jié)構(gòu)中的每一個(gè)均具有與其鄰近地形成的第一 側(cè)壁間隔件，所述第一側(cè)壁間隔件具有第一厚度；以及外圍電路，其 包括至少 一個(gè)晶體管，所述晶體管具有與其鄰近地形成的第二側(cè)壁間 隔件，所述第二側(cè)壁間隔件具有大于所述第一厚度的第二厚度，所述 第一側(cè)壁間隔件和所述第一側(cè)壁間隔件包含來自單層間隔件材料的 材料。上面所披露的具體實(shí)施例僅僅是示例性的，因?yàn)閷?duì)于受益于本文 教導(dǎo)的本領(lǐng)域技術(shù)人員來說，顯而易見的是，可以對(duì)本發(fā)明進(jìn)行修改， 并且可以以不同的但等效的方式實(shí)施本發(fā)明。例如，可以以不同的順 序執(zhí)行上面所闡述的工藝步驟。此外，除權(quán)利要求書中所描述的以外， 不應(yīng)當(dāng)限制于本文所示出的結(jié)構(gòu)或設(shè)計(jì)的細(xì)節(jié)。因此，顯然的是，可 以改變或修改上面所披露的具體實(shí)施例，并且，所有這種變型都被認(rèn) 為在本發(fā)明的范圍和實(shí)質(zhì)內(nèi)。因此，本文所要求保護(hù)的內(nèi)容如權(quán)利要 求書中所闡述的。
權(quán)利要求
1.一種在包括存儲(chǔ)器陣列和至少一個(gè)外圍電路的存儲(chǔ)器件上形成側(cè)壁間隔件的方法，包括鄰近所述存儲(chǔ)器陣列中的字線結(jié)構(gòu)形成第一側(cè)壁間隔件，所述第一側(cè)壁間隔件具有第一厚度；以及鄰近所述至少一個(gè)外圍電路中的晶體管結(jié)構(gòu)形成第二側(cè)壁間隔件，所述第二側(cè)壁間隔件具有大于所述第一厚度的第二厚度，其中，所述第一側(cè)壁間隔件和所述第二側(cè)壁間隔件包含來自于單層間隔件材料的材料。
2. 根據(jù)權(quán)利要求1所述的方法，其中，所述第一側(cè)壁間隔件和 所述第二側(cè)壁間隔件包含硅氮化物、二氧化硅和硅氧氮化物中的至少 一種。
3. 根據(jù)權(quán)利要求1所述的方法，其中，所述第一側(cè)壁間隔件具 有在約15-27 nm范圍的厚度，并且，所述第二側(cè)壁間隔件具有在約 45-90 nm范圍的厚度。
4. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述第一側(cè)壁間隔 件和所述第二側(cè)壁間隔件的步驟包括在所述存儲(chǔ)器陣列中的所述字線結(jié)構(gòu)上以及在所述至少一個(gè)外 圍電路中的所述晶體管結(jié)構(gòu)上形成所述間隔件材料層；在所述至少一個(gè)外圍電路中的所述間隔件材料層上形成掩模層；以及在所述字線結(jié)構(gòu)上形成的所述間隔件材料層上進(jìn)行各向異性的 蝕刻工藝，從而限定具有所述第一厚度的所述第一側(cè)壁間隔件。
5. 根據(jù)權(quán)利要求4所述的方法，其中，形成所述第二側(cè)壁間隔件的步驟包括除去所述掩模層；在鄰近所述晶體管結(jié)構(gòu)的所述間隔件材料層上以及在所述存儲(chǔ) 器陣列中的所述字線結(jié)構(gòu)上形成材料層；所述材料層相對(duì)于所述間隔 件材料層是可以選擇性地被蝕刻的；以及在所述材料層上執(zhí)行各向異性的蝕刻工藝，以在鄰近于與所述外 圍電路中的所述晶體管結(jié)構(gòu)鄰近的所述間隔件材料層限定掩模間隔 件。
6. 根據(jù)權(quán)利要求5所述的方法，還包括在形成所述材料層之前， 在位于所述存儲(chǔ)器陣列中的相鄰字線上的第 一側(cè)壁間隔件之間的半 導(dǎo)體襯底的暴露部分上生長保護(hù)層。
7. 根據(jù)權(quán)利要求6所述的方法，其中，生長所述保護(hù)層的步驟 包括生長外延硅層。
8. 根據(jù)權(quán)利要求5所述的方法，其中，在所述間隔件材料層上 形成所述材料層的步驟包括執(zhí)行沉積工藝以在所述間隔件材料層上 形成致密化的材料層。
9，根據(jù)權(quán)利要求1所述的方法，其中，所述存儲(chǔ)器件包括動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器件和閃速存儲(chǔ)器件中的至少 一個(gè)。
10. 根據(jù)權(quán)利要求4所述的方法，其中，形成所述間隔件材料層 的步驟包括保形地沉積所述間隔件材料層。
11. 根據(jù)權(quán)利要求4所述的方法，其中，形成掩模層的步驟包括 形成包含光致抗蝕劑材料的掩模層。
12. 根據(jù)權(quán)利要求5所述的方法，還包括除去所述掩模間隔件， 以限定包含所述間隔件材料的大致L形的第二側(cè)壁間隔件。
13. —種存儲(chǔ)器件，包括存儲(chǔ)器陣列，其包括多個(gè)字線結(jié)構(gòu)，所述多個(gè)字線結(jié)構(gòu)中的每一 個(gè)均具有與其鄰近形成的第一側(cè)壁間隔件，所述第一側(cè)壁間隔件具有第一厚度；以及外圍電路，其包括至少一個(gè)晶體管，所述晶體管具有與其鄰近形 成的第二側(cè)壁間隔件，所述第二側(cè)壁間隔件具有大于所述第一厚度的 第二厚度，所述第一側(cè)壁間隔件和所述第二側(cè)壁間隔件包含來自單層 間隔件材料的材料。
14. 根據(jù)權(quán)利要求13所述的器件，其中，所述第 一厚度為約15-27 nm，所述第二厚度為約45-90 nm。
15. 根據(jù)權(quán)利要求13所述的器件，其中，所述第一側(cè)壁間隔件 和所述第二側(cè)壁間隔件包含硅氮化物、二氧化硅和硅氧氮化物中的至 少一種。
16. 根據(jù)權(quán)利要求13所述的器件，其中，所述第二側(cè)壁間隔件 具有L形的橫截面結(jié)構(gòu)。
17. 根據(jù)權(quán)利要求16所述的器件，其中，所述第一側(cè)壁間隔件 具有錐形的橫截面結(jié)構(gòu)。
18. 根據(jù)權(quán)利要求13所述的器件，其中，所述存儲(chǔ)器件是動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器件和閃速存儲(chǔ)器件中的至少一個(gè)。
19. 根據(jù)權(quán)利要求13所述的器件，還構(gòu)成在其中設(shè)置有所述存 儲(chǔ)器件的計(jì)算機(jī)。
全文摘要
本發(fā)明總體涉及在存儲(chǔ)器件上制造側(cè)壁間隔件的方法、以及包括這種側(cè)壁間隔件的存儲(chǔ)器件。在一個(gè)范例實(shí)施例中，該方法包括通過下述方式在包括存儲(chǔ)器陣列和至少一個(gè)外圍電路的存儲(chǔ)器件上形成側(cè)壁間隔件在所述存儲(chǔ)器陣列中的字線結(jié)構(gòu)鄰近形成第一側(cè)壁間隔件，該第一側(cè)壁間隔件具有第一厚度；以及在所述外圍電路中的晶體管結(jié)構(gòu)鄰近形成第二側(cè)壁間隔件，該第二側(cè)壁間隔件具有大于所述第一厚度的第二厚度，其中，所述第一側(cè)壁間隔件和所述第二側(cè)壁間隔件包含來自單層間隔件材料的材料。在一個(gè)范例實(shí)施例中，該器件包括存儲(chǔ)器陣列，其包括多個(gè)字線結(jié)構(gòu)，所述多個(gè)字線結(jié)構(gòu)中的每一個(gè)均具有形成在其鄰近的第一側(cè)壁間隔件，所述第一側(cè)壁間隔件具有第一厚度；以及外圍電路，其包括至少一個(gè)晶體管，所述晶體管具有形成在其鄰近的第二側(cè)壁間隔件，所述第二側(cè)壁間隔件具有大于所述第一厚度的第二厚度，所述第一側(cè)壁間隔件和所述第一側(cè)壁間隔件包含來自單層間隔件材料的材料。
文檔編號(hào)H01L27/108GK101248528SQ200680017416
公開日2008年8月20日 申請(qǐng)日期2006年5月5日 優(yōu)先權(quán)日2005年5月19日
發(fā)明者大衛(wèi)·K·王, 庫納爾·帕爾克, 杰吉時(shí)·特萊維蒂, 蘇瑞·馬休, 葛瑞格·彼得森, 邁克·維利特 申請(qǐng)人:美光科技公司