專利名稱：半導體集成電路裝置的制作方法
技術領域：
本發(fā)明涉及半導體集成電路裝置，具體涉及溫度周期測試中對該 半導體集成電路裝置可靠性的改進。
背景技術：
常規(guī)上，向半導體集成電路器件施加溫度周期測試，作為一種可 靠性評估測試,其中要求半導體集成電路器件在多種不同使用環(huán)境(例
如，車載串行控制LED (發(fā)光二極管)驅(qū)動器)具有高可靠性。溫度
周期測試是如下測試以預定間隔反復將半導體集成電路裝置交替地
暴露到高溫和低溫(例如，+150°0和-65°0中，測試其可靠性。
當對傳統(tǒng)半導體集成電路裝置進行上述溫度周期測試時，由元件
形成區(qū)、金屬配線層和鈍化層之間熱膨脹系數(shù)之差引起的熱應力可能
在鈍化層中產(chǎn)生裂縫(剝落)，在最差情況下甚至引起鈍化層下面的金
屬配線層一起剝落。這導致可靠性下降，并降低了成品率。顯示驅(qū)動
器和傳感器等細長形芯片特別容易受到嚴重影響。
作為對上述問題的解決方案，傳統(tǒng)上公開并提出了一種半導體集
成電路裝置，其中金屬配線層和鈍化層上形成有凹凸(狹縫)(見專利
公開1)。
作為與本發(fā)明相關的另一傳統(tǒng)技術，公開并提出了一種半導體芯
片，其中在包括識別標記的識別區(qū)與切割線之間形成有偽圖案(見本 申請的申請人提交的專利公開2)。
專利公開1 JP-A-H05-283540
專利公開2 JP-A-H05-25155
發(fā)明內(nèi)容
本發(fā)明要解決的問題
對于專利公開l的傳統(tǒng)技術而言，確實可以分散熱應力，防止鈍 化層中產(chǎn)生裂縫。但是，專利公開1的傳統(tǒng)技術的缺點在于，需要用 于在金屬配線層和鈍化層上形成凹凸的額外工藝(具體而言，用于在 緊接金屬配線層下面的層間絕緣膜上形成凹凸的工藝)，這降低了生產(chǎn) 率和成品率。
專利公開2的傳統(tǒng)技術只是旨在減少半導體芯片切割過程中的剝 落以及產(chǎn)生的識別錯誤。因此，該技術并不能幫助防止溫度周期測試 期間在鈍化層中出現(xiàn)裂縫。
本發(fā)明的目的是提供一種半導體集成電路裝置，其能夠減少由熱 應力引起的鈍化層中裂縫的出現(xiàn)。
解決問題的手段
為了實現(xiàn)上述目的，根據(jù)本發(fā)明， 一種半導體集成電路裝置包括 用于覆蓋在切割成矩形的半導體襯底上形成的元件形成區(qū)和金屬配線 層的鈍化層。這里，所述半導體集成電路裝置在其四個角落的每一個 中具有角落非配線區(qū)，在所述角落非配線區(qū)中所述鈍化層直接形成在
所述半導體襯底上(第一配置)。
根據(jù)本發(fā)明，在具有上述第一配置的半導體集成電路裝置中，所 述角落非配線區(qū)可以是由連接所述半導體集成電路裝置的角落與位于 從所述角落延伸的邊緣上的第一點的第一線、連接所述角落與位于從 所述角落延伸的另一邊緣上的第二點的第二線、以及連接所述第一點 和第二點的第三線包圍的三角形區(qū)，所述金屬配線層的任何部分都未 形成在所述三角形區(qū)內(nèi)(第二配置)。
根據(jù)本發(fā)明，在具有上述第二配置的半導體集成電路裝置中，所
述第一線和第二線的長度可以均為250)im (第三配置)。
根據(jù)本發(fā)明，在具有上述第一到第三配置之一的半導體集成電路 裝置中，所述半導體襯底的一邊的長度可以是與所述一邊垂直的另一 邊的長度的兩倍或更長(具體而言，五倍或更長)(第四配置)。
根據(jù)本發(fā)明，在具有上述第一到第四配置之一的半導體集成電路 裝置中，多個驅(qū)動器電路或傳感器電路可以形成在所述元件形成區(qū)中 (第五配置)。
根據(jù)本發(fā)明，在具有上述第一到第五配置之一的半導體集成電路 裝置中，所述金屬配線層可以是鋁配線層或銅配線層，或者是其再配 線層，所述鈍化層可以是聚酰亞胺樹脂層、氧化硅層或氮化硅層(第 六配置)。
本發(fā)明有益效果
采用本發(fā)明的半導體集成電路裝置，可以減少由熱應力引起的鈍 化層中裂縫的出現(xiàn)，從而提高溫度周期測試中半導體集成電路裝置的 可靠性。


圖1A是示出了根據(jù)本發(fā)明第一實施例的半導體集成電路裝置的 頂視圖。
圖1B是示出了根據(jù)本發(fā)明第一實施例的半導體集成電路裝置的 截面圖。
圖2A是示出了根據(jù)本發(fā)明第二實施例的半導體集成電路裝置的 頂視圖。
圖2B是示出了根據(jù)本發(fā)明第二實施例的半導體集成電路裝置的 截面圖。
圖3A、 3B和3C是示出了根據(jù)本發(fā)明第三實施例的半導體集成 電路裝置的頂視圖。
附圖標記列表
10半導體集成電路裝置
11半導體襯底
12元件形成區(qū)(雜質(zhì)擴散區(qū))
13金屬配線層
13，再配線層
14鈍化層 14，絕緣層
CC1-CC4角落非配線區(qū) a 角落 X，Y邊緣
x,y 邊緣X和Y上的點
具體實施例方式
圖1A是頂視圖，圖1B是沿圖1A中線Z-Z'的截面圖，兩圖均示 出了根據(jù)本發(fā)明第一實施例的半導體集成電路裝置。
如圖1A所示，本實施例的半導體集成電路裝置IO是沿規(guī)定切割 線切離的半導體芯片，將半導體芯片分割開來使該半導體芯片具有四 個角落以及將兩個相鄰角落連接的四個邊緣。圖1A只示出了所有角 落和邊緣中的一個角落"a"以及從角落"a"沿相互垂直方向延伸的 兩個邊緣X和Y。
如圖1B所示，在本實施例的半導體集成電路裝置10中，元件形 成區(qū)(雜質(zhì)擴散區(qū))12形成在切割成矩形的半導體襯底11上，之上 還形成有金屬配線層13，然后再形成有鈍化層14。半導體襯底ll被 切割為一邊的長度是與所述一邊垂直的另一邊的長度的兩倍或更長 (具體而言，五倍或更長)。半導體集成電路裝置IO是顯示驅(qū)動器或 傳感器裝置，因此，在其元件形成區(qū)12中形成有多個顯示驅(qū)動器電路 或傳感器電路。雖然圖中未示出，但是在本實施例的半導體集成電路 裝置10中，還形成有層間絕緣膜、元件分離區(qū)等。
半導體襯底11可以是硅襯底。鋁、銅或金等具有高導電性的金屬 優(yōu)選地作為金屬配線層13的材料。電絕緣材料聚酰亞胺樹脂可以用作 覆蓋并保護元件形成區(qū)12和金屬配線層13的鈍化層14的材料。
在本說明書中，設定金屬配線層13這一概念包括如圖2B所示的 再配線層13'。設定鈍化層14這一概念除了包括上述由聚酰亞胺樹 脂等制成的鈍化層14之外，還包括由氧化硅(例如，Si02)或氮化硅(例如，SiN)制成的絕緣層14'。
這里，如圖1A和1B所示，為了提高其在溫度周期測試中的可靠 性，半導體集成電路裝置IO在其四個角落(熱應力易于集中的區(qū)域) 的每一個中具有角落非配線區(qū)CC1，在角落非配線區(qū)CC1中鈍化層
14直接形成在半導體襯底11上。
具體而言，本實施例中的每一個角落非配線區(qū)CC1是由連接角落 "a"和位于邊緣X上的點x的第一線Ll、連接角落"a"和位于另一 邊緣Y上的點y的第二線L2、以及連接點x和y的第三線L3包圍的 三角形區(qū)(圖1A中的點劃區(qū))。在該區(qū)域內(nèi)部，未形成有金屬配線層 13的任何部分，金屬配線層13的熱膨脹系數(shù)是與鈍化層14顯著不同 的。
雖然圖1A中只示出了角落"a"，但是在其他三個角落的每一個 中均形成有上述角落非配線區(qū)。
如上所述，通過在半導體集成電路裝置10四個角落的每一個中形 成角落非配線區(qū)CC1，可以最小化鈍化層14與緊接其下的層在熱膨 脹系數(shù)上的差別。因此，可以減小施加至鈍化層14的熱應力本身，從 而減少鈍化層14中裂縫的出現(xiàn)。
然而顯而易見的是，雖然較大的角落非配線區(qū)CC1在減少裂縫方 面十分有效，但是過大的角落非配線區(qū)CC1導致過度低的元件密度。 為了防止這種情況，優(yōu)選地使角落非配線區(qū)CC1具有為適當防止鈍化 層14中裂縫而必需的最小尺寸。例如，第一和第二線Ll和L2可以 設計為大約25(Him長。應該注意，上述尺寸只是示例，可以根據(jù)鈍化 層14的材料和厚度等因素，適當調(diào)整角落非配線區(qū)CC1的尺寸。
除了上述作為實施例而具體描述的方式之外，還可以采用其他任 何方式實施本發(fā)明，并允許在其精神范圍之內(nèi)進行任何改變和修改。
例如，雖然在上述實施例中假設確定角落非配線區(qū)CC1的第一和 第二線L1和L2具有相同長度，但是本發(fā)明配置不限于此，這兩條線
可以具有不同長度。
此外，雖然在上述實施例中設定角落非配線區(qū)CC1呈三角形，但 是這并不意味著限制角落非配線區(qū)CC1的形狀，只要可以減輕熱應力
的集中，就可以采用任何形狀。例如，角落非配線區(qū)CC1可以由第一
和第二線Ll和L2以及圖3A、 3B和3C分別所示的取代第三線L3的 一系列直線、自由曲線或圓弧包圍(圖中點劃區(qū))。
工業(yè)實用性
本發(fā)明提供了在提高半導體集成電路裝置的可靠性和成品率方面 非常有用的技術，例如，可以將本發(fā)明用于集成在車載電子裝置中的 半導體集成電路裝置。
權利要求
1.一種半導體集成電路裝置，具有用于覆蓋在切割成矩形的半導體襯底上形成的元件形成區(qū)和金屬配線層的鈍化層，其中所述半導體集成電路裝置在其四個角落的每一個中具有角落非配線區(qū)，在所述角落非配線區(qū)中所述鈍化層直接形成在所述半導體襯底上。
2. 根據(jù)權利要求l所述的半導體集成電路裝置， 其中所述角落非配線區(qū)是由連接所述半導體集成電路裝置的角落與 位于從所述角落延伸的邊緣上的第一點的第一線、連接所述角落與位 于從所述角落延伸的另一邊緣上的第二點的第二線、以及連接所述第 一點和第二點的第三線包圍的三角形區(qū)，所述金屬配線層的任何部分 都未形成在所述三角形區(qū)內(nèi)。
3. 根據(jù)權利要求2所述的半導體集成電路裝置，其中所述第一線 和第二線的長度均為250pm。
4. 根據(jù)權利要求l所述的半導體集成電路裝置，其中所述半導體 襯底的一邊的長度是與所述一邊垂直的另一邊的長度的兩倍或更長。
5. 根據(jù)權利要求l所述的半導體集成電路裝置，其中多個驅(qū)動器 電路或傳感器電路形成在所述元件形成區(qū)中。
6. 根據(jù)權利要求1所述的半導體集成電路裝置，其中所述金屬配 線層是鋁配線層或銅配線層，或者是其再配線層，所述鈍化層是聚酰 亞胺樹脂層、氧化硅層或氮化硅層。
全文摘要
在半導體集成電路裝置(10)中，在切割成矩形的半導體襯底(11)上的元件形成區(qū)(12)和金屬配線層(13)被鈍化層(14)覆蓋。在該裝置的四個角落處，鈍化層(14)具有直接形成在半導體襯底(11)上的角落非配線區(qū)(CC1)。因此，可以抑制由熱應力引起的鈍化層上裂縫的產(chǎn)生。
文檔編號H01L21/822GK101194357SQ20068002091
公開日2008年6月4日 申請日期2006年6月13日 優(yōu)先權日2005年6月17日
發(fā)明者岡崎充, 梶原洋一, 清水彰, 高橋直樹 申請人:羅姆股份有限公司