專利名稱：包含金屬和粒子填充的硅片直通通路的集成電路芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子領(lǐng)域，更具體地說(shuō)(但不僅僅)涉及堆疊封裝和 導(dǎo)電硅片直通通路。
背景技術(shù)：
集成電路設(shè)計(jì)的進(jìn)展已經(jīng)導(dǎo)致更高的工作頻率、增大數(shù)目的晶 體管和物理上較小的器件。這種持續(xù)趨勢(shì)已經(jīng)產(chǎn)生日益提高的集成
電路面密度。為了進(jìn)一步提高集成電路的可能的密度，在某些情況 下可能希望通過(guò)導(dǎo)電硅A直通通路把芯片上的有源電路層電耦合到 同 一 芯片上或不同芯片上的另 一個(gè)有源電路層。典型的硅片直通通 路可以只是芯片的硅襯底部分內(nèi)的用大致均勻成份的散料(例如，銅 合金)填滿的空洞。
許多材料可能經(jīng)歷由溫度變化造成的物理膨脹或收縮。熱膨脹
系數(shù)(CTE)可以表示散料在單位溫度變化下的單位體積變化。如果第 一散料體積在給定溫度下以零應(yīng)力包圍具有與第 一散料不同的熱膨 脹系數(shù)的第二散料，那么，溫度變化可能導(dǎo)致在不同散料的界面處 產(chǎn)生非零應(yīng)力。在某些情況下，在足夠的溫度變化或者在足夠的溫 度偏離循環(huán)次數(shù)的條件下，不同散料的界面處的應(yīng)力可能超過(guò)某個(gè) 臨界應(yīng)力因而導(dǎo)致一種或另 一種或兩種散料的永久變形或錯(cuò)位。另 一方面，在任一種材料都沒(méi)有永久變形或錯(cuò)位的情況下，不同散料 界面處的增大的應(yīng)力也可能降低集成電路裝置的性能。
在正常制造周期中，包含集成電路的封裝可能經(jīng)歷各種不同的 工藝過(guò)程，某些工藝過(guò)程可能在高溫下進(jìn)行。例如，包含集成電路 的封裝可能在或許處于室溫下之后經(jīng)歷例如回流焊接過(guò)程。在回流 焊接過(guò)程中，包括集成電路和集成電路可以耦合到其上的伴隨的硅襯底的封裝內(nèi)的各種不同的元件可能接近或甚至超過(guò)回流焊接溫 度，例如，對(duì)于有代表性的無(wú)鉛焊接或許230。C,與正常儲(chǔ)存溫度(例
如，在本示例中或許25。C)對(duì)比，封裝和它的元件可能經(jīng)歷相當(dāng)大的 溫度變化，例如，根據(jù)本示例高達(dá)205。C或更高。
此外，在正常工作條件下，諸如處理器的集成電路產(chǎn)生熱量， 所述熱量可以使包括集成電路和集成電路可耦合到其上的伴隨的硅 襯底的封裝內(nèi)的各種不同的元件經(jīng)歷溫度變化。雖然在整個(gè)產(chǎn)品設(shè) 計(jì)壽命期間在正常工作條件下的溫度偏離量可能不象在制造過(guò)程中 經(jīng)歷的那樣極端，但是封裝及其包括集成電路和集成電路可耦合到 其上的伴隨的硅襯底的元件可能經(jīng)歷由正常工作造成的高次數(shù)的溫 度偏離。
與硅形成對(duì)照，銅具有大約16.5ppmTC(百萬(wàn)分率/。C)的線性體 CTE，硅具有大約16ppmTC的舉性體CTE。因而，單位體積銅的膨 脹大大地超過(guò)單位體積,的硅的應(yīng)脹。因?yàn)榈湫偷墓杵蓖ㄍ房梢?只是集成電路芯片的硅襯底部分上用銅合金填滿的空洞并且各種材 料的CTE有幾乎一個(gè)數(shù)量級(jí)的不同，所以，當(dāng)封裝經(jīng)歷溫度偏離時(shí)， 可能在銅硅界面處？ 1起機(jī)械應(yīng)力。
例如，圖l(a)表示一組現(xiàn)有技術(shù)硅片直通通路，示出具有集成電 路100的硅襯底的一部分?，F(xiàn)有技術(shù)硅片直通通路112可以通過(guò)導(dǎo) 電籽晶層114電耦合到金屬焊盤108。在導(dǎo)電籽晶層114和硅襯底芯 片102的一部分之間可以是鈍化或電絕緣層116。金屬焊盤108和硅 襯底芯片102的一部分可以由層間介質(zhì)(ILD)材料104隔離。在各金 屬焊盤108之間耦合到硅襯底芯片102的一部分的ILD層104可以 在鈍化材料層110或保護(hù)層106的下面。圖l(b)和圖l(c)分別表示遭 受誘發(fā)的應(yīng)力、分層120的機(jī)械故障和芯片裂紋118的現(xiàn)有技術(shù)硅 片直通通路。現(xiàn)有技術(shù)硅片直通通路的體CTE可基本上類似于連續(xù) 金屬相的體CTE而顯著地不同于硅的體CTE，在溫度偏離的條件下 導(dǎo)致相當(dāng)大的主應(yīng)力。顯著的主應(yīng)力隨后可能導(dǎo)致集成電路的機(jī)械
故障，諸如分層120或芯片裂紋118。此外，在沒(méi)有導(dǎo)致分層120或 芯片裂紋118的情況下，顯著的主應(yīng)力可能導(dǎo)致集成電路內(nèi)性能下 降。
對(duì)于給定的溫度偏離，為了把由CTE不匹配引起的機(jī)械應(yīng)力維持在 任一種散料的臨界應(yīng)力以下，可以減小通孔尺寸，可以增大相鄰?fù)?孔之間的間隔，或者可以把通孔定位在遠(yuǎn)離有源電路的位置。與在 其它情況下可以實(shí)現(xiàn)的相比，這些解決方案選擇中的每一個(gè)都可能 導(dǎo)致比以其它方式實(shí)現(xiàn)的方案更大的芯片尺寸，更低的電路密度， 或者增加每一個(gè)芯片的成本。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，才是供了一種半導(dǎo)體封裝，包括 集成電路；
形成耦合到所述集成電路的導(dǎo)電通孔通路的材料；
在所述通路的所述材料內(nèi)形成連續(xù)相的基質(zhì)；以及
在所述通路的所述材料內(nèi)形成務(wù)散相的嵌入所述基質(zhì)內(nèi)的粒子。
根據(jù)本發(fā)明的第二方面，^:供了一種方法，包括 從芯片中除去材料；
在所述芯片中形成不同于所述芯片的材料的導(dǎo)電通路，所述材 料是形成連續(xù)相的基質(zhì)和形成分散相的嵌入粒子的復(fù)合材料。 根據(jù)本發(fā)明的第三方面，提供了一種系統(tǒng)，包括 具有集成電路的半導(dǎo)體封裝，所述集成電路包括 導(dǎo)電通孔通^S
在所述通路內(nèi)形成連續(xù)相的基質(zhì)；
嵌入所述基質(zhì)中并在所述基質(zhì)內(nèi)形成分散相的粒子，具有低于
所述基質(zhì)的熱膨脹系數(shù)；以及
耦合到所述半導(dǎo)體封裝的海量存儲(chǔ)設(shè)備。


圖1圖解說(shuō)明由單相散料制成的現(xiàn)有技術(shù)硅片直通通路(圖
l(a)),導(dǎo)致分層(圖l(b))和芯片裂紋(圖l(c))。
圖2圖解說(shuō)明包括電子封裝組件的系統(tǒng)的一個(gè)實(shí)施例，所述電 子封裝組件的粒子充滿的硅片直通通路具有減小的熱膨脹。
圖3圖解說(shuō)明對(duì)于給定的硅片直通通路陣列，歸一化材料應(yīng)力 變化對(duì)于歸 一化熱膨脹系數(shù)的曲線圖。
圖4圖解說(shuō)明對(duì)于用純銅填滿的通孔和用具有純銅的25%的CTE 的散料填滿的通孔的陣列間距，歸 一化材料應(yīng)力變化的曲線圖。
圖5圖解說(shuō)明對(duì)于兩種不同填料的嵌入粒子的體積分率，CTE 的變化和電阻率的變化。
圖6圖解說(shuō)明由散料制成導(dǎo)電硅片直通通路的實(shí)施例，所述散 料由形成連續(xù)相的基質(zhì)金屬和形成M相的嵌入粒子構(gòu)成。
圖7圖解說(shuō)明在操作之前硅芯片的一部分。
圖8圖解說(shuō)明圖7的具有幾個(gè)除去硅襯底的區(qū)域的硅芯片的一 部分。
圖9圖解說(shuō)明圖8的硅芯片的一部分，具有淀積在硅襯底的表 面和金屬焊盤的下側(cè)的第 一材料層。
圖10圖解說(shuō)明在通過(guò)部分去除淀積的第一材料層來(lái)暴露金屬焊 盤之后圖9的硅芯片的一部分。
圖11圖解說(shuō)明圖10的珪芯片的一部分，具有淀積在暴露的金 屬焊盤上的第二材料層和第一材料層。
圖12圖解說(shuō)明圖11的硅芯片的具有涂覆的光刻膠的部分。
圖13圖解說(shuō)明圖12的^ 圭芯片的浸入具有分散粒子的電解槽中 的部分。
圖14圖解說(shuō)明圖13的硅芯片的真有用分散粒子部分地淀積的 硅片直通通路。
圖15圖解說(shuō)明p 14的硅芯片的具有用分散粒子完全淀積的硅
片直通通路。
圖16圖解說(shuō)明圖15的硅芯片的一部分，其中已經(jīng)拆去電解槽。 圖17圖解說(shuō)明圖16的硅芯片的一部分，其中已經(jīng)除去光刻膠。 圖18圖解說(shuō)明圖17的,圭芯片的一部分，其中已經(jīng)除去各硅片 直通通路之間區(qū)域中的第一和第二材料層。
圖19圖解說(shuō)明降低CTE的硅片直通通路的制造方法。 圖20圖解說(shuō)明用來(lái)形成復(fù)合材料通路的可能的材料的表。
具體實(shí)施例方式
本文公開(kāi)了用于提供具有期望的體熱膨脹系數(shù)的硅片直通通路 的方法、設(shè)備和系統(tǒng)。在以下的詳細(xì)說(shuō)明中參照附圖進(jìn)行，所述附 圖構(gòu)成本發(fā)明的一部分，在所有附圖中相同的附圖標(biāo)記表示相同的 部分，并且其中以舉例說(shuō)明的方式示出可以實(shí)施的具體的實(shí)施例。 可以理解，可以在不脫離本文提供的權(quán)利要求書的范圍的前提下利 用其它的實(shí)施例以及進(jìn)行結(jié)構(gòu)或邏輯的改變。還應(yīng)當(dāng)指出，方向和 基準(zhǔn)點(diǎn)(例如，向上、向下、頂部、底部'、主面、背面等)可用來(lái)方便 討論附圖而不是用來(lái)限制所提供的權(quán)利要求書的應(yīng)用寬度。因此， 將在非限制的意義上進(jìn)行以下的詳細(xì)說(shuō)明，而可能的實(shí)施例的范圍 僅僅由所附的權(quán)利要求和它們的等同-內(nèi)容限定。
參照?qǐng)D2，圖中圖解說(shuō)明所提供的實(shí)施例可用于其中的許多可能 的系統(tǒng)之一。集成電路封裝200可以包含硅芯片的一部分，類似于 分別在圖6-圖18中描繪的硅芯片600、 700、 800、 900、 1000、 1100、 1200、 1300、 1400的一部分。在一個(gè)實(shí)施例中，集成電路封 裝200可以包括微處理器。在一個(gè)替代的實(shí)施例中，集成電路封裝200 可以包括專用IC(ASIC)。在另外的實(shí)施例中，也可以封裝存在于芯 片集(例如，圖形、聲音和控制芯片集)或存儲(chǔ)器中的集成電路。
對(duì)于圖2描繪的實(shí)施例，系統(tǒng)90承可以包括通過(guò)總線210彼此 耦合的主存儲(chǔ)器202、圖形處理器204、海量存儲(chǔ)器206和輸入/輸出
模塊208,如圖所示。存儲(chǔ)器202的示例包括但不限于靜態(tài)隨機(jī)存取 存儲(chǔ)器(SRAM)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。海量存儲(chǔ)器206的 示例包括但不限于硬盤驅(qū)動(dòng)器、閃存驅(qū)動(dòng)器、光盤驅(qū)動(dòng)器(CD)、數(shù) 字多功能光盤驅(qū)動(dòng)器(DVD)等等。輸入/輸出模塊208的示例包括但 不限于鍵盤、光標(biāo)控制裝置、顯示器、網(wǎng)絡(luò)接口等?？偩€210的示 例包括但不限于外圍控制接口(PCI)總,和工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)(ISA)總 線等等。在各種不同的實(shí)施例中，系統(tǒng)90可以是無(wú)線移動(dòng)電話、個(gè) 人數(shù)字助理、袖珍PC、平板輸入PC、筆記本PC、臺(tái)式計(jì)算機(jī)、機(jī) 頂盒、音頻/視頻控制器、DVD播放器、網(wǎng)絡(luò)路由器、網(wǎng)絡(luò)轉(zhuǎn)換設(shè)備 或服務(wù)器。
圖3圖解說(shuō)明來(lái)自有限元模擬的結(jié)果的曲線圖，所述有限元模 擬是針對(duì)具有用來(lái)填充具有500微米間距的通孔陣列中20微米通孔 的材料的歸一化體CTE(基準(zhǔn)CTE是銅的CTE)的第一主應(yīng)力的模 擬。0.16的歸一化CTE代表石圭。圖3的數(shù)據(jù)表明，當(dāng)通路材料的體 CTE接近硅的體CTE時(shí)，第一主應(yīng)力可以減小。
圖4圖解說(shuō)明進(jìn)一步的有限元模擬的曲線圖，示出對(duì)于20微米 純銅通路和由具有銅的25%CTE的材料制成的20微米通路，第一主 應(yīng)力隨通孔間距的變化。圖4的數(shù)據(jù)表明，如果具有小CTE的散料 形成通路，那么，在小間距的條件下第一主應(yīng)力可以顯著減小。此 外，與大間距條件下傳統(tǒng)的CTfE通路相比，小CTE通路在較小間距
的條件下可以產(chǎn)生較低的第 一主應(yīng)力。
填充粒子的分散相可以改變硅片直通通路的一個(gè)或多個(gè)散料特 性。例如，形成連續(xù)相的金屬基質(zhì)和形成分散相的嵌入球形填料的 復(fù)合材料的結(jié)果電阻率可以用以下表達(dá)式來(lái)逼近
<formula>formula see original document page 10</formula> 其中ke。mp。site代表結(jié)果體電阻率，k，代表球形填料的體電阻率， k2代表基質(zhì)金屬的體電阻率，而p代表球形填料對(duì)塊復(fù)合材料體積 的體積分率。
此外，形成連續(xù)相的金屬基質(zhì)和形成分散相的嵌入球形填料的
復(fù)合材料的結(jié)果CTE可以用以下表達(dá)式來(lái)近似 CTE隱p。s^p.CTE,+(l-p) CTE2,其中CTEc。m—te代表結(jié)果體CTE,CTE, 代表球形填料的體CTE， CTE2代表基質(zhì)金屬的體CTE，而p仍代表 球形填料對(duì)塊復(fù)合材料體積的體積分率。
圖5圖解說(shuō)明一個(gè)曲線圖，該曲線圖表明，增大具有小于基質(zhì) 金屬的CTE的球形填料的體積分率可以單調(diào)地減小基質(zhì)金屬和嵌入 球形填料的合成復(fù)合材料的體CTE。此外，圖5圖解說(shuō)明，增大具
有大于基質(zhì)金屬的電阻率的3泉形填料的體積分率可以單調(diào)地增大基 質(zhì)金屬和嵌入球形填料的合成復(fù)合材料的體電阻率。再者，圖5的 數(shù)據(jù)暗示，對(duì)填料的選擇可以包含減小CTE與增大電阻率的折衷。 但是，填料粒子體積分率可以在大于80%的范圍內(nèi)。
雖然為簡(jiǎn)化計(jì)算而建立了球形粒子的模型，但是，付之實(shí)施的 球形粒子可以具有任意的形狀。此外，包括分散相的填料粒子可以 是以下各項(xiàng)中的任何一個(gè)或它們的組合二氧化硅、氧化鋁、氮化 硼、鴒、殷鋼、超級(jí)殷鋼、科瓦鐵基鎳鈷合金或具有小于通孔穿過(guò) 其中的周圍塊芯片材料(例如，硅)的CTE的其它材料。再者，由鐵 磁材料(例如，殷鋼、超級(jí)殷鋼和科瓦鐵基鎳鈷合金)制成的填料粒子 可以用于》茲加速電鍍過(guò)程。
實(shí)施例可以把多種金屬中的一種用作基質(zhì)。示范性基質(zhì)材料包 括銅(Cu)、金(Au)、鋁(A1)、鎢(W)、銀(Ag)以及共晶焊料和非共晶 焊料。示范性共晶焊料包括錫鉛(Pb/Sn)和金錫(Au/Sn)焊料。
圖6圖解說(shuō)明具有集成電路600的芯片的一部分的一個(gè)實(shí)施例。 在一個(gè)實(shí)施例中，硅片直通通^各612可以通過(guò)導(dǎo)電籽晶層614電耦 合到金屬焊盤608。在另一個(gè)的實(shí)施例中，硅片直通通路612可以是 復(fù)合材料，其中通路612的體CTE小于基質(zhì)金屬的體CTE。在又一 個(gè)其它實(shí)施例中，減小CTE的硅片直通通路612可以包括形成連續(xù) 相的基質(zhì)金屬和具有小于基質(zhì)金屬的CTE的嵌入粒子，嵌入粒子形
成分散相，并且減小CTE的硅片直通通路612的體CTE小于基質(zhì)金 屬的體CTE。在導(dǎo)電籽晶層614和硅襯底芯片602的一部分之間可 以是鈍化或電絕緣層616。金屬焊盤608和硅襯底芯片602的一部分 可以由層間介質(zhì)(ILD)材料604隔離。在各金屬焊盤608之間耦合到 硅襯底芯片602的一部分的ILD層604可以在鈍化材料層610或保 護(hù)層606的下面。
圖7-圖18圖解說(shuō)明經(jīng)歷制造通孔的方法的制品，所述通孔穿過(guò) 包含集成電路的芯片。
圖7圖解說(shuō)明制造方法可以用于其上的村底700。金屬焊盤608 和芯片602的一部分可以由層間介質(zhì)(ILD)材料604隔離。在一個(gè)實(shí) 施例中，芯片602可以是硅。在又一個(gè)實(shí)施例中，在M屬焊盤608 之間耦合到硅襯底芯片602的一部分的ILD層604可以在鈍化材料 層610或保護(hù)層606的下面。
圖8圖解說(shuō)明圖7的襯底，其中具有集成電路的芯片的一部分800 在靠近金屬焊盤608的附近區(qū)域中的材料被除去。在一個(gè)實(shí)施例中， 芯片602可以是硅?？梢酝ㄟ^(guò)光刻，后跟干法或濕法蝕刻過(guò)程來(lái)去 除芯片材料。作為另一方案，所述去除過(guò)程可以借助于顯微機(jī)械加 工技術(shù)。在一個(gè)實(shí)施例中，顯微機(jī)械加工^支術(shù)可以是噴射處理、鉆 孔或其它顯微機(jī)械加工技術(shù)或它們的組合。接著，可以類似地除去 靠近金屬焊盤的附近區(qū)域中的ILD 504的一部分。與圖7中的情況 一樣，金屬焊盤608和硅襯底芯片602的一部分可以由層間介質(zhì)(ILD) 材料604隔離。金屬焊盤608之間耦合到硅襯底芯片602的一部分 的ILD層604可以在鈍化材料層610或保護(hù)層606的下面。
圖9圖解說(shuō)明圖8的在制造期間的襯底，示出具有集成電路900 的芯片的一部分。圖9中，可以在芯片602的表面上淀積材料層616。 在一個(gè)實(shí)施例中，芯片602可以是硅。材料層616可以是鈍化層。 作為另一方案，材料層616可以是電絕緣材料。與以前各圖中的情 況一樣，金屬焊盤608和硅襯底芯片602的一部分可以由層間介質(zhì)
(ILD)材料604隔離。在各金屬焊盤608之間耦合到芯片602的一部
圖10圖解說(shuō)明圖9的經(jīng)歷制造的襯底，示出具有集成電路1000 的芯片的一部分。圖10中，可以除去貼近金屬焊盤608的材料層616， 二次暴露以前暴露的金屬焊盤608。與以前的各圖中的情況一樣，芯 片602可以是硅并且金屬焊盤608和芯片602的一部分可以由層間 介質(zhì)(ILD)材料604隔離。在各金屬焊盤608之間耦合到硅襯底芯片 602的一部分的ILD層604可以在鈍化材料層610或保護(hù)層606的 下面。
圖11圖解說(shuō)明圖10的具有集成電路1100的襯底的一部分，其 中，在以前淀積的材料層616的表面上淀積第二材料層614。第二材 料層614可以是阻擋層。作為另一方案，材料層614可以是籽晶層， 用以方便隨后的電鍍過(guò)程。與以前的各圖中的情況一樣，金屬焊盤608 和硅襯底芯片602的一部分可以由層間介質(zhì)(ILD)材料604隔離。在 各金屬焊盤608之間耦合到珪襯底芯片602的一部分的ILD層604 可以在鈍化材料層610或保護(hù)層606的下面。
圖12圖解說(shuō)明圖11的襯底，所述襯底具有集成電路1200和淀 積在以前淀積的材料層614的表面上的光刻膠圖案。與以前的各圖 中的情況一樣，材料層616可以覆蓋在硅襯底芯片502上面并且在 第二材料層614的下面。金屬焊盤608和硅襯底芯片602的一部分 可以由層間介質(zhì)(ILD)材料604隔離。在各金屬焊盤608之間耦合到 硅襯底芯片602的一部分的ILD層604可以在鈍化材料層610或保 護(hù)層606的下面。
圖13圖解說(shuō)明圖，12詐襯底，示出具有集成電路的浸入電鍍槽 1300中的芯片的一部分。在圖13中，電鍍槽1302可以包含具有相 對(duì)于淀積的基質(zhì)金屬的減小的CTE的溶液或懸浮粒子1304。與以前 的各圖中的情況一樣，材料層616可以覆蓋在硅襯底芯片602上面 并且在第二材料層614的下面。金屬焊盤608硅襯底芯片602的一部分可以由層間介質(zhì)(ILD)材料604隔離。在各金屬焊盤608之間耦 合到硅襯底芯片602的一部分的ILD層604可以在鈍化材料層610 或保護(hù)層606的下面，并且還可以存在光刻膠圖案1202。
圖14圖解說(shuō)明圖13的具有集成電路的浸入電鍍槽1400中的襯 底。在圖14中，可以在以前在芯片602中產(chǎn)生的空洞內(nèi)淀積通孔的 一部分1402。在一個(gè)實(shí)施例中，通孔1402穿過(guò)硅。在一個(gè)實(shí)施例中， 芯片602可以是硅。電鍍槽1302可以包含具有相對(duì)于淀積的基質(zhì)金 屬的減小的CTE的溶液或懸浮粒子1304。在電鍍過(guò)程中，填料粒子 1304可以被共淀積在減小CTE的硅片直通通路1402的一部分中。 此外，為了協(xié)助填料粒子1304的共淀積，可以施加驅(qū)動(dòng)勢(shì)。驅(qū)動(dòng)力 可以是重力，或者被用來(lái)作用在電鍍槽1302或填料粒子1304上的 某些其它驅(qū)動(dòng)勢(shì)。與以前的各圖中的情況一樣，材料層616可以覆 蓋在硅村底芯片602上面并且在第二材屏層614的下面。金屬焊盤608 和硅襯底芯片602的一部分可以由層間介質(zhì)(ILD)材料604隔離。在 各金屬焊盤608之間耦合到碌對(duì)底芯片602的ILD層604可以在鈍 化材料層610或保護(hù)層606的下^，并且還可以存在光刻膠圖案 1202。
圖15圖解說(shuō)明圖16的具有集成電路的浸入電鍍槽1500中的襯 底。在圖14中，可以完全淀積減小的通路612，所述通路是復(fù)合材 料，所述復(fù)合材料包括金屬基質(zhì)和嵌入填料粒子，所述金屬基質(zhì)具 有比芯片602大的CTE，所述金屬基質(zhì)形成連續(xù)相，所述嵌入填料 粒子具有小于金屬基質(zhì)的CTE的CTE，所述填料粒子形成分散相， 所述復(fù)合材料呈現(xiàn)小于基質(zhì)金屬的體CTE。在一個(gè)實(shí)施例中，芯片 602基本上是硅。與以前的各圖中的情況一樣，電鍍槽1302可以包 含具有相對(duì)于淀積的基質(zhì)金屬的減小的CTE的溶液或懸浮粒子。在 電鍍過(guò)程中，可以在減小CTE.的硅片直通通路1402的一部分中共 淀積填料粒子1304。此外，為t協(xié)助填料粒子1304的共淀積，可以 施加驅(qū)動(dòng)勢(shì)。驅(qū)動(dòng)力可以是重力，或被用來(lái)作用在電鍍槽1302或填
料粒子1304上的某種其它驅(qū)動(dòng)勢(shì)。與以前的各圖中的情況一樣，材
料層616可以覆蓋在硅襯底芯片602上面并且在第二材料層614的 下面。金屬焊盤608和硅襯底芯片602的一部分可以由層間介質(zhì)(ILD) 材料604隔離。在各金屬焊盤608之間耦合到硅襯底芯片602的一 部分的ILD層604可以在鈍4匕材料層610或保護(hù)層606的下面，并 且還可以存在光刻膠圖案1202。
圖16圖解說(shuō)明在拆去電鍍槽的情況下圖15的襯底，具有集成 電路1600的芯片的一部分。與以前的各圖中的情況一樣，芯片602 可以是硅，材料層616可以覆蓋在硅襯底芯片602上面并且在第二 材料層614的下面。金屬焊盤608和硅襯底芯片602的一部分可以 由層間介質(zhì)(ILD)材料604隔離。在各金屬焊盤608之間耦合到硅襯 底芯片602的一部分的ILD層604可以在鈍化材料層610或保護(hù)層 606的下面，并且還可以存在光刻膠圖案1202。
圖17圖解說(shuō)明圖16的襯底，示出具有集成電路的芯片的一部 分，除去光刻膠圖案。與以前的各圖中的情況一樣，材料層616可 以覆蓋在硅襯底芯片602上面并且在第二材料層614的下面。金屬 焊盤608和硅襯底芯片602的一部分可以由層間介質(zhì)(ILD)材料604 隔離。在各金屬焊盤608之間耦合到硅村底芯片602的一部分的ILD 層604可以在鈍化材料層610或保護(hù)層606的下面。
圖18圖解說(shuō)明圖17的襯底，示出具有集成電路的芯片1800的 一部分以及在新淀積的通孔612當(dāng)中蝕刻的第一材料層614和第二 材料層616,暴露芯片602的一部分。芯片602可以是硅。與以前的 各圖中的情況一樣，材料層616可以覆蓋在硅村底芯片602上面并 且在第二材料層614的下面。金屬焊盤608和硅襯底芯片602的一 部分可以由層間介質(zhì)(ILD)材料604隔離,。在各金屬焊盤608之間耦 合到硅襯底芯片602的一部分的ILD層604可以在鈍化材料層610 或保護(hù)層606的下面。
圖19圖解說(shuō)明形成包括基質(zhì)和分散填料粒子的通孔通路的方
法。在圖19中說(shuō)明的方法中，可以從具有主面和背面的硅襯底晶片
的背面除去材料(1902)。可以暴露集成在硅襯底晶片的主面上的金屬 焊盤(1904)。可以在暴露的金屬焊盤上和硅襯底晶片內(nèi)通過(guò)材料去除 建立的空洞的內(nèi)表面淀積第 一材料層(1906)?？梢晕g刻所述材料層以 便暴露金屬焊盤的區(qū)域(1908)?？梢栽诮饘俸副P的暴露區(qū)域和以前淀 積的材料上淀積導(dǎo)電材料層(1910)?？梢栽谒鰧?dǎo)電材料層上淀積光 刻膠圖案(1912)。電鍍技術(shù)可以用來(lái)淀積由二相散料(連續(xù)相是基質(zhì) 金屬而分散相是嵌入填料粒子)制成的導(dǎo)電硅片直通通路(1914)?？?以除去光刻膠圖案(l916)并且可以蝕刻淀積在硅襯底晶片背面上的兩 個(gè)材料層(1918)。
圖20圖解說(shuō)明材料的部分清單和若干相關(guān)聯(lián)的材料特性，它們 可以用于復(fù)合材料通路的實(shí)施例。
雖然為了描述最佳實(shí)施例的目的，本文已經(jīng)圖解說(shuō)明和描述了 具體的實(shí)施例，但是，本領(lǐng)域的技術(shù)人員可以理解，適合于實(shí)現(xiàn)同 一目的的許多代替和/或等效的實(shí)現(xiàn)方案可在不脫離預(yù)期的范圍的前 提下替換所示出和描述的具體實(shí)施例。例如，可以存在替代實(shí)施例， 其中，把填料粒子裝入芯片內(nèi)，開(kāi)口通孔中，通過(guò)裝入的粒子，化學(xué) 氣相淀積(CVD)或物理氣相淀積(PVD.)過(guò)程(例如，濺散、蒸鍍、噴氣、 氣相淀積)可以用來(lái)填滿未填充的通孔中的任何體積?？梢源嬖谟忠?個(gè)實(shí)施例，其中包含填料粒子的焊球可以回流到芯片內(nèi)的開(kāi)口通孔 中。再一個(gè)實(shí)施例可以在真空條件下使包含填料粒子的焊球回流， 以避免在已完工的通孔內(nèi)空氣填滿空洞。因而，本領(lǐng)域的技術(shù)人員 將容易理解，可以利用非常多的實(shí)施例來(lái)完成實(shí)現(xiàn)方案。本申請(qǐng)是 用來(lái)覆蓋對(duì)這里討論的實(shí)施例的任何修改或改變。因此，顯然，我 們的意圖是，只由權(quán)利要求和它的等同內(nèi)容來(lái)限定可能的實(shí)施例的 范圍。
權(quán)利要求
1.一種半導(dǎo)體封裝，包括集成電路；形成耦合到所述集成電路的導(dǎo)電通孔通路的材料；在所述通路的所述材料內(nèi)形成連續(xù)相的基質(zhì)；以及在所述通路的所述材料內(nèi)形成分散相的嵌入所述基質(zhì)內(nèi)的粒子。
2. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中，形成所述通路的所述材料的散料特性不同于所述基質(zhì)。
3. 如權(quán)利要求2所述的半導(dǎo)體封裝，其中，所述材料特性是熱膨脹系數(shù)。
4. 如權(quán)利要求2所述的半導(dǎo)體封裝，其中，所述材料特性是電阻率。
5. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中，形成所述通路的所述材料具有比所述基質(zhì)低的熱膨脹系數(shù)。
6. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述基質(zhì)包括從由 以下各項(xiàng)構(gòu)成的組中選定的一項(xiàng)銅(Cu)、金(Au)、鋁(A1)、鴒(W)、 銀(Ag)、共晶焊料和非共晶焊料。
7. 如權(quán)利要求6所述的半導(dǎo)體封裝，其中，所述共晶焊料包括 由以下各項(xiàng)構(gòu)成的組中的一項(xiàng)錫鉛(Pb/Sn)坪料和金錫(Au/Sn)焊料。
8. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中所述填料粒子包括從 由以下各項(xiàng)構(gòu)成的組中選定的一項(xiàng)二氧化硅、氧化鋁、氮化硼、 鴒、殷鋼、超級(jí)殷鋼和科瓦鐵基鎳鈷合金。
9. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述填料粒子包括鐵磁材料。
10. —種方法，包括 從芯片中除去材料；在所述芯片中形成不同于所述芯片的材料的導(dǎo)電通路，所述材 料是形成連續(xù)相的基質(zhì)和形成分散相的嵌入粒子的復(fù)合材料。
11. 如權(quán)利要求10所述的方法，其中，在所述芯片中形成導(dǎo)電通路還包括由以下各項(xiàng)構(gòu)成的組中的一項(xiàng)電鍍、化學(xué)氣相淀積 (CVD)、物理氣相淀積(PVD)、濺射、蒸發(fā)、噴射氣相淀積和包含填 料粒子的回流焊接。
12. 如權(quán)利要求11所述的方法，其中，電鍍還包括對(duì)于嵌入粒 子的第 一濃度提供驅(qū)動(dòng)勢(shì)，以產(chǎn)生所述通孔通路的所述材料中嵌入 粒子的第二濃度。
13. 如權(quán)利要求12所述的方法，其中，所述嵌入粒子第二濃度 大于所述嵌入粒子第一濃度。
14. 如權(quán)利要求12所述的方法，其中，所述驅(qū)動(dòng)勢(shì)包括由重力 和磁場(chǎng)構(gòu)成的組中的 一項(xiàng)。
15. 如權(quán)利要求10所述的方法，其中，所述通路的所述散料具 有與所述基質(zhì)金屬不同的材料特性。
16. 如權(quán)利要求15所述的方法，其中，所述材料特性是熱膨脹 系數(shù)，所述通路的所述材料具有比所述基質(zhì)低的熱膨脹系數(shù)。
17. 如權(quán)利要求10所述的方法，其中，所述基質(zhì)包括從由以下 各項(xiàng)構(gòu)成的組中選定的一項(xiàng)銅(Cu)、金(Au)、鋁(A1)、鎢(W)、銀(Ag)、共晶焊料和非共晶焊料。
18. 如權(quán)利要求17所述的方法，其中，所述共晶焊料包括由錫 鉛(Pb/Sn)焊料和金錫(Au/Sn)焊料構(gòu)成的組中的一項(xiàng)。
19. 如權(quán)利要求10所述的方法，其中，所述填料粒子包括從由 以下各項(xiàng)構(gòu)成的組中選定的一項(xiàng)二氧化硅、氧化鋁、氮化硼、鎢、 殷鋼、超級(jí)殷鋼和科瓦鐵基鎳鈷合金。
20. 如權(quán)利要求10所述的方法，其中，所述填料粒子包括鐵磁材料。
21. —種系統(tǒng)，包括具有集成電路的半導(dǎo)體封裝，所述集成電路包括導(dǎo)電通孔通路；在所述通路內(nèi)形成連續(xù)相的基質(zhì)；嵌入所述基質(zhì)中并在所迷基質(zhì)內(nèi)形成分散相的粒子，具有低于 所述基質(zhì)的熱膨脹系數(shù)；以及耦合到所述半導(dǎo)體封裝的海量存儲(chǔ)設(shè)備。
22.如權(quán)利要求21所述的系統(tǒng)，還包括 耦合到所述集成電路的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器；以及 耦合到所述集成電路的輸入/輸出接口 。
23，如權(quán)利要求22所述的系統(tǒng)，其中，所述輸入/輸出接口包4舌 聯(lián)網(wǎng)接口。
24. 如權(quán)利要求21所述的系統(tǒng)，其中，所述集成電路是處理器。
25. 如權(quán)利要求24所述的系統(tǒng)，其中，所述系統(tǒng)是從包括以下 各項(xiàng)的組中選定的一項(xiàng)機(jī)頂盒、媒體中心個(gè)人計(jì)算機(jī)和數(shù)字多功能光盤播放器。
全文摘要
本發(fā)明公開(kāi)了利用復(fù)合材料導(dǎo)電通孔通路的方法、設(shè)備和系統(tǒng)，復(fù)合材料具有形成連續(xù)相的基質(zhì)和嵌入粒子，嵌入粒子具有與基質(zhì)不同的材料特性，形成分散相，導(dǎo)致復(fù)合材料具有與基質(zhì)不同的材料特性。
文檔編號(hào)H01L23/48GK101208798SQ200680022867
公開(kāi)日2008年6月25日 申請(qǐng)日期2006年6月29日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者D·納特卡, L·阿拉納, M·紐曼 申請(qǐng)人:英特爾公司