專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。
技術(shù)背景應(yīng)晶體管。在已知的示例中，通過施加到柵電極的電壓來控制異質(zhì)界面處的勢壘(barrier)厚度，并且當(dāng)元件導(dǎo)通時，通過隧道 電流(tunneling current;K吏載；危子(carrier)能夠通過。這種利用異 質(zhì)界面的場效應(yīng)晶體管沒有例如MOSFET中的溝道區(qū)域 (channel region),但是具有較少受高溝道電阻影響的裝置結(jié)構(gòu)。 因此，提供了一種具有高擊穿電壓和低導(dǎo)通電阻(on-resistance) 的功率半導(dǎo)體開關(guān)。發(fā)明內(nèi)容在已知技術(shù)中，由于如下結(jié)構(gòu)與漏電極形成歐姆接觸的 碳化硅(SiC)和連接至源電極的多晶硅(poly-Si)形成異質(zhì)結(jié)，并 且柵電極隔著柵極絕緣膜與異質(zhì)結(jié)的一部分相鄰，因而當(dāng)元件 導(dǎo)通時，電流沿著柵極絕緣膜和多晶珪之間的界面以及柵極絕 緣膜和碳化硅(SiC)之間的界面流動。由于延伸幾微米的溝道區(qū) 域不存在的結(jié)構(gòu)，因而界面遷移率的影響比MOSFET中的小。然而，界面遷移率越高越有利。因此，可以想象通過在N;zO等環(huán)境中進(jìn)行高溫?zé)崽幚韥斫档徒缑鎽B(tài)。此外，存在如下情況 為了通過控制成為電流通路的poly-Si的晶粒(grain)尺寸來進(jìn)一 步減小導(dǎo)通電阻，對poly-Si層進(jìn)行高溫?zé)崽幚?。然而，存在這 樣的顧慮，即，這種高溫?zé)崽幚砜赡軐Q定元件的截止特性的異質(zhì)界面有不利的影響。具體地，存在可能降低反向擊穿電壓 的顧慮。考慮到上述問題完成了本發(fā)明。本發(fā)明的目的在于提供一 種具有低導(dǎo)通電阻和顯著改善的反向特性的半導(dǎo)體裝置及其制 造方法。所提供的半導(dǎo)體裝置包括具有與第一導(dǎo)電類型的半導(dǎo)體 基體(semiconductor base)的帶隙不同的帶隙的異質(zhì)半導(dǎo)體區(qū) 域；隔著柵極絕緣膜與所述異質(zhì)半導(dǎo)體區(qū)域和所述半導(dǎo)體基體 之間的接合部(junction)的 一部分相鄰形成的柵電極；連接至所 述異質(zhì)半導(dǎo)體區(qū)域的源電極；以及與所述半導(dǎo)體基體歐姆接觸 的漏電極。所述異質(zhì)半導(dǎo)體區(qū)域包括第一和第二異質(zhì)半導(dǎo)體區(qū) 域。在形成所述柵極絕緣膜之前形成所述第 一異質(zhì)半導(dǎo)體區(qū)域， 在形成所述柵極絕緣膜之后形成所述第二異質(zhì)半導(dǎo)體區(qū)域。
圖l示出了作為根據(jù)本發(fā)明第一實施例的半導(dǎo)體裝置的場 效應(yīng)晶體管的橫截面裝置結(jié)構(gòu)；圖2A ~ 21是示出圖1所示的根據(jù)本發(fā)明第 一 實施例的場效 應(yīng)晶體管的制造方法的橫截面圖；圖3示出了作為本發(fā)明第二實施例的場效應(yīng)晶體管的橫截 面裝置結(jié)構(gòu)；圖4是示出圖3所示的根據(jù)本發(fā)明第二實施例的場效應(yīng)晶體 管的制造方法的橫截面圖；圖5示出了沿著圖7的V-V'線所截取的作為本發(fā)明第三實施 例的場效應(yīng)晶體管的橫截面裝置結(jié)構(gòu)；圖6示出了沿著圖7的VI-VI'線所截取的作為本發(fā)明第三實 施例的場效應(yīng)晶體管的橫截面裝置結(jié)構(gòu)；圖7示出了作為本發(fā)明第三實施例的場效應(yīng)晶體管的平面布局；圖8示出了作為本發(fā)明第四實施例的場效應(yīng)晶體管的橫截 面裝置結(jié)構(gòu)；以及圖9A ~ 9H是示出圖8所示的根據(jù)本發(fā)明第四實施例的場效 應(yīng)晶體管的制造方法的橫截面圖。
具體實施方式
在下文中，將使用實施例來說明實施本發(fā)明的最佳方式。 第一實施例將使用圖l來說明本發(fā)明的第一實施例。圖l示出了作為根 據(jù)本發(fā)明的半導(dǎo)體裝置的場效應(yīng)晶體管的橫截面裝置結(jié)構(gòu)。該 圖對應(yīng)于兩個單位單元(unit cell)彼此相對放置的橫截面。實際 上，并行連接多個這樣的單元以形成元件，但是以該橫截面結(jié) 構(gòu)為代表來進(jìn)行說明。首先，說明結(jié)構(gòu)。在重?fù)诫sN型(N+型)SiC襯底區(qū)域l的一 個主表面上，形成輕摻雜N型(N-型)SiC漏極區(qū)域2。 SiC襯底區(qū) 域l和SiC漏極區(qū)域2構(gòu)成了第一導(dǎo)電類型的半導(dǎo)體基體。SiC漏 極區(qū)域2由生長在SiC襯底區(qū)域1上的外延層制成。SiC有幾種多 型體(晶體多形體)。這里，假設(shè)SiC是作為其代表的4H-SiC來進(jìn) 行說明。SiC也可以是其中的另 一種，即6H-SiC或3C-SiC。在 本實施例以及隨后的實施例中，N型為第一導(dǎo)電類型，P型為第 二導(dǎo)電類型。在圖l中，省略了 SiC襯底區(qū)域l和SiC漏極區(qū)域2的厚度的概 念。實際上，SiC襯底區(qū)域l具有幾百微米的厚度，而SiC漏極區(qū) 域2具有約幾微米~十幾微米的厚度。在N-型SiC漏極區(qū)域2的 一 個主表面?zhèn)?SiC襯底區(qū)域1的相對側(cè))，與SiC漏極區(qū)域2相接觸地形成P+型異質(zhì)半導(dǎo)體區(qū)域3, 該P(yáng)+型異質(zhì)半導(dǎo)體區(qū)域3是將多晶硅(poly-Si)作為組成材料的 第二異質(zhì)半導(dǎo)體區(qū)域。SiC和多晶硅的帶隙彼此不同，并且其電 子親和力(electron affinity)也彼此不同。因此，在二者之間的界 面處形成了異質(zhì)結(jié)(這就是為什么將多晶硅用于異質(zhì)半導(dǎo)體區(qū) 域的原因)。此外，在N-型SiC漏極區(qū)域2的主表面?zhèn)?SiC襯底區(qū)域1的相 對側(cè))的 一 部分上，與S i C漏極區(qū)域2相接觸地形成作為第 一 異質(zhì) 半導(dǎo)體區(qū)域的N+型異質(zhì)半導(dǎo)體區(qū)域4。以重疊的方式在這些N十 型異質(zhì)半導(dǎo)體區(qū)域4上形成P+型異質(zhì)半導(dǎo)體區(qū)域3。即，N+型異 質(zhì)半導(dǎo)體區(qū)域4和P+型異質(zhì)半導(dǎo)體區(qū)域3在從源電極8到漏電極 9的方向上有相互重疊的部分。形成隔著柵極絕緣膜5與N-型SiC漏極區(qū)域2和N+型異質(zhì)半 導(dǎo)體區(qū)域4之間的接合部的一部分相鄰的柵電極6。在柵電極6 的上面，形成蓋形氧化膜(cap oxide film)7。將P+型異質(zhì)半導(dǎo)體 區(qū)域3和N+型異質(zhì)半導(dǎo)體區(qū)域4直接連接至源電極8。特征如下 N+型異質(zhì)半導(dǎo)體區(qū)域4與源電極8相接觸的接觸部分靠近柵極 絕緣膜5;以及在當(dāng)元件導(dǎo)通時將N+型異質(zhì)半導(dǎo)體區(qū)域4用作電 流通路的情況下，在橫向上沒有諸如抽取區(qū)域(extraction region) 等的無用區(qū)域，并且提供一種有利于小型化的結(jié)構(gòu)。漏電極9與SiC襯底區(qū)域1的底面形成具有低電阻的歐姆接 觸。因此，半導(dǎo)體基體與漏電極9形成了歐姆接觸。柵電極6通 過蓋形氧化膜7與源電極8絕緣并隔離。下面將4吏用圖2A- 2I來說明根據(jù)本實施例的場效應(yīng)晶體 管的制造過程。在圖2A中，形成外延地生長在N+型SiC襯底區(qū)域l的一個主 表面上的N-型SiC漏極區(qū)域2。此外，在通過預(yù)處理等對SiC漏極區(qū)域2的表面進(jìn)行清潔之后，沉積成為N+型異質(zhì)半導(dǎo)體區(qū)域4 的poly-Si層(多晶硅層)(通過相同附圖標(biāo)記4表示)。該層的典型 厚度在幾百埃~幾孩i米的范圍內(nèi)。在poly-Si層4沉積之后，為了 控制poly-Si的晶界(grain boundaries)尺寸并減小元件導(dǎo)通時電 流通^各的電阻，可以在不超過1300。C的溫度下進(jìn)^于高溫?zé)崽幚怼?之后，將N+型雜質(zhì)引入poly-Si層4。作為N+型雜質(zhì)的引入方法， 可以使用離子注入法，或者可以-使用諸如沉積/擴(kuò)散(從含雜質(zhì) 的沉積層擴(kuò)散)或氣相擴(kuò)散等方法。在圖2B中，為了在主表面?zhèn)鹊钠谕恢锰幵O(shè)置用于形成柵 電才及6的區(qū)域18，蝕刻該位置處的poly-Si層4的一部分，由此露 出輕摻雜N型(N-型)SiC漏極區(qū)域2的表面。這里，沒有蝕刻輕摻 雜N型(N-型)SiC漏極區(qū)域2的表面，但是可以將其蝕刻成溝槽 (groove)。在圖2C中，在主表面?zhèn)瘸练e將作為柵極絕緣膜5的絕緣材 料層(通過相同附圖標(biāo)記5表示)。該層的典型厚度在幾百埃 幾 千埃的范圍內(nèi)。然后，在例如900。C ~ 1300。C的溫度下，在例如 NO或N20環(huán)境中進(jìn)行高溫?zé)崽幚砑s幾十分鐘，以便降低柵極絕 緣膜5和輕摻雜N型(N-型)SiC漏極區(qū)域2之間的界面或者柵極絕 緣膜5和N+型異質(zhì)半導(dǎo)體區(qū)域4之間的界面處的界面態(tài) (interface state)。在圖2D中，首先在柵極絕緣膜5上厚厚地沉積用于形成柵 電極6的poly-Si ，然后回蝕poly-Si至poly-Si能填滿蝕刻部分的 狀態(tài)，由此形成了柵電極6。此外，通過在4冊電極6上進(jìn)行氧化， 局部厚厚地形成蓋形氧化膜7。在圖2E中，通過蝕刻去除周圍不需要的絕緣材料層，以留 下蓋形氧化膜7，由此留下了柵極絕緣膜5。在圖2F中，盡管未示出，但利用光刻膠(photoresist)制成的掩模覆蓋柵電極6附近的部分，通過蝕刻去除poly-Si層沒有被覆 蓋的部分，由此留下N+型異質(zhì)半導(dǎo)體區(qū)域4。該圖示出了去除 抗蝕劑(resist)后的狀態(tài)。以這樣的方式，獲4尋在4冊電4及6的周圍 留下N+型異質(zhì)半導(dǎo)體區(qū)域4的結(jié)構(gòu)。(通過相同附圖標(biāo)記3表示)，以覆蓋圖2F狀態(tài)下的結(jié)構(gòu)的頂部， 并且引入雜質(zhì)以使得該poly-Si層成為P+型。作為引入雜質(zhì)的方 法，如在N+型的情況下一樣，可能的方法有離子注入法、沉積 /擴(kuò)散、氣相擴(kuò)散等。在圖2H中，通過蝕刻去除蓋形氧化膜7和部分N+型異質(zhì)半 導(dǎo)體區(qū)域4上的poly-Si層3，以留下P+型異質(zhì)半導(dǎo)體區(qū)域3與N十 型異質(zhì)半導(dǎo)體區(qū)域4重疊的區(qū)域。在圖2I中，在第一主表面?zhèn)鹊恼麄€區(qū)域上形成以金屬等作 為組成材3扦的源電才及8 ,以分別與P+型異質(zhì)半導(dǎo)體區(qū)域3和N+ 型異質(zhì)半導(dǎo)體區(qū)域4形成低電阻電連接。此外，在SiC襯底區(qū)域l 的整個底面?zhèn)刃纬梢越饘俚茸鳛榻M成材料的漏電極9,以與其形 成低電阻歐姆接觸。從而，漏電極9連接至半導(dǎo)體基體。通過上述過程，完成了本實施例的裝置。在上述制造過程中，在對柵極絕緣膜5進(jìn)行熱處理的步驟 (在與圖2C相關(guān)的說明中所述的)之后形成作為第二異質(zhì)半導(dǎo)體 區(qū)域的P+型異質(zhì)半導(dǎo)體區(qū)域3(在與圖2G相關(guān)的說明中所述的)。 以這樣的方式，可以在對柵極絕緣膜5進(jìn)行熱處理之后形成主要 確定元件的截止(OFF)特性的第二異質(zhì)半導(dǎo)體區(qū)域。因此，產(chǎn)生時實現(xiàn)低導(dǎo)通電阻。另外，可以在形成作為第二異質(zhì)半導(dǎo)體區(qū)域的P+型異質(zhì)半 導(dǎo)體區(qū)域3之前對作為第一異質(zhì)半導(dǎo)體區(qū)域的N+型異質(zhì)半導(dǎo)體區(qū)域4進(jìn)行熱處理(在與圖2A相關(guān)的說明中所述的)。以這樣的方 式，可以在對第一異質(zhì)半導(dǎo)體區(qū)域進(jìn)行熱處理之后形成第二異 質(zhì)半導(dǎo)體區(qū)域。因此，產(chǎn)生了如下效果可以大大地改善元件的截止特性，同時可以實現(xiàn)低導(dǎo)通電阻。此外，當(dāng)在作為第一異質(zhì)半導(dǎo)體區(qū)域的N+型異質(zhì)半導(dǎo)體區(qū) 域4上進(jìn)行圖案形成(圖案加工處理(pattern-making process))時， 可以通過相同的蝕刻來形成用于形成4冊電才及6的區(qū)域以及在半 導(dǎo)體基體的SiC漏極區(qū)域2與作為第二異質(zhì)半導(dǎo)體區(qū)域的P+型 異質(zhì)半導(dǎo)體區(qū)域3之間接觸的區(qū)域。即，當(dāng)形成異質(zhì)半導(dǎo)體區(qū)域 4的圖案以形成N+型異質(zhì)半導(dǎo)體區(qū)域4時，可以通過相同的蝕刻 使poly-Si層4的狀態(tài)從圖6A的狀態(tài)改成為圖2F的狀態(tài)(忽略絕 緣材料層5、柵電極6和蓋形氧化膜7)。通過上述過程，由于可 以以自對準(zhǔn)的方式形成窄的N+型異質(zhì)半導(dǎo)體區(qū)域4,因而有利 于元件的小型化，并且產(chǎn)生了可以實現(xiàn)具有低導(dǎo)通電阻的元件 的效果。接著，將說明通過本實施例制造的場效應(yīng)晶體管的操作及 其效果?；镜膶?dǎo)通/截止操作與已知示例的導(dǎo)通/截止操作相同。情況下，元件處于截止?fàn)顟B(tài)。在將不大于元件的擊穿電壓的電 壓施加到漏電才及9的情況下，在N-型SiC漏4及區(qū)域2和P+型異質(zhì)漏電極9和源電極8之間的電壓，使耗盡層延伸到N-型SiC漏極 區(qū)域2中，并且在漏電極9和源電極8之間維持截止特性。該勢壘 的高度由異質(zhì)結(jié)的帶結(jié)構(gòu)確定，且依賴于多晶硅的費(fèi)米能級 (l'，ermi level),換句話說，依賴于異質(zhì)半導(dǎo)體區(qū)域3的雜質(zhì)濃度。 當(dāng)施加到4冊電才及7的電壓相對于源電才及8為特定閾值電壓或大于特定閾值電壓時，元件改變成導(dǎo)通狀態(tài)。來自柵電極7的電界面處與柵極絕緣膜5相接觸的部分中的勢壘厚度。然后，當(dāng)通 過隧道電流4吏載流子能夠通過時，電流開始在漏電才及9和源電招^ 8之間流動。此外，由于通過對4冊極氧化膜5進(jìn)行的如制造過程 中所述的高溫?zé)崽幚斫档土私缑鎽B(tài)，因而改善了遷移率 (mobility)。因此，可以獲得具有低導(dǎo)通電阻的元件。如前面所述，在本實施例中，可以在對柵極絕緣膜5進(jìn)行高 溫?zé)崽幚?參見與圖2C相關(guān)的說明)之后，形成主要確定元件的 截止特性的第二導(dǎo)電類型(這種情況下為P型)的異質(zhì)半導(dǎo)體區(qū) 域3(參見與圖2G相關(guān)的說明)。因此，存在如下效果可以大大 地改善元件的截止特性(反向特性)，同時實現(xiàn)低導(dǎo)通電阻。此外，如上所述，因為以類似的方式在對第一導(dǎo)電類型的 異質(zhì)半導(dǎo)體區(qū)域進(jìn)行高溫?zé)崽幚碇笮纬傻诙?dǎo)電類型的異質(zhì) 半導(dǎo)體區(qū)域，所以存在如下效果可以大大地改善元件的截止 特性，同時實現(xiàn)低導(dǎo)通電阻。此外，按照結(jié)構(gòu)成為電流通路的第一導(dǎo)電類型(在本實施例有利于元件小型化。因此，存在如下效果可以實現(xiàn)具有低導(dǎo) 通電阻的元4牛。 第二實施例圖3示出了作為本發(fā)明第二實施例的場效應(yīng)晶體管的橫截 面裝置結(jié)構(gòu)。該橫截面結(jié)構(gòu)對應(yīng)于兩個單位單元以類似于圖1 所示結(jié)構(gòu)的方式彼此相對放置的橫截面結(jié)構(gòu)。其基本結(jié)構(gòu)類似 于使用圖l所說明的結(jié)構(gòu)。因此，僅說明不同的部分。在N-型SiC漏才及區(qū)域2的 一 個主表面?zhèn)龋纬勺鳛槲g刻過的 SiC表面的溝槽部10。與溝槽部IO的底面和側(cè)面相-接觸地形成作為組成材料為poly-Si的第二導(dǎo)電類型的異質(zhì)半導(dǎo)體區(qū)域的P+ 型異質(zhì)半導(dǎo)體區(qū)域3。即，在半導(dǎo)體基體的SiC漏極區(qū)域2中形成 溝槽部IO,溝槽部10到達(dá)的位置比作為第 一異質(zhì)半導(dǎo)體區(qū)域的 N+型異質(zhì)半導(dǎo)體區(qū)域4與半導(dǎo)體基體的SiC漏極區(qū)域2相接觸的 位置更靠近漏電極9;并且，在溝槽部10中，作為第二異質(zhì)半導(dǎo)相4妻觸。下面將說明本實施例的制造方法。該方法基本上與第 一 實 施例中所述的方法相同。積j兌明不同的部分。如圖4所示，當(dāng)通 過蝕刻在N+型異質(zhì)半導(dǎo)體區(qū)域4上進(jìn)行圖案形成(圖案加工處 理)時，也在圖案形成步驟期間或該步驟之后蝕刻SiC漏極區(qū)域 2 ， /人而形成對應(yīng)于溝槽部10的蝕刻過的S i C表面19 。此外，關(guān)于N+型異質(zhì)半導(dǎo)體區(qū)域4的圖案形成，如第一實 施例中所述，可以通過同樣的蝕刻形成用于形成才冊電才及6的區(qū)域 以及在SiC漏極區(qū)域2與P+型異質(zhì)半導(dǎo)體區(qū)域3之間接觸的區(qū) 域。當(dāng)形成圖案時，可以在圖案形成步驟期間或該步驟之后，區(qū)域3之間接觸的區(qū)域以及用于形成柵電才及6的區(qū)域，形成溝槽 部。在這種情況下，在要形成柵電極6的位置處也形成了溝槽部。 這使得能夠以相同步驟在柵極部中形成溝槽。因此，產(chǎn)生了如 下效果可以形成深層4冊極部(deep gate portion)而不增加步驟數(shù)量。除了上述步驟之外的其它步驟與第 一 實施例中的相同。 接著，將結(jié)合其效果說明通過本實施例的制造方法所制造 的場效應(yīng)晶體管的操作?；镜男Ч愃朴诘?一 實施例中所述 的效果。在本實施例中，可以沿著在半導(dǎo)體基體中形成的溝槽 部10 ，在比電流通路的異質(zhì)界面深的位置處形成P+型異質(zhì)半導(dǎo)體區(qū)域3。這產(chǎn)生了如下獨(dú)特的效果當(dāng)元件截止時，在相對于 源電極8對漏電才及9施加電壓的情況下，/人異質(zhì)結(jié)延伸至N-型 SiC漏極區(qū)域2中的耗盡層即使在緊鄰柵電極6的下面也很容易 擴(kuò)展，由此進(jìn)一步改善了元件的截止特性。 第三實施例圖5和圖6示出了作為本發(fā)明第三實施例的場效應(yīng)晶體管的 橫截面裝置結(jié)構(gòu)。該情況下的橫截面是平行于在與源電極8和漏 電極9之間流動的電流并與柵電極6相交的平面內(nèi)的橫截面。圖3 和圖4所示的橫截面彼此平行。另外，圖10是示出了圖5和圖6 分別所示的橫截面結(jié)構(gòu)出現(xiàn)的位置的平面布局圖。圖5和圖6所示的結(jié)構(gòu)對應(yīng)于兩個單位單元如圖1所示結(jié)構(gòu) 彼此相對放置的橫截面結(jié)構(gòu)。在這些圖中，基本結(jié)構(gòu)與使用圖1 所述的結(jié)構(gòu)相同。因此，僅說明不同的部分。首先，圖5對應(yīng)于沿著圖7所示的平面布局圖中的V-V'線所 截取的橫截面。所形成的N+型異質(zhì)半導(dǎo)體區(qū)域4被形成為非常 窄的區(qū)域，并且在小面積內(nèi)與N-型SiC漏極區(qū)域2接觸。在圖5 中，這些面積一皮表示為N-型SiC漏才及區(qū)域2和N+型異質(zhì)半導(dǎo)體區(qū) 域4之間的接觸長度。在整個表面上形成P+型異質(zhì)半導(dǎo)體區(qū)域 3,以覆蓋上述結(jié)構(gòu)。在該橫截面中，N+型異質(zhì)半導(dǎo)體區(qū)域4與 源電極8不直接接觸。接著，圖6對應(yīng)于沿著圖7所示的平面布局圖中的VI-VI'線 所截取的橫截面，相對于圖5所示的橫截面，圖6是在平面布局 圖的深度方向上的橫截面結(jié)構(gòu)。在該橫截面中，蝕刻P+型異質(zhì) 半導(dǎo)體區(qū)域3的一部分，并且為了獲得與源電極8充分接觸的面 積(在圖7中用20表示)，而形成寬的N+型異質(zhì)半導(dǎo)體區(qū)域20。在 圖6中，SiC漏極區(qū)域2和N+型異質(zhì)半導(dǎo)體區(qū)域20之間的接觸面 積被表示為圖5中的SiC漏極區(qū)域2和N+型異質(zhì)半導(dǎo)體區(qū)域20之間的接觸長度。這些長度比SiC漏極區(qū)域2和N+型異質(zhì)半導(dǎo)體區(qū) 域4之間的接觸長度長。另外，在與N+型異質(zhì)半導(dǎo)體區(qū)域4相接作電流通路的柵極絕緣膜5的界面的附近，沒有形成阱區(qū)域11 。 本實施例的制造方法基本上與第 一 實施例中所述的方法相 同。然而，在形成N+型異質(zhì)半導(dǎo)體區(qū)域4之前，使用諸如離子域11 。根據(jù)本實施例，可以充分窄地形成作為第 一導(dǎo)電類型的異 質(zhì)半導(dǎo)體區(qū)域的N+型異質(zhì)半導(dǎo)體區(qū)域4，并且獲得如下效果 進(jìn)一步改善了元件的截止特性。第四實施例圖8示出了作為本發(fā)明第四實施例的場效應(yīng)晶體管的橫截 面裝置結(jié)構(gòu)。該情況下的橫截面是沿著平行于在源電極8和漏電 極9之間流動的電流并與柵電極14相交的平面所截取的橫截面。 該橫截面結(jié)構(gòu)對應(yīng)于兩個單位單元如圖1所示的4黃截面結(jié)構(gòu)一 樣彼此相對放置的橫截面結(jié)構(gòu)?；镜慕Y(jié)構(gòu)與使用圖l所述的結(jié) 構(gòu)相同。因此，^5U兌明不同的部分。在圖8中，N+型異質(zhì)半導(dǎo)體區(qū)域12的橫截面形狀都是上底 比其下底長的倒梯形。上底與源電極8相接觸，下底與N-型SiC 漏極區(qū)域2相接觸。即，N+型異質(zhì)半導(dǎo)體區(qū)域12都有如下形狀 與N-型SiC漏極區(qū)域2相接觸的底部窄，而與源電極8相接觸的錐形形狀。沿著這些蝕刻過的表面形成柵極絕緣膜13。 將使用圖9A ~ 9H說明本實施例的制造過程。 在圖9A中，形成在重?fù)诫sN型(N+型)SiC襯底區(qū)域l的一個主表面上外延生長的輕摻雜N型(N-型)SiC漏極區(qū)域2。此外，在通過預(yù)處理等清潔漏極區(qū)域2的表面之后，沉積poly-Si層22。 poly-Si層22的典型厚度在幾百埃到幾微米的范圍內(nèi)。在沉積 poly-Si層22之后，為了控制poly-Si的晶界尺寸并減小元件導(dǎo)通 時電流通3各的電阻，可以在不超過1300。C的溫度下進(jìn)行高溫?zé)?處理。之后，將N+型雜質(zhì)引入poly-Si層22。作為引入N+型雜 質(zhì)的方法，可以使用離子注入法，或者可以使用諸如沉積/擴(kuò)散 或氣相擴(kuò)散等方法。在圖9B中，通過蝕刻poly-Si層22,在主表面?zhèn)鹊钠谕恢?處形成N+型異質(zhì)半導(dǎo)體區(qū)域12，這些N+型異質(zhì)半導(dǎo)體區(qū)域12 在隔著用于形成斥冊電極7的區(qū)域的短距離處^皮此相對，由此露出 了輕摻雜N型(N-型)SiC漏極區(qū)域2的表面。此時，通過控制蝕刻 條件進(jìn)行蝕刻，以使得N+型異質(zhì)半導(dǎo)體區(qū)域12的蝕刻過的表面 具有倒錐形形狀。通過該步驟，N+型異質(zhì)半導(dǎo)體區(qū)域12的橫截 面形狀成為上底比其下底長的倒梯形。這里，例如如圖4所示， 沒有蝕刻輕摻雜N型(N -型)S i C漏極區(qū)域2的表面，但可以將該表 面蝕刻成溝槽。在那種情況下，用于形成柵電極7的區(qū)域也被蝕 刻成溝槽。在圖9 C中，在主表面?zhèn)瘸练e成為柵極絕緣膜13的沉積膜(用 相同的附圖標(biāo)記13表示)。沉積膜13的典型厚度在幾百埃到幾千 埃的范圍內(nèi)。然后，為了降低柵極絕緣膜13和輕摻雜N型(N-型 )SiC 漏 極 區(qū) 域 2之 間 的 界 面 或 者 柵 極 絕 緣 膜 13 和 N+型 異 質(zhì) 半 導(dǎo)體區(qū)域12之間的界面處的界面態(tài)，在例如900。C ~ 1300。C的溫 度下，在例如NO或N20環(huán)境中進(jìn)行高溫氮化處理約幾十分鐘。在圖9D中，使用抗蝕劑掩模21蝕刻除有效柵極絕緣膜13之 外的絕緣膜。在去除抗蝕劑掩模21之后，首先厚厚地沉積 poly-Si,并將雜質(zhì)引入，以使得該poly-Si成為P+型。如圖9E中所示，將上述厚厚地沉積的poly-Si回蝕到如下狀態(tài)該poly-Si填滿成為柵電極14的蝕刻部以及成為P+型異質(zhì)半 導(dǎo)體區(qū)域3的區(qū)域。在圖9F中，對4冊電極14和P+型異質(zhì)半導(dǎo)體區(qū)域3同時進(jìn)行 氧化，由此形成蓋形氧化膜15。此外，沉積層間絕緣膜16。在圖9G中，使用抗蝕劑掩模的圖案來蝕刻周圍不需要的絕 緣膜，以使得只留下柵電極14上的蓋形氧化膜15和層間絕緣膜 16。在圖9H中，在第一主表面?zhèn)鹊恼麄€區(qū)域上形成組成材料為體區(qū)域4形成低電阻電連接。此外，在襯底區(qū)域l的整個底面上 形成組成材料為金屬等的漏電極9,以與襯底區(qū)域1的整個底面 形成低電阻歐姆接觸。通過上述過程，完成了本實施例的裝置。在本實施例中，由于N+型異質(zhì)半導(dǎo)體區(qū)域12的底部窄，所 以可以獲得充分的元件截止特性；同時，由于N+型異質(zhì)半導(dǎo)體 區(qū)域12和源電極8可以在大面積內(nèi)彼此接觸，所以源極接觸電阻 可以被充分地減小。此外，存在如下獨(dú)特的效果可以使用與 作為第一導(dǎo)電類型的異質(zhì)半導(dǎo)體區(qū)域的N+型異質(zhì)半導(dǎo)體區(qū)域 12的上表面相對應(yīng)的寬區(qū)域進(jìn)行掩才莫對準(zhǔn)，同時可以以自對準(zhǔn) 的方式形成底部。另外，在該實施例中，將N+型異質(zhì)半導(dǎo)體區(qū)域12的兩側(cè)蝕 刻成具有倒錐形形狀，但也可以具有在根據(jù)結(jié)構(gòu)分別形成柵電 極的側(cè)或在相對側(cè)分別進(jìn)4于垂直蝕刻的形狀。此外，在本實施 例中，可以同時進(jìn)4亍用于形成柵電極14的poly-Si的沉積和用于 形成P+型異質(zhì)半導(dǎo)體區(qū)域3的poly-Si的沉積。因此，存在可以 縮短總過程的特有效果。應(yīng)該注意，盡管在上述實施例中半導(dǎo)體基體由碳化硅(SiC) 制成，而異質(zhì)半導(dǎo)體區(qū)域由多晶硅(poly-Si)制成，然而，即使半導(dǎo)體基體由氮化鎵(GaN)和金剛石中的任何一種制成，而異 質(zhì)半導(dǎo)體區(qū)域由單晶硅、非晶硅、鍺(Ge)以及砷化鎵(GaAs)中 的任何一種制成，也可以產(chǎn)生本發(fā)明的效果。應(yīng)該注意，盡管在上述實施例中N型為第一導(dǎo)電類型，P型 為第二導(dǎo)電類型，然而，即使分別顛倒導(dǎo)電類型，也可以產(chǎn)生 本發(fā)明的效果。于2005年9月8曰在曰本申請的No.TOKUGAN 2005-260696的全部內(nèi)容通過引用包含于此。盡管在上面通過參考本發(fā)明的特定實施例說明了本發(fā)明， 但本發(fā)明并不局限于上述實施例。根據(jù)這些內(nèi)容，本領(lǐng)域技術(shù) 人員可以對上述實施例進(jìn)行修改和變形。本發(fā)明的范圍參考所 附權(quán)利要求書而限定。工業(yè)應(yīng)用性本發(fā)明可應(yīng)用于具有低導(dǎo)通電阻以及大大改善了的反向特 性的半導(dǎo)體裝置的制造過程。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括第一導(dǎo)電類型的半導(dǎo)體基體；與所述半導(dǎo)體基體相接觸的異質(zhì)半導(dǎo)體區(qū)域，所述異質(zhì)半導(dǎo)體區(qū)域具有與所述半導(dǎo)體基體的帶隙不同的帶隙；隔著柵極絕緣膜與所述異質(zhì)半導(dǎo)體區(qū)域和所述半導(dǎo)體基體之間的接合部的一部分相鄰的柵電極；連接至所述異質(zhì)半導(dǎo)體區(qū)域的源電極；以及連接至所述半導(dǎo)體基體的漏電極，其中，所述異質(zhì)半導(dǎo)體區(qū)域包括第一異質(zhì)半導(dǎo)體區(qū)域和第二異質(zhì)半導(dǎo)體區(qū)域，在形成所述柵極絕緣膜之前形成所述第一異質(zhì)半導(dǎo)體區(qū)域，在形成所述柵極絕緣膜之后形成所述第二異質(zhì)半導(dǎo)體區(qū)域。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，在對 所述柵極絕緣膜進(jìn)行熱處理之后形成所述第二異質(zhì)半導(dǎo)體區(qū) 域。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，在 形成所述第二異質(zhì)半導(dǎo)體區(qū)域之前對所述第一異質(zhì)半導(dǎo)體區(qū)域 進(jìn)行熱處理。
4. 根據(jù)權(quán)利要求1 3中任一項所述的半導(dǎo)體裝置，其特征 在于，所述第一異質(zhì)半導(dǎo)體區(qū)域和所述第二異質(zhì)半導(dǎo)體區(qū)域在 從所述源電極到所述漏電極的方向上具有〗皮此重疊的部分，并 且所述第一異質(zhì)半導(dǎo)體區(qū)域與所述源電極直接接觸。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，在所述半導(dǎo)體基體中形成溝槽部，所述溝槽部到達(dá)的位置比所述第 一異質(zhì)半導(dǎo)體區(qū)域與所述半導(dǎo)體基體相接觸的位置更靠近所述漏電極，并且所述第二異質(zhì)半導(dǎo)體區(qū)域在所述溝槽部中與所述 半導(dǎo)體基體相接觸。
6. 根據(jù)權(quán)利要求1 3中任一項所述的半導(dǎo)體裝置，其特征 在于，在第一橫截面中的所述第一異質(zhì)半導(dǎo)體區(qū)域和所述半導(dǎo) 體基體之間的接觸長度與在第二橫截面中的所述第一異質(zhì)半導(dǎo) 體區(qū)域和所述半導(dǎo)體基體之間的接觸長度不同，其中所述第一 橫截面是沿著平行于所述源電極和所述漏電極之間流動的電流 且與所述4冊電才及相交的平面所截取的，所述第二橫截面與所述 第一橫截面平行并且存在于與所述第一橫截面的位置不同的位 置處，并且在所述第二橫截面中所述第一異質(zhì)半導(dǎo)體區(qū)域與所 述源電才及相4妾觸。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，在所 述第二橫截面中的所述第一異質(zhì)半導(dǎo)體區(qū)域和所述半導(dǎo)體基體之間的接觸長度大于在所述第一橫截面中的所述第一異質(zhì)半導(dǎo) 體區(qū)域和所述半導(dǎo)體基體之間的接觸長度。
8. 根據(jù)權(quán)利要求1 3中任一項所述的半導(dǎo)體裝置，其特征 在于，在沿著平行于所述源電極和所述漏電才及之間流動的電流 且與所述柵電極相交的平面所截取的橫截面中的所述第 一 異質(zhì)底與所述源電極相接觸，所述下底與所述半導(dǎo)體基體相接觸。
9. 根據(jù)權(quán)利要求1 8中任一項所述的半導(dǎo)體裝置，其特征 在于，所述半導(dǎo)體基體由碳化硅、氮化鎵和金剛石中的任何一種 制成，以及所述異質(zhì)半導(dǎo)體區(qū)域由單晶硅、多晶硅、非晶硅、鍺以及 砷化鎵中的任何一種制成。
10. —種半導(dǎo)體裝置的制造方法，所述半導(dǎo)體裝置包括第 一導(dǎo)電類型的半導(dǎo)體基體；與所述半導(dǎo)體基體相接觸的異質(zhì)半 導(dǎo)體區(qū)域，所述異質(zhì)半導(dǎo)體區(qū)域具有與所述半導(dǎo)體基體的帶隙不同的帶隙；隔著柵極絕緣膜與所述異質(zhì)半導(dǎo)體區(qū)域和所述半 導(dǎo)體基體之間的接合部的一部分相鄰的柵電極；連接至所述異質(zhì)半導(dǎo)體區(qū)域的源電極；以及連接至所述半導(dǎo)體基體的漏電極， 所述半導(dǎo)體裝置的制造方法包括將所述異質(zhì)半導(dǎo)體區(qū)域配置成第一異質(zhì)半導(dǎo)體區(qū)域和第二異質(zhì)半導(dǎo)體區(qū)域；在形成所述柵極絕緣膜之前形成所述第 一 異質(zhì)半導(dǎo)體區(qū) 域；以及在形成所述柵極絕緣膜之后形成所述第二異質(zhì)半導(dǎo)體區(qū)域。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置的制造方法，其特 征在于，在對所述柵極絕緣膜進(jìn)行熱處理之后形成所述第二異 質(zhì)半導(dǎo)體區(qū)域。
12. 根據(jù)權(quán)利要求10或11所述的半導(dǎo)體裝置的制造方法， 其特征在于，在形成所述第二異質(zhì)半導(dǎo)體區(qū)域之前對所述第一 異質(zhì)半導(dǎo)體區(qū)域進(jìn)行熱處理。
13. 根據(jù)權(quán)利要求10 12中任一項所述的半導(dǎo)體裝置的制 造方法，其特征在于，形成所述第二異質(zhì)半導(dǎo)體區(qū)域，以使得 所述第一異質(zhì)半導(dǎo)體區(qū)域和所述第二異質(zhì)半導(dǎo)體區(qū)域在從所述 源電極到所述漏電極的方向上具有彼此重疊的部分，并且形成 所述源電極，以使得所述第一異質(zhì)半導(dǎo)體區(qū)域具有與所述源電 極直接接觸的部分。
14. 根據(jù)權(quán)利要求10 12中任一項所述的半導(dǎo)體裝置的制 造方法，其特征在于，當(dāng)形成所述第一異質(zhì)半導(dǎo)體區(qū)域的圖案 時，通過相同的蝕刻步驟，形成用于形成所述4冊電極的區(qū)域以 及在所述第二異質(zhì)半導(dǎo)體區(qū)域和所述半導(dǎo)體基體之間接觸的區(qū) 域。
15. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特 征在于，在所述半導(dǎo)體基體中形成溝槽部，所述溝槽部到達(dá)的 位置比所述第一異質(zhì)半導(dǎo)體區(qū)域與所述半導(dǎo)體基體相接觸的位 置更靠近所述漏電極，并且在所述溝槽部中形成所述第二異質(zhì) 半導(dǎo)體區(qū)域，以與所述半導(dǎo)體基體相接觸。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的制造方法，其特 征在于，在形成所述第一異質(zhì)半導(dǎo)體區(qū)域的圖案的步驟期間或 該步驟之后，在所述第二異質(zhì)半導(dǎo)體區(qū)域和所述半導(dǎo)體基體之 間接觸的區(qū)域和用于形成所述柵電極的區(qū)域中，通過蝕刻在所 述半導(dǎo)體基體中形成溝槽部，所述溝槽部到達(dá)的位置比所述第漏電極。
17. 根據(jù)權(quán)利要求10 12中任 一 項所述的半導(dǎo)體裝置的制 造方法，其特征在于，形成所述第一異質(zhì)半導(dǎo)體區(qū)域，以使得 在沿著平行于所述源電極和所述漏電才及之間流動的電流且與所 述柵電極相交的平面所截取的橫截面中的所述第一異質(zhì)半導(dǎo)體 區(qū)域的橫截面形狀為上底比其下底長的倒梯形，并使得所述下 底與所述半導(dǎo)體基體相接觸，且所述源電極形成為與所述上底 相才妄觸。
18. 根據(jù)權(quán)利要求10 17中任 一 項所述的半導(dǎo)體裝置的制 造方法，其特征在于，所述半導(dǎo)體基體由碳化硅、氮化鎵和金 剛石中的任何一種制成；以及所述異質(zhì)半導(dǎo)體區(qū)域由單晶硅、 多晶硅、非晶硅、鍺以及砷化鎵中的任何一種制成。
全文摘要
一種半導(dǎo)體裝置，包括第一導(dǎo)電類型的半導(dǎo)體基體；與所述半導(dǎo)體基體相接觸的異質(zhì)半導(dǎo)體區(qū)域；隔著柵極絕緣膜與所述異質(zhì)半導(dǎo)體區(qū)域和所述半導(dǎo)體基體之間的接合部的一部分相鄰的柵電極；連接至所述異質(zhì)半導(dǎo)體區(qū)域的源電極；以及連接至所述半導(dǎo)體基體的漏電極。所述異質(zhì)半導(dǎo)體區(qū)域具有與所述半導(dǎo)體基體的帶隙不同的帶隙。所述異質(zhì)半導(dǎo)體區(qū)域包括第一異質(zhì)半導(dǎo)體區(qū)域和第二異質(zhì)半導(dǎo)體區(qū)域。在形成所述柵極絕緣膜之前形成所述第一異質(zhì)半導(dǎo)體區(qū)域，在形成所述柵極絕緣膜之后形成所述第二異質(zhì)半導(dǎo)體區(qū)域。
文檔編號H01L29/24GK101233618SQ200680028008
公開日2008年7月30日 申請日期2006年8月2日 優(yōu)先權(quán)日2005年9月8日
發(fā)明者下井田良雄, 山上滋春, 星正勝, 林哲也, 田中秀明 申請人:日產(chǎn)自動車株式會社