專利名稱：半導(dǎo)體器件、半導(dǎo)體芯片、芯片間互連測試方法以及芯片間互連切換方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片、具有多個半導(dǎo)體芯片的半導(dǎo)體器件、 芯片間互連測試方法以及芯片間互連切換方法。
背景技術(shù)：
隨著半導(dǎo)體集成電路的微型化，集成度不斷增加，增加CPU性能和增加存儲容量取得了進(jìn)展。然而，對于半導(dǎo)體的微型化存在限制， 現(xiàn)在要求獲得更大集成度的新技術(shù)。作為這種技術(shù)的一種實例，提出 其中半導(dǎo)體芯片被層疊的三維半導(dǎo)體。在JP-A-H04-196263中公開的一種用于層疊半導(dǎo)體芯片以實現(xiàn)大 規(guī)模集成電路而不改變芯片面積的方法(在下文稱為專利文獻(xiàn)l)，其 中存儲電路被集成在半導(dǎo)體集成電路單元上層疊的分離芯片中。此外，在JP-A-2002-026283中描述了其中在多個層中實現(xiàn)存儲單元 陣列并具有更大容量的多層存儲器結(jié)構(gòu)(在下文稱為專利文獻(xiàn)2)。實現(xiàn)半導(dǎo)體芯片作為多層結(jié)構(gòu)，除了芯片平面內(nèi)的現(xiàn)有布線之外， 需要芯片間互連。這種芯片間互連的一個實例是直通型互連，直通型 互連從芯片的半導(dǎo)體襯底的正面穿通到反面，以實現(xiàn)布線密度的增加。在Japanese Journal of Applied Physics (40， 3032 (2001)中的K. Takahashi等人的報告中，通過減小半導(dǎo)體芯片的硅襯底的厚度至50/mi， 形成從襯底的正面穿通到反面的10/mi正方形孔，然后用金屬填充這些 孔，對于芯片間互連形成直通型互連。通過這些直通型互連的方式，芯片間互連可以被兩維地布置在芯片表面內(nèi)，以及可以形成幾百個芯 片間互連。但是，當(dāng)通過直通型互連形成幾百個芯片間互連時，僅僅1%的直 通型互連缺陷率導(dǎo)致接近零成品率的滿意的層疊半導(dǎo)體器件。由此， 額外的芯片間互連必須用于提供冗余度。作為用于芯片間互連的一種 冗余度挽救方法，作為器件制造工序中的測試步驟，在芯片間互連的 電導(dǎo)率測試中規(guī)定具有斷開或短路的缺陷芯片間互連。基于該測試結(jié)果，使用每個層疊半導(dǎo)體器件的芯片中裝備的熔絲來編程缺陷點的地 址。然后，當(dāng)使用該器件時，基于該編程地址，缺陷芯片間互連的路 徑被切換到預(yù)備的芯片間互連的路徑。但是，該方法對于每個層疊半 導(dǎo)體器件需要測試步驟和熔絲編程步驟，且因此是昂貴的。當(dāng)器件中的芯片間互連的數(shù)目是100或更多時，規(guī)定一個缺陷互連 需要七個或更多位的地址代碼，以及當(dāng)存在多個缺陷芯片間互連時， 對于每個缺陷互連的數(shù)目需要該地址代碼的量。對于每一位熔絲面積占用幾百M(fèi)m2，被熔絲占據(jù)的芯片表面的量隨熔絲數(shù)目增加而變得顯著。此外，當(dāng)在芯片層疊之前進(jìn)行測試芯片間互連的步驟時，由于層 疊芯片時連接芯片間互連時的電導(dǎo)率的缺陷而發(fā)生的故障不能被挽 救。另一方面，當(dāng)在芯片層疊之后進(jìn)行測試步驟時，封裝在芯片上的 熔絲被掩埋在層疊芯片中，由此防止激光熔絲的使用，該激光熔絲由 從芯片的正表面照射的激光切斷。即使當(dāng)被掩埋時，電熔絲也可以被 編程，但是這種熔絲僅剛開始被實際使用，因此它們的實用性被限制。在JP-A-2003-309183 (在下文稱為專利文獻(xiàn)3)中公開一種在完成 半導(dǎo)體器件之后，使用并入的電路來測試和挽救芯片間互連缺陷的技 術(shù)，該技術(shù)不同于其中在芯片制造的工序過程器件執(zhí)行芯片間互連缺 陷的測試工序和挽救的上述方法。在該方法中，用于進(jìn)行芯片間互連的電導(dǎo)率測試的測試信號的數(shù)據(jù)被全部傳輸?shù)叫酒g互連的發(fā)送側(cè)。 在這些測試信號數(shù)據(jù)通過每個單獨(dú)的芯片間互連之后，所有發(fā)送側(cè)和 接收側(cè)數(shù)據(jù)被傳輸?shù)皆谛酒瑑?nèi)的特定點設(shè)置的匹配判定電路，以將接 收側(cè)上的測試信號數(shù)據(jù)與初始測試信號數(shù)據(jù)比較。在這些數(shù)據(jù)的傳輸 中，連接觸發(fā)器并掃描數(shù)據(jù)。另外，還示出其中為每個芯片間互連提 供匹配判定電路的形式，但是在此情況下，通過再次使用芯片間互連， 通過芯片間互連之后接受的測試信號被返回到發(fā)送側(cè)，接著進(jìn)行匹配 判定。此外，在所有芯片間互連的兩端上需要諸如測試數(shù)據(jù)存儲元件、 測試結(jié)果存儲元件的部件和連接重布置電路。發(fā)明內(nèi)容在其中層疊芯片的層疊半導(dǎo)體器件中，在器件的使用過程器件， 芯片間互連的測試和挽救是有效的，但是當(dāng)考慮起動該器件時執(zhí)行這 些工序時，優(yōu)選地在短時期中進(jìn)行一系列操作。當(dāng)該器件工作時，溫 度增加，以及在啟動時正常的芯片間互連的電導(dǎo)率可能變得有缺陷。 例如，當(dāng)芯片溫度上升到80。時，芯片和芯片互連之間的熱膨脹系數(shù)的 差異增加芯片和芯片互連之間的連接斷裂的可能性。響應(yīng)于操作過程 中這種缺陷的發(fā)生，尋找一種方法，其中在器件的操作過程中而不是 在器件的啟動時，在幾個工作頻率周期的極其短的時間間隔中進(jìn)行測 試和挽救。在專利文獻(xiàn)3中描述的方法中，測試數(shù)據(jù)的掃描需要等于芯片間互 連數(shù)目的時鐘周期的時間間隔，以及即使當(dāng)為每個芯片間互連設(shè)置匹 配判定電路和測試信號時，將接收側(cè)測試數(shù)據(jù)返回到它們的起點的時 間是必需的，為每個低電平和高電平進(jìn)行測試，以測試低電平和高電 平信號的傳輸，此外，收集測試結(jié)果和切換布線，因此在該器件的操 作過程中這些工序的執(zhí)行是有問題的。在層疊半導(dǎo)體器件中的芯片間互連使用的直通型互連的情況下， 特別是考慮芯片間互連的數(shù)目增加到幾百個或芯片間互連之間的間距低至幾十Mm，為了提供用于測試和挽救每個芯片間互連的電路，電路 規(guī)模必須被減小。為了解決上述現(xiàn)有技術(shù)固有的缺點而實現(xiàn)本發(fā)明，其目的是提供 一種半導(dǎo)體芯片、半導(dǎo)體器件、芯片間互連測試方法以及芯片間互連 切換方法，其用于檢測芯片間互連的缺陷以及根據(jù)檢測結(jié)果，切換到 正常芯片間互連。用于實現(xiàn)上述目的本發(fā)明的半導(dǎo)體器件具有包括以下的結(jié)構(gòu)用 于電連接第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的第一芯片間互連；用于 第一芯片間互連的預(yù)備的第二芯片間互連；設(shè)置在第一半導(dǎo)體芯片上 用于經(jīng)由第一芯片間互連發(fā)送測試信號到第二半導(dǎo)體芯片的測試信號 發(fā)生電路；設(shè)置在第二半導(dǎo)體芯片上的判定電路，用于在接收測試信 號時經(jīng)由第一芯片間互連提供第一控制信號和當(dāng)不接收測試信號時提 供第二控制信號，該第二控制信號是第一控制信號的反轉(zhuǎn)信號；以及 設(shè)置在第二半導(dǎo)體芯片上的切換電路，用于在接收來自判定電路的第 一控制信號作為輸入時，設(shè)置第一芯片間互連作為電連接第一半導(dǎo)體 芯片和第二半導(dǎo)體芯片的路徑，以及在接收第二控制信號作為輸入時， 設(shè)置第二芯片間互連作為路徑。根據(jù)本發(fā)明，如果來自測試信號發(fā)生電路的測試信號從第一半導(dǎo) 體芯片經(jīng)由第一芯片間互連到達(dá)第二半導(dǎo)體芯片，第一芯片間互連被 選為芯片間路徑。另一方面，如果該測試信號沒有到達(dá)第二半導(dǎo)體芯 片，那么判定第一芯片間互連中的故障，以及作為預(yù)備互連的第二芯 片間互連被選為該路徑。在本發(fā)明中，用于電連接多個半導(dǎo)體芯片的芯片間互連經(jīng)受用于 檢査芯片間互連是否起作用的判定，并根據(jù)該判定結(jié)果，執(zhí)行切換到 正常芯片間互連。如果可以在幾個工作頻率周期內(nèi)執(zhí)行從判定到切換 的這些工序，那么即使當(dāng)半導(dǎo)體器件的操作過程中芯片間互連變得有缺陷時，也可以實現(xiàn)復(fù)位到預(yù)備的芯片間互連。


圖l示出了示例性實施例的層疊半導(dǎo)體器件的結(jié)構(gòu)實例的示意性視圖；圖2示出了用于連接圖1所示的電路100A和電路100B的互連的實例。圖3示出了芯片間互連切換方法的過程的流程圖；圖4示出了測試判定電路的結(jié)構(gòu)的實例；圖5示出了測試判定電路的另一結(jié)構(gòu)的實例；圖6示出了在常備的芯片間互連正常時和在芯片間互連有缺陷時 的信號波形；圖7示出了其中在芯片A上設(shè)置多個常備芯片間互連的結(jié)構(gòu)的實例 的示意性視圖；圖8示出了在芯片A上也進(jìn)行常備和預(yù)備的芯片間互連之間的選擇 時的電路結(jié)構(gòu)的實例；圖9是工作實例1的層疊半導(dǎo)體器件的示意性視圖； 圖10示出了芯片A和芯片B的冗余度挽救電路結(jié)構(gòu)的實例； 圖11示出了通過圖10中所示的結(jié)構(gòu)的工作產(chǎn)生的信號波形； 圖12A示出了工作實例2的層疊半導(dǎo)體器件的結(jié)構(gòu)實例的示意性視圖；圖12B是圖12A所示的層疊半導(dǎo)體器件的冗余度切換部分的放大 視圖；以及圖13示出了圖12A中所示的芯片C和芯片D的冗余度挽救電路結(jié)構(gòu)的實例。參考數(shù)字的說明 4 測試信號發(fā)生電路 8 測試判定電路 1-3， 5， 6 三態(tài)緩沖器具體實施方式
本發(fā)明的半導(dǎo)體器件包括用于傳送測試信號到芯片間互連的電 路；用于根據(jù)該測試信號是否被接收到來判定芯片間互連是否有缺陷 的電路；以及用于切換具有故障的芯片間互連到預(yù)備芯片間互連的電 路。接下來說明本示例性實施例的半導(dǎo)體器件。下面的說明考慮具有 其中層疊多個半導(dǎo)體芯片的結(jié)構(gòu)的層疊半導(dǎo)體器件。圖l示出了示例性實施例的層疊半導(dǎo)體器件的結(jié)構(gòu)實例的示意性 視圖。如圖1所示，層疊的半導(dǎo)體器件具有其中在芯片B上層疊芯片A的 結(jié)構(gòu)。在芯片A上設(shè)置電路100A，以及在芯片B上設(shè)置電路100B。在芯 片A和芯片B之間設(shè)置用于在芯片之間傳送信號的芯片間互連。芯片間 互連包括常備芯片間互連110，此外，包括預(yù)備芯片間互連120，其當(dāng) 常備芯片間互連110由于斷開或短路變得有缺陷時，變?yōu)榇嬖摮湫?片間互連110的互連。此外，常備芯片間互連110和預(yù)備芯片間互連120 是直通型互連，以及在圖l中被示意地示出。圖2示出了用于連接圖1所示的電路100A和電路100B的互連實例。如圖2所示，在接合芯片A上的電路100A和常備芯片間互連110的 布線中串聯(lián)連接三態(tài)緩沖器l。此外，電路100A和三態(tài)緩沖器1之間的 接合點通過布線連接到預(yù)備芯片間互連120，且在該布線中間串聯(lián)三態(tài) 緩沖器2。更進(jìn)一步，測試信號發(fā)生電路4被連接到三態(tài)緩沖器1和常備 芯片間互連110之間的接合點。此外，在該接合點和測試信號發(fā)生電路 4之間串聯(lián)連接三態(tài)緩沖器3。在芯片B上，在接合電路100B和常備芯片間互連110的布線中串聯(lián) 連接三態(tài)緩沖器5。此外，預(yù)備芯片間互連120通過布線連接到電路100B 和三態(tài)緩沖器5之間的接合點，以及在該布線的中間串聯(lián)三態(tài)緩沖器6。 更進(jìn)一步，測試判定電路8被連接到三態(tài)緩沖器5和常備芯片間互連110 之間的接合點。在該接合點和測試判定電路8之間串聯(lián)連接三態(tài)緩沖器 7。測試判定電路S和三態(tài)緩沖器5通過布線連接，以及從測試判定電路 8提供的信號被作為控制信號施加到三態(tài)緩沖器5。根據(jù)作為輸入而接收的控制信號的電平，圖2中所示的三態(tài)緩沖器 進(jìn)入連接內(nèi)部(IN)和外部(OUT)的"啟用"狀態(tài)，或反之，進(jìn)入高 阻態(tài)。進(jìn)入高阻態(tài)導(dǎo)致相當(dāng)于內(nèi)部與外面絕緣的狀態(tài)。在圖2所示的情 況中，當(dāng)控制信號具有低電平電壓時，在控制信號輸入端具有周期的 三態(tài)緩沖器l， 2和5被啟用。當(dāng)控制信號具有高電平電壓時，在控制信 號輸入端缺乏周期的三態(tài)緩沖器6被啟用。在芯片A上，如果三態(tài)緩沖器1和2被啟用，那么來自電路100A的 信號被發(fā)送到常備芯片間互連110和預(yù)備芯片間互連120。在芯片B上， 連接到常備芯片間互連110的輸出的三態(tài)緩沖器5或連接到預(yù)備芯片間 互連120的輸出的三態(tài)緩沖器6被啟用。如果在常備芯片間互連110中沒 有諸如故障的問題，來自測試判定電路8的控制信號使得常備芯片間互 連110側(cè)上的三態(tài)緩沖器5進(jìn)入啟用狀態(tài)，且常備芯片間互連110被選為 到電路100B的信號路徑。如果常備芯片間互連110有缺陷，那么來自測 試判定電路8的控制信號使得預(yù)備芯片間互連120側(cè)上的三態(tài)緩沖器6 進(jìn)入啟用狀態(tài)，以及預(yù)備芯片間互連120被選為到電路100B的信號路 徑。三態(tài)緩沖器5和6用作用于選擇芯片間互連的切換電路。接下來說明圖2所示的電路的工作。圖3示出了芯片間互連切換方 法的過程的流程圖。信息"l"對應(yīng)于信號電平的高電平，以及信息"O" 對應(yīng)于信號電平的低電平。在啟動層疊半導(dǎo)體器件時，從芯片B上的測試判定電路8到三態(tài)緩沖器5和6的輸出被設(shè)為初始值"1"，由此在初始狀態(tài)中，預(yù)備芯片間互 連120被選為發(fā)送信號到電路100b的芯片間互連。接下來，為了測試芯片間互連，從芯片A的電路100A的芯片間互 連的路徑上的三態(tài)緩沖器1和2被從啟用狀態(tài)切換為高阻抗，以啟用從 測試信號發(fā)生電路4連接到常備芯片間互連110的路徑上的三態(tài)緩沖器 3。在該狀態(tài)中，該測試信號被經(jīng)由常備芯片間互連110發(fā)送到芯片B(步 驟IOI)。測試判定電路8判定來自芯片A的測試信號是否被接收到(步驟 102)。如果常備芯片間互連110是正常的，那么該測試信號被傳輸?shù)?芯片B并被發(fā)送到測試判定電路8。測試判定電路8在接收作為控制信號 的測試信號時，將其輸出從初始值"1"改變?yōu)?0"(步驟103)。該值被 保存在測試判定電路8中作為判定結(jié)果。在從測試判定電路8接收信息 "O"作為控制信號時，三態(tài)緩沖器5進(jìn)入啟用狀態(tài)。另一方面，三態(tài)緩沖 器6的啟用狀態(tài)被取消，由此常備芯片間互連110被選為路徑(步驟 104)。相反地，如果在步驟102中常備芯片間互連110有缺陷，那么從測 試信號發(fā)生電路4提供的測試信號沒有被發(fā)送到測試判定電路8。在此 情況下，作為判定結(jié)果保存在測試判定電路8中的值保持初始值'T'，而 不改變(步驟105)，由此傳送信號到電路100B的芯片間互連是在初始 狀態(tài)中被選擇的預(yù)備芯片間互連120 (步驟106)。通過檢查源于步驟102的判定結(jié)果的測試判定電路8的輸出信號， 常備芯片間互連110可以被判定為正?；蛴腥毕?。結(jié)果，從步驟101至 103和步驟105的工序相當(dāng)于用于檢査常備芯片間互連110是否正常的 測試方法的過程。此外，在規(guī)定時間，在兩個芯片之間進(jìn)行圖3所示的 測試方式和互連切換方法，以及進(jìn)行這些測試的次數(shù)不限于一次，以及可以是多次。如果常備芯片間互連110是正常的，那么芯片B的測試判定電路8的判定結(jié)果是"0"。該判定結(jié)果被應(yīng)用為到芯片B的芯片間互連的輸出 部分中的三態(tài)緩沖器5和6的輸入，作為開關(guān)控制信號。然后預(yù)備芯片 間互連120側(cè)上的三態(tài)緩沖器6進(jìn)入高阻態(tài)，常備芯片間互連110側(cè)上的 三態(tài)緩沖器5進(jìn)入啟用狀態(tài)，以及該路徑切換到常備芯片間互連IIO。 另一方面，如果常備芯片間互連110有缺陷，那么測試判定電路8的判 定結(jié)果保持為"l"而不改變，以及因此預(yù)備芯片間互連120保持在選擇狀 態(tài)。接下來說明測試判定電路8。圖4示出了測試判定電路的結(jié)構(gòu)實例。如圖4所示，測試判定電路8 具有一結(jié)構(gòu)，包括觸發(fā)電路30，以及進(jìn)行通過芯片間互連交換的數(shù)據(jù) 的頻率級別的測試判定。與該工作頻率下重復(fù)低電平和高電平的數(shù)據(jù) 等效的觸發(fā)波形被取作測試信號。經(jīng)過芯片間互連到觸發(fā)電路30的時鐘輸入端的觸發(fā)波形信號的施 加使得數(shù)據(jù)輸入值的輸出時序不同，這取決于觸發(fā)電路30的類型。當(dāng) 觸發(fā)電路30是檢測時鐘輸入波形的上升沿的類型時，當(dāng)輸入測試信號 從低電平轉(zhuǎn)變到高電平時，觸發(fā)電路30提供數(shù)據(jù)輸入值。當(dāng)觸發(fā)電路 30是檢測時鐘輸入波形的下降沿的類型時，當(dāng)輸入測試信號從高電平 轉(zhuǎn)變到低電平時，觸發(fā)電路30提供數(shù)據(jù)輸入值。由此，不論那種狀況， 觸發(fā)電路30的數(shù)據(jù)輸出首先被設(shè)為"1"，以及如果數(shù)據(jù)輸入成為"O"，只 有當(dāng)在時鐘端接收觸發(fā)信號作為輸入時，該輸出改變?yōu)?0"。圖5示出了測試判定電路的另一結(jié)構(gòu)的實例。如圖5所示，測試判 定電路8是包括其中兩個觸發(fā)電路34和35被串聯(lián)連接的移位寄存器的 結(jié)構(gòu)。在此情況下，只有當(dāng)?shù)綍r鐘端的觸發(fā)波形進(jìn)行從低電平到高電平的兩次或更多次轉(zhuǎn)變時，該輸出才轉(zhuǎn)變?yōu)?O"，因此允許更可靠的判定。接下來通過信號波形描述上述操作。圖6示出了當(dāng)常備芯片間互連正常時和當(dāng)芯片間互連有缺陷時的 信號波形。在此情況下，測試判定電路8具有包括檢測上升沿的類型的 一個觸發(fā)電路的結(jié)構(gòu)。當(dāng)通過控制信號TEN啟用圖2中所示的芯片A的三態(tài)緩沖器3和芯 片B的三態(tài)緩沖器7時，開始該測試模式。芯片A的測試信號發(fā)生電路4 發(fā)送測試信號TSG的觸發(fā)波形到常備芯片間互連llO。當(dāng)常備芯片間互 連110正常時，測試信號TSG被作為輸入施加到圖4所示的芯片B的測試 判定電路8的觸發(fā)電路30的時鐘輸入端。當(dāng)接收的測試信號TSG從低電 平轉(zhuǎn)變到高電平時，觸發(fā)電路30提供數(shù)據(jù)輸入值"0"到輸出端。如圖6 所示，在測試信號TSG上升時，輸出值SWB變?yōu)橛蓪嵕€所示的低電平。另一方面，當(dāng)常備芯片間互連UO由于例如斷開，而變得有缺陷時， 觸發(fā)電路30的時鐘輸入端保持高阻態(tài)，或在短路的情況下，變?yōu)楣潭?電壓如地電位或電源電位，保持在該電壓而不改變。結(jié)果，觸發(fā)電路 30保持提供初始值"1"的狀態(tài)且不提供數(shù)據(jù)輸入值"0"到輸出端。如圖6 所示，輸出值SWB保持由虛線所示的高電平。通過該測試方式，通過僅僅檢測從低電平到高電平的一次轉(zhuǎn)變， 可以進(jìn)行考慮高電平信號的傳輸和低電平信號的傳輸?shù)呐卸?。換句話 說，不需要比較發(fā)送側(cè)上的高電平信號和接收側(cè)上的高電平或發(fā)送側(cè) 上的低電平和接收側(cè)上的低電平。此外，如圖4所示，觸發(fā)電路30的輸出值SWB不改變切換常備芯片 間互連110和預(yù)備芯片間互連120的三態(tài)緩沖器27和28的控制信號，且因此在測試的同時切換該互連。如果在最小的一個數(shù)據(jù)芯片間輸入/輸出周期中從測試到互連切 換的處理完成，不僅在器件的啟動時而且在操作過程中可以適當(dāng)?shù)夭?入測試和互連切換操作。這些性能對于處理操作過程中芯片溫度上升 時發(fā)生的芯片之間的互連缺陷是有效的。用于一個常備芯片間互連的上述測試和互連切換控制需要的最小 電路結(jié)構(gòu)是接收側(cè)芯片B上的測試判定電路的一個觸發(fā)電路、兩個三態(tài)緩沖器、 一個預(yù)備芯片間互連以及一個三態(tài)緩沖器，如圖4所示。另一 方面，在如圖2所示的發(fā)送側(cè)芯片A上測試信號發(fā)生電路是必需的。但 是，該測試信號是其中低電平電壓和高電平電壓重復(fù)的觸發(fā)信號，以 及用于電路100A的同步的時鐘信號或頻分時鐘信號因此可以被用作該 測試信號，由此不必添加諸如測試信號發(fā)生電路的新電路。由此，即 使當(dāng)芯片間互連的數(shù)目約為幾百個的量級時，用于測試和切換的電路 規(guī)模也可以保持較小。通過圖2的結(jié)構(gòu)進(jìn)行芯片間互連的冗余度挽救的測試和自動切換， 但是來自電路100A的信號流向常備芯片間互連和預(yù)備芯片間互連?？?慮互連的充電和放電的功耗，選擇芯片間互連的輸入側(cè)上的任何一個 路徑也是有利的。接下來說明通過用于多個常備芯片間互連的一個預(yù)備芯片間互連 進(jìn)行冗余度挽救的情況。圖7示出了其中在芯片A上設(shè)置多個常備芯片間互連的結(jié)構(gòu)的實例 的示意性視圖。如圖7所示，在芯片A上設(shè)置電路100A、電路100A'和電路100A"。 電路100A通過三態(tài)緩沖器9連接到常備芯片間互連llla且通過三態(tài)緩沖器10連接到預(yù)備芯片間互連121。電路100A'通過三態(tài)緩沖器11連接到 常備芯片間互連111A"且通過三態(tài)緩沖器12連接到預(yù)備芯片間互連 121。電路100A"通過三態(tài)緩沖器13連接到常備芯片間互連111A'"以及通 過三態(tài)緩沖器14連接到預(yù)備芯片間互連121。當(dāng)通過如圖2所示的一個預(yù)備芯片間互連為一個常備芯片間互連 實現(xiàn)冗余度挽救時，不必選擇輸入側(cè)上的哪個常備芯片間互連和預(yù)備 芯片間互連到芯片A上的芯片間互連，但是對于從芯片B上的芯片間互 連的輸出端，選擇是必須的。相反，當(dāng)通過用于多個常備芯片間互連 的一個預(yù)備芯片間互連實現(xiàn)冗余度挽救時，在到該芯片間互連的輸入 側(cè)上選擇如圖7所示的哪個常備芯片間互連和預(yù)備芯片間互連是必需 的，以將有缺陷的常備芯片間互連與其他正常的常備芯片間互連相區(qū) 分。圖S示出了在芯片A上也進(jìn)行常備和預(yù)備芯片間互連的選擇時的芯 片A和芯片B的電路結(jié)構(gòu)的實例。如圖8所示，芯片A的電路100A經(jīng)由三態(tài)緩沖器15連接到常備芯片 間互連110以及經(jīng)由三態(tài)緩沖器16連接到預(yù)備芯片間互連120。測試信 號發(fā)生電路19經(jīng)由三態(tài)緩沖器17連接到布線的接合點，該布線的接合 點連接電路100A和預(yù)備芯片間互連110。此外，測試判定電路20經(jīng)由三 態(tài)緩沖器18連接到相同的接合點。當(dāng)控制信號是低電平時，三態(tài)緩沖 器15和18被啟用，以及當(dāng)控制信號是高電平時，三態(tài)緩沖器16和17被 啟用?？紤]芯片B，電路B經(jīng)由三態(tài)緩沖器21連接到常備芯片間互連110， 以及經(jīng)由三態(tài)緩沖器22連接到預(yù)備芯片間互連120。測試信號發(fā)生電路 25經(jīng)由三態(tài)緩沖器23連接布線的接合點，該布線的接合點連接電路 IOOB和常備芯片間互連IIO。此外，測試判定電路26經(jīng)由三態(tài)緩沖器24 連接到相同的接合點。當(dāng)控制信號是低電平時，三態(tài)緩沖器21和23被啟用，以及當(dāng)控制信號是高電平時，三態(tài)緩沖器22和24被啟用。 接下來說明圖8所示的電路結(jié)構(gòu)的工作。當(dāng)層疊半導(dǎo)體器件被啟動時，芯片A和芯片B上的測試判定電路20 和26的輸出被設(shè)為初始值"1"，由此在它們的初始狀態(tài)中，常備芯片間 互連110之前和之后的三態(tài)緩沖器15和21處于高阻態(tài)。此外，預(yù)備芯片 間互連120之前和之后的三態(tài)緩沖器16和22處于啟用狀態(tài)，由此電路 100A和電路100B處于其中不通過常備芯片間互連110而是通過預(yù)備芯 片間互連120進(jìn)行信號交換的狀態(tài)。接下來芯片A的測試信號發(fā)生電路19提供并發(fā)送測試信號到常備 芯片間互連IIO。當(dāng)常備芯片間互連110正常時，該測試信號被傳輸?shù)?芯片B并作為輸入被施加到測試判定電路26。在接收該測試信號時，測 試判定電路26改變判定結(jié)果為"0"并保存該值，在初始狀態(tài)中，該判定 結(jié)果是"1"。當(dāng)測試判定電路26的輸出變?yōu)?0"時，該判定結(jié)果用作切換 控制信號，以啟用三態(tài)緩沖器21和將三態(tài)緩沖器22設(shè)置為高阻抗，以 及在芯片B上，具有電路B的路徑從預(yù)備芯片間互連120切換到常備芯片 間互連IIO。當(dāng)常備芯片間互連110有缺陷時，從芯片A提供的測試信號不被發(fā) 送到芯片B的測試判定電路26。在此情況下，在測試判定電路26中保存 作為判定結(jié)果的值是初始值"l"，而不被改變。結(jié)果，在芯片B上，預(yù) 備芯片間互連120被保持為具有電路100B的路徑。芯片B上的測試信號發(fā)生電路25提供并發(fā)送測試信號到常備芯片 間互連IIO。芯片A的測試判定電路20現(xiàn)在進(jìn)行如下判定。如果常備芯 片間互連110是正常的，那么測試判定電路20接收該測試信號和提供"0" 作為輸出。但是，如果常備芯片間互連110有缺陷，那么測試判定電路 20不接收該測試信號并提供初始值"1"作為輸出，而不改變。如果常備芯片間互連110是正常的，那么三態(tài)緩沖器15被啟用，三態(tài)緩沖器16進(jìn)入高阻態(tài)，以及具有電路A的路徑從預(yù)備芯片間互連120 切換到芯片A上的常備芯片間互連llO。如果常備芯片間互連110有缺 陷，那么預(yù)備芯片間互連120被保持為具有芯片A上的電路100a的路徑。以此方式，從兩個方向測試上和下芯片間互連以及在芯片A和芯片 B上通過常備和預(yù)備芯片間互連的任何一個選擇路徑，當(dāng)常備芯片間互 連正常時選擇常備芯片間互連，以及當(dāng)常備芯片間互連有缺陷時選擇 預(yù)備芯片間互連，以執(zhí)行冗余度挽救。即使當(dāng)存在多個芯片間互連時，通過每個芯片間互連，同時進(jìn)行 向上和向下雙向測試并自動切換路徑。即使當(dāng)存在三個或更多層疊芯 片時，實現(xiàn)用于每個芯片的上述方法允許對于多個芯片同時進(jìn)行用于 冗余度挽救的路徑的測試和自動切換。由此，在啟動時或在層疊半導(dǎo) 體器件的操作過程中，可以在短時間間隔中進(jìn)行芯片間互連的測試和 冗余度挽救。此外，使得測試信號的傳輸時機(jī)和傳輸時段對應(yīng)于芯片A和芯片B 之間交換的數(shù)據(jù)的輸入/輸出周期。如果在數(shù)據(jù)輸入/輸出的一個周期內(nèi) 完成從測試到互連切換的處理，不僅在器件的啟動時而且在操作過程 期間也可以適當(dāng)?shù)夭迦霚y試和互連切換操作。在本發(fā)明中，用于電連接多個半導(dǎo)體芯片的芯片間互連經(jīng)受判定， 用于檢査芯片間互連是正常或有缺陷，以及根據(jù)該判定結(jié)果切換到正 常的芯片間互連。如果在幾個工作頻率周期中進(jìn)行從該互連的判定到 切換的處理，即使當(dāng)在半導(dǎo)體器件的操作過程中芯片間互連變得有缺 陷時，也可以實現(xiàn)復(fù)位到預(yù)備芯片間互連。此外，與通過熔絲的現(xiàn)有 晶片測試和挽救方法相比，本發(fā)明不僅減小制造時測試工序的成本而 且消除熔絲的需要。工作實例l接下來參考

本工作實例的層疊半導(dǎo)體器件的結(jié)構(gòu)。圖9是 本工作實例l的層疊半導(dǎo)體器件的示意性視圖。如圖9所示，本工作實例的層疊半導(dǎo)體器件具有其中在芯片B上層 疊芯片A的結(jié)構(gòu)。在芯片A上設(shè)置電路100A和電路100A'。在芯片B上設(shè) 置電路100B和電路100B'。通過常備芯片間互連111A、常備芯片間互連 111A'以及預(yù)備芯片間互連121實現(xiàn)芯片之間的連接。在本工作實例中，芯片A和芯片B被層疊，為了從芯片A傳送信號 到芯片B，設(shè)置兩個常備芯片間互連和一個預(yù)備芯片間互連。當(dāng)兩個常 備芯片間互連的任何一個中發(fā)生電氣缺陷如斷開或短路時，通過切換 缺陷芯片間互連到預(yù)備芯片間互連的傳輸路徑實現(xiàn)冗余度挽救。接下來說明圖9所示的芯片A和芯片B的冗余度挽救電路的結(jié)構(gòu)。 圖10示出了芯片A和芯片B的冗余度挽救電路結(jié)構(gòu)的實例。如圖10所示，在芯片A上的各自的路徑上設(shè)置用于選擇從電路 100A到常備芯片間互連111A的路徑的三態(tài)緩沖器36和用于選擇從電路 100A到預(yù)備芯片間互連121的路徑的三態(tài)緩沖器37的每一個。此外，在 各自的路徑上設(shè)置用于選擇從電路100A'到常備芯片間互連111A'的路 徑的三態(tài)緩沖器38和用于選擇從電路100A'到預(yù)備芯片間互連121的路 徑的三態(tài)緩沖器39的每一個。在芯片A上設(shè)置用于發(fā)送測試信號到芯片B的測試信號發(fā)生電路 44和用于判定從芯片B接收的測試信號的觸發(fā)電路45和46。芯片A的測 試信號發(fā)生龜路44經(jīng)由三態(tài)緩沖器40連接到常備芯片間互連111A的路 徑。測試信號發(fā)生電路44經(jīng)由三態(tài)緩沖器42進(jìn)一步連接到常備芯片間 互連l 11 A'的路徑。觸發(fā)電路45經(jīng)由三態(tài)緩沖器41連接到來自常備芯片間互連llla的路徑。觸發(fā)電路46經(jīng)由三態(tài)緩沖器43連接到來自常備芯片 間互連111A'的路徑。作為輸入施加到三態(tài)緩沖器40和41的控制信號選 擇來自測試信號發(fā)生電路44的測試信號被發(fā)給芯片B或從芯片B接收的 測試信號被施加到觸發(fā)電路45作為輸入。三態(tài)緩沖器42和43也分別類 似于三態(tài)緩沖器40和41地工作。如圖10所示，在芯片B上的各自的路徑上設(shè)置用于選擇從常備芯片 間互連111A到電路100B的路徑的三態(tài)緩沖器47和用于選擇從預(yù)備芯片 間互連121到電路100B的路徑的三態(tài)緩沖器48的每一個。在各自的路徑 上設(shè)置用于選擇從常備芯片間互連111B'到電路100B'的路徑的三態(tài)緩 沖器49和用于選擇從預(yù)備芯片間互連121到電路100B'的路徑的三態(tài)緩 沖器50。在芯片B上設(shè)置用于發(fā)送測試信號到芯片A的測試信號發(fā)生電路 55和用于判定從芯片A接收的測試信號的觸發(fā)電路56和57。芯片B上的 測試信號發(fā)生電路55經(jīng)由三態(tài)緩沖器51連接到常備芯片間互連111A的 路徑，以及經(jīng)由三態(tài)緩沖器53進(jìn)一步連接到常備芯片間互連111A'的路 徑。觸發(fā)電路56經(jīng)由三態(tài)緩沖器52連接來自常備芯片間互連llla的路 徑。觸發(fā)電路57經(jīng)由三態(tài)緩沖器54連接來自常備芯片間互連111A'的路 徑。施加到三態(tài)緩沖器51和52的控制信號選擇來自測試信號產(chǎn)生電路 55的測試信號被發(fā)送到芯片A或從芯片A接收的測試信號被施加到觸發(fā) 電路56作為輸入。三態(tài)緩沖器53和54的工作分別類似于三態(tài)緩沖器51 和52。為了在該工作頻率給出等于數(shù)據(jù)的高電平和低電平的重復(fù)的觸發(fā) 波形，在接收工作頻率的時鐘信號時，測試信號產(chǎn)生電路44和55頻分 并提供這些信號。接下來參考圖10所示的電路結(jié)構(gòu)實例，說明在啟動本工作實例的 層疊半導(dǎo)體器件時進(jìn)行芯片間互連的測試和冗余度挽救切換的操作，圖11示出了由圖10所示的結(jié)構(gòu)的工作產(chǎn)生的信號波形。這里假定常備 芯片間互連111A有電氣缺陷，常備芯片間互連111A'是正常的。首先，對于四個位置中的測試判定電路的觸發(fā)電路45， 46， 56和 57，輸出被設(shè)為初始值'T'，由此選擇預(yù)備芯片間互連121的路徑且不選 擇常備芯片間互連111A和111A'。為了測試常備芯片間互連111A和111A'是正?；蛴腥毕莸?，高電平 控制信號TEN被時加到三態(tài)緩沖器40和三態(tài)緩沖器42作為輸入，以及這 些電路處于啟用狀態(tài)(圖11中的虛線T1)。芯片A的測試信號發(fā)生電路 44產(chǎn)生低電平和高電平觸發(fā)信號TSG，并發(fā)送該觸發(fā)信號到三態(tài)緩沖器 40和42作為測試信號。常備芯片間互連111A有電氣缺陷，且因此從三 態(tài)緩沖器40發(fā)送的觸發(fā)信號不到達(dá)芯片B。常備芯片間互連111A'是正 常的，且因此從三態(tài)緩沖器42發(fā)送的觸發(fā)信號到達(dá)芯片B。在芯片B上，通過控制信號，三態(tài)緩沖器52和54處于啟用狀態(tài)，以 便來自每個常備芯片間互連111A和111A'的信號被輸入到每個觸發(fā)電 路56和57的時鐘輸入端，其中觸發(fā)電路56和57是測試判定電路。因為 常備芯片間互連111A有電氣缺陷，觸發(fā)信號不被作為輸入施加到觸發(fā) 電路56的時鐘輸入端，觸發(fā)電路56判定該缺陷狀態(tài)，以及觸發(fā)電路56 的輸出SWB保持初始值"1"，不被改變。另一方面，因為常備芯片間互連111A'是正常的，觸發(fā)信號被作為 輸入施加到觸發(fā)電路57的時鐘輸入端作為輸入，其中該觸發(fā)信號是來 自芯片A的測試信號，且觸發(fā)電路57判定該正常狀態(tài)，由此觸發(fā)電路57 的輸出SWB'從初始值"1"轉(zhuǎn)變?yōu)檩斎胫?0"(圖11中的虛線T1和T2的間 隔)。由此，到電路100B的路徑保持使用預(yù)備芯片間互連121的路徑， 但是到電路100B'的路徑被切換到使用常備芯片間互連111A'的路徑。以 此方式，選擇芯片B上的路徑。該選擇的路徑的狀態(tài)被保持直到觸發(fā)電 路57被再次設(shè)為初始值(初始化)或直到層疊半導(dǎo)體器件的電源被切斷以及提供給觸發(fā)電路57的電源被停止。接下來芯片B的測試信號發(fā)生電路55發(fā)送測試信號到芯片A，和如 下進(jìn)行芯片A上的路徑的選擇。在芯片B上，當(dāng)通過低電平控制信號TEN 啟用三態(tài)緩沖器51和53時，從測試信號發(fā)生電路55提供的作為輸出的 觸發(fā)信號被發(fā)送給常備芯片間互連111A和常備芯片間互連111A'，作為測試信號。常備芯片間互連111A有電氣缺陷，因此觸發(fā)信號不被作為輸入施 加到芯片A上的觸發(fā)電路45的時鐘輸入端，以及觸發(fā)電路45保持輸出 SWA的初始值"1"。另一方面，常備芯片間互連111A'是正常的，因此 觸發(fā)信號被作為輸入施加到芯片A上的觸發(fā)電路46的時鐘輸入端，以及 觸發(fā)電路46導(dǎo)致輸出SWA'從初始值"1"轉(zhuǎn)變到輸入值"0"(圖ll中的虛 線T2和T3的間隔)。結(jié)果，到電路100A的路徑保持不變，為使用預(yù)備 芯片間互連121的路徑，但是到電路100A'的路徑被切換到使用常備芯片 間互連111A'的路徑。以此方式，選擇芯片A上的路徑。該選擇的路徑 的狀態(tài)保持直到觸發(fā)電路46被再次設(shè)為初始值或直到提供給層疊半導(dǎo) 體器件的電源被切斷。如以上說明所述，通過從芯片A傳送測試信號到芯片B并從芯片B 傳送測試信號到芯片A，進(jìn)行測試判定和路徑切換，在芯片A和芯片B 上判定芯片間互連的路徑。在兩個工作頻率周期的時間間隔中完成該 測試過程。此外，測試信號的判定間隔受控制信號TEN的高電平或低電 平的時間間隔限制。因此，以其中芯片間互連導(dǎo)電但是具有極其高的 電阻的缺陷為例，當(dāng)測試信號通過芯片間互連時它的波形極其鈍化， 且因此在該判定間隔內(nèi)芯片間互連可以被確定為有缺陷，而不完成轉(zhuǎn) 變作為輸入施加到觸發(fā)器的測試信號。通過層疊半導(dǎo)體器件內(nèi)并入的電路，進(jìn)行芯片間互連的測試和路 徑切換，因此在啟動操作時或器件的操作過程中可以自動進(jìn)行開始測試的所有過程，施加作為輸入的測試圖形到芯片間互連，并實現(xiàn)冗余 度挽救。本工作實中的說明被視為是其中常備芯片間互連111A有缺陷且常備芯片間互連111A'正常的情況，但是當(dāng)常備芯片間互連111A正常且常備芯片間互連111A'有缺陷時，選擇常備芯片間互連111A用于電路 1 OOA和電路1 OOB之間的傳送，以及在電路1 OOA'和電路1 OOB'之間的傳 送中選擇預(yù)備芯片間互連121。此外，當(dāng)常備芯片間互連111A和常備芯 片間互連111A'都正常時，選擇這些芯片間互連被選擇作為路徑，以及 不選擇預(yù)備芯片間互連121。盡管本工作實例中的常備芯片間互連的數(shù)目是兩個，但是該數(shù)目 可以被增加以及為每個芯片間互連布置判定電路。但是在此情況下， 預(yù)備芯片間互連的數(shù)目也可能增加，為了選擇用于冗余挽救的切換時 使用哪個預(yù)備芯片間互連，必須增加功能。盡管本工作實例中的芯片間互連采用直通型互連，但是該互連也 可以是不貫穿芯片的互連，如引線鍵合互連或其中面對面放置具有電 路的芯片表面然后倒裝芯片鍵合輸入/輸出信號焊盤的集成電路。盡管，在本工作實例中采用其中多個芯片被垂直地層疊的結(jié)構(gòu)， 但是也可以采用其中芯片被水平地排列的結(jié)構(gòu)。三個或更多芯片可以 被水平地排列。在此情況下，也可以進(jìn)行相同的芯片間互連測試和切 換。對于包括多個芯片的兩個或更多半導(dǎo)體器件或?qū)⒎蛛x的半導(dǎo)體器 件的芯片連接在一起的互連的情況，也可以實現(xiàn)類似效果。工作實例2本工作實例的層疊半導(dǎo)體器件是其中層疊五個芯片的器件。 圖12A示出了本工作實例的層疊半導(dǎo)體器件的結(jié)構(gòu)的示意性視圖。圖12B是由圖12A中的虛線所示的冗余度切換部分的部分放大視圖。如圖12A所示，層疊半導(dǎo)體器件具有其中從底部依次層疊芯片E、 芯片D、芯片C、芯片B和芯片A的結(jié)構(gòu)。對于每個芯片之間的四個常備 芯片間互連提供一個預(yù)備芯片間互連。在圖12A中，僅對于芯片A和芯 片B之間的互連示出常備芯片間互連112和預(yù)備芯片間互連122的參考 數(shù)字。圖12B示出了芯片C和芯片D的冗余度切換部分。這里，為了簡化 該說明，僅采用四個常備芯片間互連的一個。如圖12B所示，芯片C和 芯片D之間的常備芯片間互連112經(jīng)由芯片C上的三態(tài)緩沖器60和58連 接到芯片B和芯片C之間的常備芯片間互連113，此外，經(jīng)由芯片D上的 三態(tài)緩沖器62和64連接到芯片D和芯片E之間的常備芯片間互連114。芯片C和芯片D之間的預(yù)備芯片間互連122經(jīng)由芯片C中的三態(tài)緩 沖器61和59連接到芯片B和芯片C之間的預(yù)備芯片間互連123，此外，經(jīng) 由芯片D上的三態(tài)緩沖器63和65連接到芯片D和芯片E之間的預(yù)備芯片 間互連124。在芯片C上，為了連接三態(tài)緩沖器60和58的接合點和三態(tài)緩沖器61 和59的接合點，設(shè)置芯片-C內(nèi)部布線131。在芯片D上，為了將三態(tài)緩 沖器62和64的接合點連接到三態(tài)緩沖器63和65的接合點，設(shè)置芯片-D 內(nèi)部布線132。當(dāng)控制信號是低電平時，三態(tài)緩沖器58、 60、 62和64被啟用。當(dāng) 控制信號是高電平時，三態(tài)緩沖器59、 61、 63和65被啟用。作為輸入 施加到三態(tài)緩沖器58和59的控制信號是SW1，以及作為輸入施加到三 態(tài)緩沖器60和61的控制信號是SW2。作為輸入施加到三態(tài)緩沖器62和 63的控制信號是SW3，以及作為輸入施加到三態(tài)緩沖器64和65的控制 信號是SW4。當(dāng)在上述結(jié)構(gòu)中使得SW2和SW3為低電平時，常備芯片間互連112 被選為芯片C和芯片D之間的路徑。另一方面，當(dāng)使得SW2和SW3為高 電平時，預(yù)備芯片間互連122被選為芯片C和芯片D之間的路徑。以此方 式，可以在每個芯片之間選擇常備芯片間互連和預(yù)備芯片間互連。此 外，如果芯片C和芯片B之間的常備芯片間互連和芯片D和芯片E之間的 常備芯片間互連是正常的，那么SW1和SW4變?yōu)榈碗娖健D12B示出了其中芯片C和芯片D之間的一個常備芯片間互連(常 備芯片間互連112)有缺陷和使得SW2和SW3的信號為高電平以切換到 預(yù)備芯片間互連122的實例。接下來說明用于啟用芯片間互連是否正常的判定和圖12A中所示 的層疊半導(dǎo)體器件中的路徑切換的結(jié)構(gòu)。這里為了說明采用四個常備 芯片間互連當(dāng)中的一個常備芯片間互連。圖13示出了圖12A所示的芯片C和芯片D的冗余度挽救電路結(jié)構(gòu)的 一個實例。如圖13所示，芯片C和芯片D之間的常備芯片間互連112經(jīng)由芯片C 上的三態(tài)緩沖器6S和66連接到芯片B和芯片C之間的常備芯片間互連 113，此外，經(jīng)由芯片D上的三態(tài)緩沖器70和72連接到芯片D和芯片E之 間的常備芯片間互連114。芯片C和芯片D之間的預(yù)備芯片間互連122經(jīng)由芯片C中的三態(tài)緩 沖器69和67連接到芯片B和芯片C之間的預(yù)備芯片間互連123，此外，經(jīng) 由芯片D上的三態(tài)緩沖器73和71連接到芯片D和芯片E之間的常備芯片 間互連124。在芯片C上，為了將三態(tài)緩沖器68和66的接合點連接到三態(tài)緩沖器69和67的接合點，設(shè)置芯片-C內(nèi)部布線13L芯片-C內(nèi)部布線131被連 接到電路C。為了選擇具有芯片D的路徑，除上述結(jié)構(gòu)之外芯片C包括用于判 定來自芯片D的測試信號的觸發(fā)電路79;用于啟用是否從測試信號發(fā)生 電路(未示出)發(fā)送測試信號到芯片D的選擇的三態(tài)緩沖器75;以及NOR 電路S3，其是用于防止測試信號流到其他電路的邏輯門。三態(tài)緩沖器75的輸出端和觸發(fā)電路79的時鐘輸入端連接到常備芯 片間互連112和三態(tài)緩沖器68的接合點。觸發(fā)電路79的輸出端被連接到 三態(tài)緩沖器69的控制信號輸入端和NOR電路83的第一輸入端。不同于 三態(tài)緩沖器75的控制信號TEl的控制信號TEO被作為輸入施加到NOR 電路83的第二輸入端。NOR電路83的輸出端被連接到三態(tài)緩沖器68的 控制信號輸入端。如圖13所示，在芯片C上設(shè)置觸發(fā)電路78、三態(tài)緩沖器74和NOR 電路82，用于選擇具有芯片B的路徑。此外，芯片D包括觸發(fā)電路80和8、 三態(tài)緩沖器76和77以及NOR電路84和85，用于選擇具有芯片C和芯片E的每一個的路徑。當(dāng)高電平控制信號被接收作為輸入時，三態(tài)緩沖器66-77進(jìn)入啟用 狀態(tài)?？刂菩盘朤EO被作為輸入施加到三態(tài)緩沖器74和76，以及控制信 號TE1被作為輸入施加到三態(tài)緩沖器75和77?？刂菩盘朤E1被作為輸入 施加到NOR電路82和84，以及控制信號TEO被作為輸入施加到NOR電 路83和85。接下來參考圖13所示的電路結(jié)構(gòu)的實例，說明在啟動本工作實例 的層疊半導(dǎo)體器件時進(jìn)行芯片間互連的測試和冗余度挽救切換的操 作。在此情況下，常備芯片間互連12被假定為有電氣缺陷。用于芯片C和芯片D之間的測試判定電路的觸發(fā)電路79和80的輸 出被設(shè)為初始值"l"，由此選擇預(yù)備芯片間互連122的路徑，而不是常備 芯片間互連112的路徑。使控制信號TE0為低電平和使控制信號TE1為高電平，來啟用三態(tài) 緩沖器75。來自芯片C的測試信號被經(jīng)由三態(tài)緩沖器75發(fā)送到常備芯片 間互連112。如果常備芯片間互連112是正常的，那么在觸發(fā)電路80的 時鐘輸入端，通過常備芯片間互連112的測試信號被接收作為輸入。在 其初始狀態(tài)中，觸發(fā)電路80的輸出被設(shè)為"1"，但是在接收作為測試信 號的觸發(fā)波形時，該輸出轉(zhuǎn)變?yōu)檩斎胫?O"，由此三態(tài)緩沖器71不再被 啟用，以及電路D和預(yù)備芯片間互連122之間的連接被切斷。但是，在本工作實例中，常備芯片間互連112有缺陷，由此在觸發(fā) 電路80處沒有接收到觸發(fā)波形，以及觸發(fā)電路80的輸出"1"被保持。結(jié) 果，三態(tài)緩沖器71保持啟用狀態(tài)不變，以及電路D和預(yù)備芯片間互連122 之間的連接狀態(tài)被保持。接下來使控制信號TE0為高電平和使控制信號TE1為低電平，由此 三態(tài)緩沖器76被啟用。來自芯片D的測試信號被經(jīng)由三態(tài)緩沖器76發(fā)送 到常備芯片間互連112。芯片C的判定電路的觸發(fā)電路79判定測試信號 是否被傳遞。如果常備芯片間互連112是正常的，那么作為測試信號的 觸發(fā)波形被作為輸入施加到觸發(fā)電路79的時鐘輸入端。在接收作為測 試信號的觸發(fā)波形時，觸發(fā)電路79使得其輸出從初始值"1"轉(zhuǎn)變?yōu)檩斎?值"0"，由此三態(tài)緩沖器69不再被啟用，以及電路C和預(yù)備芯片間互連 122之間的連接被切斷。但是，在本工作實例中，常備芯片間互連112有缺陷，結(jié)果，觸發(fā) 波形沒有被施加到觸發(fā)電路79，以及觸發(fā)電路79的輸出保持"1"不變。 因此三態(tài)緩沖器69保持啟用狀態(tài)，以及電路C和預(yù)備芯片間互連122之 間的連接狀態(tài)被保持。29由此，選擇路徑，以便在芯片C和芯片D之間使用預(yù)備芯片間互連 122而不使用常備芯片間互連112。在本工作實例的半導(dǎo)體器件中，在每個芯片之間獨(dú)立地進(jìn)行缺陷 和冗余度切換的判定，因此可以與層疊芯片的數(shù)目增加無關(guān)地，避免 增加冗余度挽救需要的時間。當(dāng)由于在所有芯片上同時進(jìn)行的測試和 路徑切換引起大量瞬態(tài)電流在器件內(nèi)流動時，對于每個芯片或每個芯 片間互連，該測試起始時間可以被略微地改變，以同時減小流動的電流。本發(fā)明不受上述工作實例限制以及對本發(fā)明的范圍內(nèi)的各種改進(jìn) 來說是開放的，這些改進(jìn)當(dāng)然被包括在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括用于電連接第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的第一芯片間互連；用于為所述第一芯片間互連預(yù)備的第二芯片間互連；設(shè)置在所述第一半導(dǎo)體芯片上的測試信號發(fā)生電路，其用于經(jīng)由所述第一芯片間互連傳送測試信號到所述第二半導(dǎo)體芯片；設(shè)置在所述第二半導(dǎo)體芯片上的判定電路，其用于在經(jīng)由所述第一芯片間互連接收到所述測試信號時，提供第一控制信號，和當(dāng)未接收到所述測試信號時提供第二控制信號，所述第二控制信號是所述第一控制信號的反轉(zhuǎn)信號；以及設(shè)置在所述第二半導(dǎo)體芯片上的切換電路，用于在接收來自所述判定電路的所述第一控制信號作為輸入時，設(shè)置所述第一芯片間互連作為用于電連接所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片的路徑，以及用于在接收所述第二控制信號作為輸入時，設(shè)置所述第二芯片間互連作為所述路徑。
2. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，所述測試信號表示電壓 從低電平到高電平或從高電平到低電平的轉(zhuǎn)變。
3. 根據(jù)權(quán)利要求1或2的半導(dǎo)體器件，其中 所述判定電路包括觸發(fā)電路；以及當(dāng)在時鐘輸入端接收到所述測試信號時，所述觸發(fā)電路向所述切 換電路提供數(shù)據(jù)輸入值，作為所述第一控制信號。
4. 根據(jù)權(quán)利要求1或2的半導(dǎo)體器件，其中所述判定電路包括其中串聯(lián)連接多級觸發(fā)電路的移位寄存器；以及在時鐘輸入端處接收到數(shù)目大于所述多級的數(shù)目的多個所述測試信號時，所述移位寄存器從最后一級的輸出端向所述切換電路提供所 述多級的第一級的數(shù)據(jù)輸入值作為所述第一控制信號。
5. 根據(jù)權(quán)利要求1至4的任意一項的半導(dǎo)體器件，其中，所述切換 電路包括在所述第二半導(dǎo)體芯片的內(nèi)部電路和所述第一芯片間互連之間連 接的第一緩沖電路，用于在從所述判定電路輸入所述第一控制信號時， 將所述第一芯片間互連連接到所述內(nèi)部電路；以及在所述內(nèi)部電路和所述第二芯片間互連之間連接的第二緩沖電 路，用于在從所述判定電路輸入所述第二控制信號時，將所述第二芯 片間互連連接到所述內(nèi)部電路。
6. 根據(jù)權(quán)利要求3或4的半導(dǎo)體器件，其中，所述觸發(fā)電路保持向 所述切換電路輸出所述第一控制信號或所述第二控制信號，直到進(jìn)行 初始化或直到電源的供給被暫停。
7. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，所述測試信號發(fā)生電路 使得所述測試信號的傳輸時機(jī)和傳輸時段對應(yīng)于在所述第一半導(dǎo)體芯 片和所述第二半導(dǎo)體芯片之間交換的數(shù)據(jù)的輸入/輸出周期。
8. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，所述半導(dǎo)體器件包括三 個或更多的半導(dǎo)體芯片，以及所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體 芯片是包含在所述三個或更多的半導(dǎo)體芯片中的兩個半導(dǎo)體芯片。
9. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，所述半導(dǎo)體器件是其中 層疊了所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片的結(jié)構(gòu)。
10. 根據(jù)權(quán)利要求9的半導(dǎo)體器件，其中，所述第一芯片間互連和 所述第二芯片間互連是形成以穿過所述第一半導(dǎo)體芯片或所述第二半 導(dǎo)體芯片的直通型互連。
11. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，在啟動所述第一半導(dǎo)體 芯片和所述第二半導(dǎo)體芯片時，所述測試信號發(fā)生電路發(fā)送所述測試 信號到所述第二半導(dǎo)體芯片。
12. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，在第二半導(dǎo)體芯片和所 述第一半導(dǎo)體芯片的內(nèi)部電路的工作過程中，所述測試信號發(fā)生電路發(fā)送所述測試信號到所述第二半導(dǎo)體芯片。
13. —種具有用于連接到另一半導(dǎo)體芯片或連接到兩個或更多的 其它半導(dǎo)體芯片的芯片間互連的半導(dǎo)體芯片，所述半導(dǎo)體芯片包括這 樣的電路該電路用于產(chǎn)生表示電壓從低電平到高電平或從高電平到 低電平的轉(zhuǎn)變的測試信號、并傳送所述測試信號到所述芯片間互連以 檢查所述芯片間互連的連接狀態(tài)。
14. 一種具有用于連接到另一半導(dǎo)體芯片或連接到兩個或更多的 其它半導(dǎo)體芯片的芯片間互連的半導(dǎo)體芯片，所述半導(dǎo)體芯片包括判定電路，用于在接收到來自第一芯片間互連的用于檢査所述芯 片間互連的連接狀態(tài)的測試信號時，提供第一控制信號，和當(dāng)未接收 到所述測試信號時，提供第二控制信號，該第二控制信號是所述第一 控制信號的反轉(zhuǎn)信號；以及切換電路，用于在從所述判定電路輸入所述第一控制信號時，設(shè) 置所述第一芯片間互連，以及在輸入所述第二控制信號時，切換到第 二芯片間互連來代替所述第一芯片間互連。
15. 根據(jù)權(quán)利要求13的半導(dǎo)體芯片，包括判定電路，用于在接收來自第一芯片間互連的所述測試信號時， 提供第一控制信號，和當(dāng)未接收到所述測試信號時，提供第二控制信 號，該第二控制信號是所述第一控制信號的反轉(zhuǎn)信號；以及切換電路，用于在從所述判定電路輸入所述第一控制信號時，設(shè)置所述第一芯片間互連，和在輸入所述第二控制信號時，切換到第二 芯片間互連來代替所述第一芯片間互連。
16. —種芯片間互連測試方法，該方法是用來測試用于電連接第 一半導(dǎo)體芯片和第二半導(dǎo)體芯片的第一芯片間互連的方法，所述芯片 間互連測試方法包括以下步驟，其中設(shè)置在所述第一半導(dǎo)體芯片上的測試信號發(fā)生電路經(jīng)由所述第一 芯片間互連、與所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片交換的數(shù) 據(jù)信號的輸入/輸出周期相匹配地傳送測試信號；以及當(dāng)經(jīng)由所述第一芯片間互連接收到所述測試信號時，設(shè)置在所述 第二半導(dǎo)體芯片上的判定電路提供第一控制信號，以及當(dāng)未接收到該測試信號時，所述判定電路提供第二控制信號，所述第二控制信號是 所述第一控制信號的反轉(zhuǎn)信號。
17. —種芯片間互連切換方法，該方法是用于在第一芯片間互連和第二芯片間互連之間切換的方法，該第一芯片間互連用于電連接第 一半導(dǎo)體芯片和第二半導(dǎo)體芯片，該第二芯片間互連被設(shè)置為所述第一芯片間互連的預(yù)備，所述芯片間互連切換方法包括以下步驟，其中 設(shè)置在所述第一半導(dǎo)體芯片上的測試信號發(fā)生電路經(jīng)由所述第一芯片間互連、與所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片交換的數(shù)據(jù)信號的輸入/輸出周期相匹配地傳送測試信號；當(dāng)經(jīng)由所述第一芯片間互連接收到所述測試信號時，設(shè)置在所述第二半導(dǎo)體芯片上的判定電路提供第一控制信號，以及當(dāng)未接收到該測試信號時，所述判定電路提供第二控制信號，所述第二控制信號是所述第一控制信號的反轉(zhuǎn)信號；當(dāng)從所述判定電路接收到所述第一控制信號作為輸入時，在所述第二半導(dǎo)體芯片上提供的切換電路設(shè)置所述第一芯片間互連作為用于電連接所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片的路徑；當(dāng)接收到所述第二控制信號作為輸入時，所述切換電路設(shè)置所述 第二芯片間互連作為所述路徑；以及伴隨從所述判定電路的所述第一或第二控制信號的每次的接收來 執(zhí)行所述芯片間互連的設(shè)置。
全文摘要
本發(fā)明的半導(dǎo)體器件具有一結(jié)構(gòu)，包括用于電連接第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的第一芯片間互連(110)，用于預(yù)備的第二芯片間互連(120)，用于經(jīng)由第一芯片間互連從第一半導(dǎo)體芯片傳送測試信號到第二半導(dǎo)體芯片的測試信號發(fā)生電路(4)，用于在接收該測試信號時，經(jīng)由第一芯片間互連提供第一控制信號和當(dāng)未接收到測試信號時提供第二控制信號的判定電路(8)，該第二控制信號是第一控制信號的反轉(zhuǎn)信號，以及當(dāng)從判定電路接收第一控制信號作為輸入時，設(shè)置第一芯片間互連作為路徑和當(dāng)接收第二控制信號作為輸入時設(shè)置第二芯片間互連的切換電路(5和6)。
文檔編號H01L27/04GK101248363SQ20068003109
公開日2008年8月20日 申請日期2006年8月22日 優(yōu)先權(quán)日2005年8月23日
發(fā)明者齋藤英彰 申請人:日本電氣株式會社