專利名稱：絕緣體上應(yīng)變硅結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及絕緣體上應(yīng)變硅(SSOI)結(jié)構(gòu)。更具體地說，本發(fā)明 旨在一種其中應(yīng)變硅層具有改善的表面特性的SSOI結(jié)構(gòu)。本發(fā)明還旨在
一種制造該結(jié)構(gòu)的方法。
背景技術(shù)：
AA々m L ti , Ci八T 、 "4^:名滌A k/rk加曰_ 4f 1____1L -s iW 、 主U太
^Ci外'r十、丄^上、>/巧嚇"JJ^！ rp 0付^u^t"日曰^！ 、 imi量uic Waier ，、 卞卞仵
器件層以及在處理晶片與器件層之間的介電絕緣層。通過使SOI結(jié)構(gòu)的器
件層與處理晶片層隔離，器件層產(chǎn)生降低的泄漏電流和較低的電容。用于
半導(dǎo)體器件的絕緣體上應(yīng)變硅(SSOI)結(jié)構(gòu)結(jié)合了 SOI技術(shù)與應(yīng)變硅技術(shù)
的優(yōu)點(diǎn)，其中應(yīng)變硅層提供提高的栽流子遷移率。
可以以多種方式生產(chǎn)或制造絕緣體上應(yīng)變硅結(jié)構(gòu)。例如，在一種方法
中，通過本領(lǐng)域中已知的幾種技術(shù)中的一種，例如(i)注氧隔離(稱為 "SIMOX，，，參見例如美國(guó)專利No. 5,436,175) ; (ii)晶片接合然后回 蝕刻；(iii)晶片掩^然后氫剝離層轉(zhuǎn)移；或者(iv)非晶材料的再結(jié)晶， 在絕緣體上形成馳豫的珪-鍺(SiGe)層。隨后在SiGe層上外延沉積或生 長(zhǎng)應(yīng)變硅層。絕緣體層上馳豫SiGe層用作在Si層中誘導(dǎo)應(yīng)變的模板，誘 導(dǎo)的應(yīng)變典型地大于約10—3。
然而，這樣的結(jié)構(gòu)具有限制。例如，其無益于完全耗盡的絕緣體上應(yīng) 變半導(dǎo)體器件的產(chǎn)生，在該完全耗盡的絕緣體上應(yīng)變半導(dǎo)體器件中，絕緣 材料上方的層必須足夠薄(例如，小于約300埃)，以允許在器件工作期 間該層的完全耗盡。另夕卜，馳豫的SiGe層增加了絕緣材料上方的層的總厚 度，由此使得很難實(shí)現(xiàn)完全耗盡的絕緣體上硅器件制造所需的厚度。如果應(yīng)變SOI結(jié)構(gòu)具有直接在絕緣材料上的應(yīng)變Si層，則可以減輕這 樣的問題(參見例如公開的美國(guó)專利申請(qǐng)No. 2004/0005740，實(shí)際上在此 引入其全部?jī)?nèi)容)。這可以通過例如利用晶片接合和注入隔離技術(shù)得以實(shí) 現(xiàn)。具體地，例如SiGe的馳豫層可以形成在一個(gè)晶片或襯底的表面上。然 后通過例如外延沉積，在馳豫層的表面上形成應(yīng)變硅層。然后將氫離子注 入該馳豫層中，以根據(jù)本領(lǐng)域任何公知技術(shù)例如在美國(guó)專利No. 6，7卯，747 中7〉開的方法，在其中限定解理或分離平面。然后將所產(chǎn)生的晶片接合到 在其表面上具有介電絕緣層的第二晶片或襯底，應(yīng)變層的表面被接合到介 電層表面。 一旦接合，則所產(chǎn)生的結(jié)構(gòu)可沿解理或分離平面被分離，從而 獲J尋SSOI結(jié)構(gòu)。
然而，以這種方式制備SSOI結(jié)構(gòu)也不是沒有問題。例如，所產(chǎn)生的 結(jié)構(gòu)仍具有隨后必須被去除的存在于應(yīng)變硅層表面上的馳豫SiGe層的部 分。目前典型地采用的去除馳豫層的方法包括導(dǎo)致不希望的表面特性的蝕 刻劑的使用。例如，所產(chǎn)生的應(yīng)變硅層的表面經(jīng)常是不可接受的粗糙，和/ 或包括不可接受數(shù)量的光點(diǎn)缺陷(LPD)，和/或具有不可接受的污染物濃 度。另外，由于其成本和/或由于因?yàn)槠湮ｋU(xiǎn)成分而必須采取的安全和環(huán)境 預(yù)防，目前典型地采用的抗蝕劑增加了加工的總成本。最后，可能不僅僅 使用蝕刻，相反地，蝕刻可能作為多步方法的部分而被用于去除馳豫的 SiGe層，該多步方法還包括例如磨削(grinding)、研磨(lapping)、拋 光(polishing)和/或濕法氧化。

發(fā)明內(nèi)容
因此，簡(jiǎn)言之，本發(fā)明旨在一種制備絕緣體上應(yīng)變硅結(jié)構(gòu)的方法，所 述方法包括以下步驟在供體(donor)晶片的表面上形成馳豫含硅層；在 所述馳豫含硅層的表面上形成應(yīng)變珪層；在處理晶片(handle wafer)的表 面上形成介電層；接合所述供體晶片和所述處理晶片，以形成接合結(jié)構(gòu)， 其中在所述應(yīng)變硅層與所述介電層之間形成接合界面；沿著所述馳豫含硅 層內(nèi)的分離平面分離所述接合結(jié)構(gòu)，以便所述處理晶片上的所述應(yīng)變硅層在其表面上具有厚度為至少約20nm的剩余的馳豫含硅層；以及，蝕刻所 述分離的處理晶片，以基本上去除所述剩余的含珪層，從而暴露所述應(yīng)變 珪層的表面。
在另一方面中，本發(fā)明旨在一種制備絕緣體上應(yīng)變硅結(jié)構(gòu)的方法，所 述方法包括以下步驟在供體晶片的表面上形成馳豫含硅層；在所述馳豫 含硅層的表面上形成應(yīng)變硅層；在處理晶片的表面上形成介電層；接合所 述供體晶片和所述處理晶片，其中在所述應(yīng)變硅層與所述介電層之間形成
接合界面；沿著所述馳豫含硅層內(nèi)的分離平面分離所述接合結(jié)構(gòu)，以便所 述處理晶片上的所述應(yīng)變硅層在其表面上具有剩余的馳豫含硅層；以及蝕 刻所述分離的處理晶片，以基本上去除所述剩余的含硅層，從而暴露所述 應(yīng)變硅層的表面，其中所述蝕刻包括將所述分離的處理晶片暴露于兆聲攪 掉(megasonic agitation )。
在又一方面中，本發(fā)明旨在一種制備絕緣體上應(yīng)變硅結(jié)構(gòu)的方法，所 述方法包括以下步驟在供體晶片的表面上形成馳豫含硅層，所述馳豫含 硅層包括具有至少約10%的Ge的SiGe;在所述馳豫含硅層的表面上形成 應(yīng)變硅層；在處理晶片的表面上形成介電層；接合所述供體晶片和所述處 理晶片，其中在所述應(yīng)變硅層與所述介電層之間形成接合界面；沿著所述 馳豫含硅層內(nèi)的分離平面分離所述接合結(jié)構(gòu)，以便所述處理晶片上的所述 應(yīng)變硅層在其表面上具有剩余的馳豫含硅層；以及蝕刻所述分離的處理晶 片，以基本上去除所述剩余的含珪層，從而暴露所述應(yīng)變硅層的表面，其 中所述蝕刻包括將所述處理晶片暴露于具有至少約3:1的SiGe:Si選擇比的 蝕刻劑。
本發(fā)明還旨在一種制備絕緣體上應(yīng)變硅結(jié)構(gòu)的方法，所述方法包括以 下步驟在供體晶片的表面上形成馳豫含珪層；在所述馳豫含硅層的表面 上形成應(yīng)變硅層；在處理晶片的表面上形成介電層；接合所述供體晶片和 所述處理晶片，其中在所述應(yīng)變硅層與所述介電層之間形成接合界面；沿 著所述馳豫含硅層內(nèi)的分離平面分離所述M結(jié)構(gòu)，以4更所述處理晶片上 的所述應(yīng)變硅層在其表面上具有厚度為至少約20nm的剩余的馳豫含硅層；以及蝕刻所述分離的處理晶片，以基本上去除所述剩余的含珪層，從 而暴露所述應(yīng)變硅層的表面，其中所述暴露的應(yīng)變硅層表面具有小于約 0.35 LPD/cm2。
本發(fā)明還旨在一種絕緣體上硅結(jié)構(gòu)，其包括應(yīng)變硅層、處理晶片、以 及其間的介電層，其中所述應(yīng)變硅層的表面具有小于約0.35LPD/cm2。
在再一方面中，本發(fā)明還旨在一種絕緣體上硅結(jié)構(gòu)，其包括應(yīng)變硅層、 處理晶片、以及其間的介電層，其中所述應(yīng)變硅層的表面具有小于約lx 101G Ge原子/cm2和小于約lnm的RMS粗糙度。
本發(fā)明的其它目的和特征將在下文中部分顯而易見和部分指出。


圖1A是其表面上具有馳豫含硅層(13)和應(yīng)變硅層(14)的供體晶 片(12)的截面示意圖。在馳豫含硅層(13)中的虛線(17)表示存在于 其中的分離或解理平面。
圖1B是在與圖1A的晶片接合之前其表面上設(shè)置有的介電層(15)的 處理晶片(16)的截面示意圖。
圖2是通過使供體晶片(示于圖1A中)上的應(yīng)變硅層(14)的表面 接觸處理晶片(示于圖1B中)的介電層(15)的表面而產(chǎn)生的接合結(jié)構(gòu) (20)的截面示意圖。
圖3是截面示意圖，示出了沿著馳豫含硅層(13)中的分離或解理平 面(17 )分離接合結(jié)構(gòu)(20 )，由此將其上具有馳豫含硅層的剩余部分(33 ) 的應(yīng)變硅層(14)轉(zhuǎn)移到處理晶片(16)的介電層(15)上。
圖4是本發(fā)明的絕緣體上應(yīng)變硅結(jié)構(gòu)(40)的截面示意圖，馳豫含硅 層的剩余部分已基本從轉(zhuǎn)移的應(yīng)變硅層(14)的表面被去除。
關(guān)于附圖，對(duì)應(yīng)的參考標(biāo)號(hào)表示貫穿附圖的幾個(gè)視圖的對(duì)應(yīng)部分。
具體實(shí)施例方式
根據(jù)本發(fā)明，已發(fā)現(xiàn)可以這樣制備其中應(yīng)變硅層與存在于處理晶片或支撐晶片上的介電層直接接觸的絕緣體上應(yīng)變硅結(jié)構(gòu)，以便應(yīng)變硅層的表 面具有改善的表面特性，同時(shí)其上基本上沒有任何馳豫層。如下面在此將 進(jìn)一步詳述的，已發(fā)現(xiàn)一旦在介電層上形成(例如在介電層上沉積或轉(zhuǎn)移
到介電層上)應(yīng)變硅層，可以使用包括NEUOH、 11202和1120的蝕刻劑， 以有效且選擇性地去除存在于應(yīng)變硅層上的馳豫層的剩余部分。
注意，根據(jù)本發(fā)明，實(shí)質(zhì)上可以采用任何公知的導(dǎo)致在應(yīng)變硅層的表 面上馳豫層的存在的制備SSOI結(jié)構(gòu)的技術(shù)(參見例如美國(guó)專利No. 6,790,747;美國(guó)專利申請(qǐng)公開No. 2004/0005740以及2004/0031979 )。這 些技術(shù)包括，例如，接合和層轉(zhuǎn)移(或者接合和分離)技術(shù)以及接合和磨 削或回蝕刻4支術(shù)。然而，優(yōu)選地，本發(fā)明的方法利用晶片接合和層轉(zhuǎn)移技 術(shù)。因此，將在這些晶片接合和層轉(zhuǎn)移技術(shù)的情況下在下面更詳細(xì)闡述本 發(fā)明。然而，應(yīng)理解，這是為了示例的目的，因此，不應(yīng)被視為限制。還 應(yīng)理解，在本發(fā)明的實(shí)踐中，可以使用本領(lǐng)域公知的各種裝置和工藝條件 適當(dāng)?shù)貙?shí)施這些技術(shù)，并且在一些情況下，只要不脫離本發(fā)明的范圍，這 些技術(shù)可以被省略或與其它技術(shù)和條件結(jié)合。
一般地說，用于制備本發(fā)明的絕緣體上應(yīng)變硅結(jié)構(gòu)的晶片接合和層轉(zhuǎn) 移技術(shù)包括兩個(gè)分離結(jié)構(gòu)的制備、沿接合界面將它們備^在一起，以及然 后沿分離平面使它們分層，該分離平面與接合界面不同并且已經(jīng)通過注入 技術(shù)形成。每個(gè)結(jié)構(gòu)包括襯底或支撐晶片，該襯底或支撐晶片可包括這樣 的任何材料，該材料的晶格常數(shù)不同于純硅的晶格常數(shù)或者能夠在其上形 成這樣的材料層，在該材料層上可以隨后形成純硅。例如，襯底或支撐晶 片可以由石英或藍(lán)寶石制成，但其更常見地包括半導(dǎo)體材料，例如硅(例 如，根據(jù)例如Czochralski法制備的單晶硅)、鍺或珪-鍺(SiGe)。在一 個(gè)優(yōu)選實(shí)施例中，襯底包括單晶硅晶片，該晶片具有至少約75mm、 100mm、 150mm、 200mm、 300mm或更大的直徑。
在下文中， 一個(gè)襯底將被稱為"處理晶片"。處理晶片具有直接沉積 在其表面上的介電層，并用作最終的SSOI結(jié)構(gòu)的襯底。在下文中，另一個(gè)村底將被稱為"供體晶片，，。供體晶片具有直接沉積在其表面上的完全 或部分馳豫的(在下文中概括地稱為"馳豫的")層，并且，在一個(gè)實(shí)施 例中，用作在晶片接合步驟之前在其上形成應(yīng)變硅層的襯底。注意，供體
晶片的馳豫層可以包括其上可以形成應(yīng)變硅層的任何材料，例如Ge、 SiGe 或其它III-V化合物。在一個(gè)優(yōu)選實(shí)施例中，馳豫層是含硅層。雖然下文 中的討論具體參考該優(yōu)選實(shí)施例，但應(yīng)理解，可能的材料的范圍不限于含 硅材料。
現(xiàn)在參考圖1A，供體晶片結(jié)構(gòu)包括供體晶片或襯底12、在其表面上 的馳豫含硅層13，以及在馳豫含硅層的表面上的應(yīng)變硅層14，其中該馳豫 含硅層的晶格常數(shù)不同于馳豫硅晶格的晶格常數(shù)。典型地，馳豫含硅層的 晶格常數(shù)以至少約0.25%的程度不同于馳豫硅晶格常數(shù)。在一個(gè)優(yōu)選實(shí)施 例中，含硅層是SiGe。馳豫SiGe層的具體組分可以根據(jù)將要在應(yīng)變硅層 中誘導(dǎo)的晶格應(yīng)變的所需水平而變化。典型地，SiGe層包括至少約10%的 Ge，在一些情況下可包括約15%、約20%、約25%、約35%、約50%或 更多(例如60%、 70%、 80%、 90%或更多)。然而，在一個(gè)優(yōu)選實(shí)施例 中，SiGe層的Ge濃度在至少約10。/。至小于約5(T/。的范圍內(nèi)，或者至少約 15%至小于約45%,其中優(yōu)選至少約20Q/o至小于約40。/。的Ge的濃度。注 意，根據(jù)所需的應(yīng)用，只要不脫離本發(fā)明的范圍，Ge的實(shí)際百分比或者馳 豫層的精確組分可以不同于這些SiGe組分。
實(shí)質(zhì)上，可以將本領(lǐng)域公知的任何技術(shù)用于形成馳豫含珪(例如SiGe ) 層；參見例如美國(guó)專利No. 5,221,413、 5,442,205以及6,573,126。例如，可 以將已知的外延沉積技術(shù)中的一種用于形成這樣的馳豫層。 一般地說，只 要晶格仍然呈現(xiàn)至少部分塑性馳豫，馳豫材料盡可能地薄。然而，典型地， 馳豫層具有至少約0.1微米的基本上均勻的厚度。例如，該厚度典型地在 約0.1微米至約10微米或者在約0.5微米至約5微米的范圍內(nèi)
在馳豫的(例如SiGe)層13上形成或沉積例如珪的應(yīng)變層14，由在 例如應(yīng)變硅層與馳豫SiGe層之間的晶格常數(shù)差異產(chǎn)生應(yīng)變。當(dāng)將SiGe用作馳豫層以誘導(dǎo)應(yīng)變時(shí)，拉伸應(yīng)變產(chǎn)生硅應(yīng)變層。可選地，其它馳豫層組 分可以在應(yīng)變層中誘導(dǎo)壓縮應(yīng)變。
與馳豫層相似地，實(shí)質(zhì)上可以將本領(lǐng)域中公知的任何技術(shù)用于在馳豫 層上形成或沉積應(yīng)變層，以l更在其沉積之后應(yīng)變存在于該層中。在一個(gè)優(yōu) 選實(shí)施例中，使用公知的外延沉積技術(shù)(例如大氣壓化學(xué)氣相沉積
(APCVD );低壓或減壓CVD ( LPCVD );超高真空CVD ( UHVCVD ); 分子束外延(MBE);或者原子層沉積(ALD))中的一種，可選擇地與 前體(precursor)例如甲硅烷、乙硅烷、丙硅烷、 一氯甲硅烷、二氯曱硅 烷和三氯曱硅烷結(jié)合使用。外延生長(zhǎng)系統(tǒng)可以是單晶片或多晶片批反應(yīng)器。 生長(zhǎng)系統(tǒng)還可以利用低能量等離子體，以提高層生長(zhǎng)反應(yīng)動(dòng)力學(xué)。為了有 助于限定應(yīng)變層與馳豫層之間的界面，可以在相對(duì)低的溫度(例如低于700 °C)下形成應(yīng)變層。這樣的限定的界面可提高隨后的應(yīng)變層從馳豫層的分 離或去除。在其中應(yīng)變層包含基本上100%的硅的實(shí)施例中，該層可以在 沉積裝置的未暴露于例如Ge源氣體的專用室中形成，從而有助于避免交 叉污染，并改善應(yīng)變層與馳豫層之間的界面的質(zhì)量。另外，應(yīng)變層可以由 具有比常M^更好的導(dǎo)熱性的同位素純硅前體形成。較高的熱導(dǎo)率可以幫 助從隨后形成在應(yīng)變層上的器件散熱，從而維持由應(yīng)變層提供的提高的載 流子遷移率。
一般地說，應(yīng)變層14生長(zhǎng)為具有這樣的基本上均勻的厚度，該厚度對(duì) 于隨后的器件制造AA夠的，但對(duì)于在暴露的a面處的晶格不夠厚而不 經(jīng)歷顯著的塑性馳豫。因此，典型地，應(yīng)變層生長(zhǎng)為厚度在約lnm至約 100nm之間，優(yōu)選在約2nm至約80nm之間，更優(yōu)選在約10nm至約60nm 之間。在一個(gè)優(yōu)選實(shí)施例中，硅層的厚度為約20nm。
再次參考圖1A，在形成應(yīng)變層14之前或之后，為了在馳豫層中限定 分離或解理平面17，將離子例如氫離子(即H+或H2+)注入馳豫層13的 表面下方的基本上一致的深度。如下面將在此進(jìn)一步詳述的，典型地，離 子被注入馳豫層的表面(或者當(dāng)存在應(yīng)變層時(shí)，在馳豫層與應(yīng)變層之間的 界面)下方至少約10、 15、 20納米(nm)或更大的深度?？梢允褂帽绢I(lǐng)域已知的方法實(shí)現(xiàn)離子注入。例如，可以以類似于在美國(guó)專利No. 6，790，747 中公開的方法的方式，實(shí)現(xiàn)該注入。注入?yún)?shù)可包括，例如，以例如約20 至約100keV的能量注入劑量為約2 x 1016至約5 x 1016離子/ 112的氫離子 (H2+)(例如，可以以20keV的能量和2.4x 1016離子/ 112的劑量將H2+ 穿過應(yīng)變層注入馳豫層中)。
在這一點(diǎn)上，應(yīng)注意，在可選實(shí)施例中，可以采用其它的注入物類， 例如H+或He+，其中相應(yīng)地調(diào)整劑量和能量。
還應(yīng)注意，當(dāng)在形成應(yīng)變層之前進(jìn)行注入時(shí)，在馳豫層上的應(yīng)變層的 隨后生長(zhǎng)或沉積優(yōu)選在足夠低的溫度下進(jìn)行，以防止在馳豫層中沿平面17 過早(即在晶片接合工藝步驟之前)的分離或解理。分離或解理溫度是注 入物類、注入劑量和注入材料的復(fù)雜函數(shù)。然而，典型地，通過將沉積或 生長(zhǎng)溫度維持在約500'C以下，可以避免過早的分離或解理。
現(xiàn)在參考圖1B，處理晶片結(jié)構(gòu)11包括在其表面上具有介電層15以在 最終的SSOI結(jié)構(gòu)中提供絕緣層的處理晶片或襯底16。介電層可以是適合 用于SSOI結(jié)構(gòu)中的任何電絕緣材料，例如包括Si02、 Si3N4、氧化鋁或氧 化鎂的材料。在一個(gè)優(yōu)選實(shí)施例中，介電層是Si02。然而，應(yīng)注意，在一 些情況下，可選地，可以優(yōu)選使用其熔點(diǎn)高于純SK)2的熔點(diǎn)(即高于約 1700X:)的材料作為介電層。這樣的材料的實(shí)例有氮化硅(Si3N4)、氧化 鋁和氧化鎂。不固守特定理論，通常認(rèn)為使用具有較高熔點(diǎn)的介電層有助 于防止轉(zhuǎn)移的應(yīng)變層在隨后的加工期間發(fā)生的可能馳豫，該馳豫可能是由 在器件制造期間典型地使用的溫度(約1000-1200匸)下下面的介電層的軟 化引起的。
可以根據(jù)本領(lǐng)域中任何已知的技術(shù)例如熱氧化、濕法氧化或熱氮化來 施加介電層。 一般地說，介電層生長(zhǎng)為足以在最終的SSOI結(jié)構(gòu)中提供希 望的絕緣特性的基本上均勻的厚度。然而，典型地，介電層的厚度為至少 約lnm,優(yōu)選至少約10nm,更優(yōu)選至少約50nm或者甚至約100nm。在 一個(gè)優(yōu)選實(shí)施例中，介電層的厚度為約145nm。^^^合和^^^^橫移
一旦已經(jīng)制備了供體晶片結(jié)構(gòu)10和處理晶片結(jié)構(gòu)11，形成最終的 SSOI結(jié)構(gòu)包括將供體晶片結(jié)構(gòu)的應(yīng)變硅層轉(zhuǎn)移到處理晶片結(jié)構(gòu)的介電層 上。現(xiàn)在參考圖2， 一般地說，通過使介電層的表面接觸應(yīng)變層的表面以 形成單個(gè)接合結(jié)構(gòu)20 (在兩個(gè)表面之間形成接合界面18)，然后沿著在馳 豫層中的分離或解理平面17解理或分離接合結(jié)構(gòu)，實(shí)現(xiàn)該轉(zhuǎn)移。
在接合之前，應(yīng)變硅層和/或介電層的表面可以可選擇地經(jīng)歷清洗和/ 或短時(shí)間蝕刻、平面化或者等離子體激活，以為使用本領(lǐng)域已知的技術(shù)接 合而準(zhǔn)備好它們的表面。不固守特定理論，通常認(rèn)為在最終的SSOI結(jié)構(gòu) 中應(yīng)變硅層的表面質(zhì)量部分地隨著接合之前表面質(zhì)量而改變。另外，* 之前兩個(gè)表面的質(zhì)量將對(duì)所產(chǎn)生的接合界面的質(zhì)量或強(qiáng)度有直接影響。
因此，在一些實(shí)例中，可以對(duì)應(yīng)變層和/或介電層進(jìn)行以下工序中的一 者或多者，以在接合之前獲得例如低的表面粗糙度(例如小于約0.5mn均 方根(RMS)的粗糙度)(i):通過例如CMP平面化和/或(ii)通過 例如濕法化學(xué)清洗工序，例如親水表面制備工藝(例如，RCASC1清洗工 藝，其中在約65。C下使表面與包含比例為例如1:2:50的氫氧化銨、過氧化 氫和水的溶液接觸20分鐘，隨后用去離子水清洗并干燥)清洗。還可以可 選擇地在濕法清洗工藝之后或者替代濕法清洗工藝，對(duì)表面中的一者或兩 者都進(jìn)行等離子體激活，以增大所產(chǎn)生的接合的強(qiáng)度。等離子體環(huán)境可包 括例如氧、氨、氬、氮、乙硼烷或磷化氫。
如圖2所示，通過使應(yīng)變層14和介電層15的表面組合在一起以形成 接合界面18，將供體晶片結(jié)構(gòu)接合到處理晶片。 一般地說，如果用于實(shí)現(xiàn) 接合界面的形成的能量足以確保在隨后的加工期間(即，通過沿著馳豫層 中的解理或分離平面17分離的層轉(zhuǎn)移)維持接合界面的完整性，實(shí)質(zhì)上可 以使用本領(lǐng)域中已知的任何技術(shù)實(shí)現(xiàn)晶片接合。然而，典型地，通過在降 低的壓力(例如約50毫乇)下且在室溫下使應(yīng)變層與介電層的表面接觸， 隨后在升高的溫度(例如，至少約200°C、 300°C、 400°C，或者甚至500 匸)下加熱足夠的時(shí)間周期(例如，至少約10秒、100秒、1000秒，或者甚至10,000秒)，實(shí)現(xiàn)晶片接合。例如，可在約300"C下進(jìn)行加熱持續(xù)約 3600秒。所產(chǎn)生的界面的接合強(qiáng)度大于約500mJ/m2、約1000mJ/m2、約 1500mJ/m2,或者約2000mJ/m2。
現(xiàn)在參考圖3,在已形成接合界面18之后，使所產(chǎn)生的接合結(jié)構(gòu)20 經(jīng)歷足以在馳豫層13內(nèi)導(dǎo)致沿分離或解理平面18斷裂的條件。 一般地說， 可以使用本領(lǐng)域中已知的技術(shù)例如熱或機(jī)械誘導(dǎo)解理技術(shù)，實(shí)現(xiàn)該斷裂。 然而，典型地，通過在惰性(例如氬或氮)氣氛或環(huán)境條件下，在至少約 200°C、 300"C、 400X:、 500。C、 600°C、 700°C，或者甚至800。C下(溫度 在例如約200X:至約800。C，或者約250'C至約650'C的范圍內(nèi))退火M 結(jié)構(gòu)至少約10秒、100秒、1000秒，或者甚至10,000秒的時(shí)間周期(溫
度越高，需要的退火時(shí)間越短，反之亦然)，實(shí)現(xiàn)斷裂。
在這一點(diǎn)上，應(yīng)注意，在可選實(shí)施例中，可以單獨(dú)通過^li械力或者通 過機(jī)械力結(jié)合退火的方式，導(dǎo)致或?qū)崿F(xiàn)該分離。
再次參考圖3，在分離時(shí)，形成兩個(gè)結(jié)構(gòu)(30和31)。由于在馳豫層 13中沿著分離或解理平面17發(fā)生接合結(jié)構(gòu)20的分離，在兩個(gè)結(jié)構(gòu)的部分 中保留了部分馳豫層(即部分馳豫層與應(yīng)變層一起^C轉(zhuǎn)移)。結(jié)構(gòu)30包括 供體晶片12和馳豫層13的某部分。結(jié)構(gòu)31包括處理晶片16、介電層15 和應(yīng)變硅層14，在應(yīng)變硅層14的表面上是馳豫層13的剩余部分33。
剩余的馳豫層33的厚度(T)約等于在晶片接合之前離子被注入馳豫 層的深度。因此，典型地，T大于約10nm、 15nm或者甚至20nm。例如， 在一些實(shí)例中，剩余層可以可選擇地為至少約30nm、 50nm、 80nm、 100nm、 120nm厚或者^f"。
在已經(jīng)實(shí)現(xiàn)分離之后，可以在升高的溫度(例如，范圍在600-1250X: 的溫度)下進(jìn)一步退火所產(chǎn)生的結(jié)構(gòu)31 (即，在分離之后其上具有應(yīng)變層 的結(jié)構(gòu))，以進(jìn)一步增強(qiáng)應(yīng)變層與介電層之間的接合。
^^脊移之^潛乂 (/Z"MJ^^^4面
現(xiàn)在參考圖3和4,在已將應(yīng)變硅層14轉(zhuǎn)移到處理晶片16從而形成 結(jié)構(gòu)31之后，對(duì)結(jié)構(gòu)31進(jìn)行附加的加工，以產(chǎn)生具有對(duì)于在其上器件制造所希望的特性的應(yīng)變#面。這樣的特性將在此在下面進(jìn)一步限定，包 括例如降低的表面粗糙度、和/或降低的光點(diǎn)缺陷濃度、和/或在應(yīng)變層的表
面上基本上沒有Ge。具體地，通過使用包含NH40H、 11202和1120的蝕 刻劑的濕法蝕刻工藝，去除基本上所有的剩余的馳豫^s眭層33。該蝕刻劑 以各種制劑商業(yè)可得，通常被稱為"SC1"蝕刻劑。如圖4所示，最終的 SSOI結(jié)構(gòu)40包括珪處理晶片16和應(yīng)變硅層14，其間具有介電層15，應(yīng) 變層的表面基本上沒有馳豫層33。
根據(jù)各種因素，包括剩余馳豫層(例如SiGe層)的精確組分和蝕刻劑 的選擇性，來選擇適當(dāng)?shù)奈g刻組分，其中"選擇性，，是指這樣的優(yōu)先速率，
一個(gè)優(yōu)選實(shí)施例中，關(guān)于與應(yīng)變硅層被去除的速率相比馳豫的SiGe層#皮去 除的速率，評(píng)價(jià)蝕刻劑的選擇性。SiGe:Si去除的該比率至少部分依賴于在 馳豫SiGe層中Ge的濃度以及蝕刻劑組分。 一般地說，優(yōu)選較高的選擇性， 以便快速去除剩余的馳豫SiGe層，同時(shí)保留盡可能多的應(yīng)變珪層。即，優(yōu) 選快速發(fā)生蝕刻工藝，同時(shí)去除剩余的馳豫層，但是一旦去除了基本上所 有的馳豫層，蝕刻工藝突然停止。
如上所述，剩余層中Ge的濃度為至少約10%的Ge，在一些實(shí)例中， 可以為至少約15%、約20%、約25%、約35%、約50%或更高(例如， 60%、 70%、 80%、卯％或更高)。然而，在一個(gè)優(yōu)選實(shí)施例中，SiGe層 的Ge濃度范圍為至少約10%至小于約50%、或者至少約15%至小于約 35 % ,其中最優(yōu)選約20 %的Ge濃度。
典型地，蝕刻劑包含NH40H、 H202~H20，其比率足以從處理晶片 去除剩余的馳豫SiGe層且SiGe:Si的選擇性為至少約3:l。然而，優(yōu)選地， 蝕刻劑包含NBUOH、 11202和1120，其比率足以獲得至少約3.5:1,更優(yōu)選 至少約4:1，進(jìn)一步更優(yōu)選至少約4.5:1，再進(jìn)一步更優(yōu)選至少約5:1或更 高的選捧性。
通常，蝕刻劑包含比率為約1:1:200至約1:1:10，或者約1:1:100至約 1:1:25的NH4OH:H202:H20?？蛇x地，蝕刻劑包含比率為約1:2:200至約1:2:10，或者約1:2:100至約1:2:25的NH4OH:H202:H20。在一個(gè)優(yōu)選實(shí) 施例中，蝕刻劑包含比率為約1:2:50的NH4OH:H202:H20。
一般地說，蝕刻工藝的持續(xù)時(shí)間和工藝發(fā)生的溫度足以基本上去除剩 余的馳豫SiGe層，如這里在別處所詳述的。然而，典型地，將處理晶片暴 露于蝕刻劑約10分鐘至約500分鐘之間，優(yōu)選約10分鐘至約400分鐘之 間，更優(yōu)選約10分鐘至約300分鐘之間。另外，典型地在約IO'C至約100 。C之間，優(yōu)選在約20。C至約90。C之間，更優(yōu)選在約30。C至約80C之間(溫 度越低，使用越長(zhǎng)的蝕刻時(shí)間，反之亦然)的溫度下蝕刻處理晶片。在一 個(gè)實(shí)施例中，在約65X:下發(fā)生持續(xù)約200分鐘的蝕刻。
在蝕刻工藝期間，典型地應(yīng)用攪拌，以便于去除剩佘的馳豫SiGe層， 由此典型地能夠?qū)崿F(xiàn)較短的蝕刻持續(xù)時(shí)間。在一個(gè)優(yōu)選實(shí)施例中，采用兆 聲攪拌或處理。才艮據(jù)本發(fā)明以典型地范圍在約5至約1500瓦特的功率水平 下進(jìn)行兆聲蝕刻。然而，在其它實(shí)施例中，兆聲蝕刻的功率的范圍可在約 10至約1250瓦特、約25至約1000瓦特、約50至約750瓦特，或者約200 至約600瓦特。
本發(fā)明的蝕刻工藝產(chǎn)生其表面具有對(duì)于隨后的器件制造所希望的特性 的SSOI結(jié)構(gòu)。 一個(gè)這樣的特性是剩余的馳豫層被"基本上去除"的程度， 即SSOI表面"基本上沒有"剩余的馳豫層的程度?？梢酝ㄟ^確定在蝕刻 工藝之后保留在SSOI表面上的非硅元素的水平，來測(cè)量該特性。這里， 探測(cè)集中在起初包含在馳豫層中的非硅元素上。例如，在本發(fā)明的其中 SiGe作為馳豫層的實(shí)施例中，測(cè)量在SSOI表面上剩余的來自馳豫SiGe 層的剩余Ge的水平。剩余的Ge會(huì)影響隨后的器件制造或操作。因此，根 據(jù)本發(fā)明，在蝕刻之后，應(yīng)變硅表面基本上沒有馳豫層，由此包含小于約 1.0 x 1010 Ge原子/cm2，優(yōu)選包含小于約7.5 x 109 Ge原子/cm2，小于約5.0 x 109 Ge原子/cm2,小于約7.5 x 108 Ge原子/cm2，或者甚至小于約5.0 x 108 Ge原子/cm2。最優(yōu)選地，SSOI表面包含實(shí)質(zhì)上探測(cè)不到的Ge原子(目 前的探測(cè)極限為約3.0 x 108 Ge原子/cm2 )。
在這一點(diǎn)上，應(yīng)注意，可以使用本領(lǐng)域中已知的方法，例如通過電感耦合等離子體質(zhì)譜儀(ICP-MS)(例如由Agilent Technology生產(chǎn)的 HP4500 ICP-MS )，確定在應(yīng)變層中剩余Ge的濃度。
在本發(fā)明的另一方面中，所產(chǎn)生的應(yīng)變硅層的蝕刻表面還具有濃度減 少的光點(diǎn)缺陷，或者說LPD。光點(diǎn)缺陷是限制適用器件的成品率的許多缺 陷中的一種，這些適用器件可由給定晶片或者在本實(shí)例中絕緣體上應(yīng)變硅 結(jié)構(gòu)獲得?？墒褂帽绢I(lǐng)域中已知的技術(shù)，包括例如由KLA-Tencor生產(chǎn)的 SurfScanSPl，探測(cè)這樣的缺陷。
雖然最高目標(biāo)是在SSOI表面上完全消除LPD，但在加工期間仍會(huì)形 成LPD。因此，優(yōu)選盡可能多地減小這樣的LPD的尺寸和濃度。換句話 說，雖然一些硅技術(shù)產(chǎn)生或者具有如優(yōu)選的最小尺寸的高濃度LPD,或者 相對(duì)大尺寸的低濃度LPD,但本發(fā)明產(chǎn)生具有相對(duì)較小尺寸的低濃度 LPD。具體地，根據(jù)本發(fā)明，SSOI表面包括小于約0.35LPD/cm2，所述 LPD的平均Latex球等效直徑小于約1微米，優(yōu)選小于約0.5微米，更優(yōu) 選小于0.3微米。優(yōu)選地，SSOI表面包括小于約0.30LPD/cm2，小于約 0,25LPD/cm2,小于約0.20LPD/cm2，小于約0.15LPD/cm2，或者小于約 0.10LPD/cm2。更優(yōu)選地，SSOI表面包括實(shí)質(zhì)上不可探測(cè)的LPD (在當(dāng)前 探測(cè)極限下可探測(cè)的LPD的直徑必須為至少0.3微米)。
在本發(fā)明的又一方面中，應(yīng)變硅表面具有低的表面M度，這導(dǎo)致可 在其上更可靠地制造器件。通常，應(yīng)變#面的RMS粗糙度小于約l.Onm。 優(yōu)選地，應(yīng)變i^面的RMS粗糙度小于約0.75nm,更優(yōu)選小于約0.5nm， 進(jìn)一步更優(yōu)選小于約0.25nm。
根據(jù)本發(fā)明制造的絕緣體上應(yīng)變硅結(jié)構(gòu)可用于制造其中減小的泄漏電 流、較低的電容和提高的栽流子遷移率是所希望特性的任何器件。例如， 本發(fā)明的SSOI結(jié)構(gòu)適合用于制造EMOS、 PMOS、 MOSFET、 FinFET、 CMOS以及雙極CMOS器件。該列舉決不旨在限制或概括。
進(jìn)一步通過以下實(shí)例示例本發(fā)明。
實(shí)例
使用本領(lǐng)域中常用的技術(shù)制備未加工的SOI結(jié)構(gòu)，以便在分離之后，所產(chǎn)生的結(jié)構(gòu)包括處理晶片、Si02層、Si02層上的應(yīng)變硅層、以及應(yīng)變硅 層上的剩余的馳豫SiGe層，剩余的馳豫層的厚度為120nm。然后在約65 'C下將該結(jié)構(gòu)暴露于比率為1:2:50的NH4OH:H202:H20蝕刻劑持續(xù)240 分鐘，同時(shí)施加約1500W的兆聲處理，以從應(yīng)變層表面基本上去除剩余的 馳豫層。
評(píng)價(jià)所產(chǎn)生的應(yīng)變>^面的RMS粗糙度、剩余Ge濃度以及LPD濃 度。使用30|nm x 30nm的視場(chǎng)，^^面呈現(xiàn)約0.8nm的RMS粗糙度。此 外，測(cè)得剩余Ge濃度為約1.0xl01G Ge原子/cm2。最后，探測(cè)到的LPD 濃度為約0.35LPD/cm2，而Latex球等效直徑測(cè)得為約0.15nm或更大。
本發(fā)明不限于上述實(shí)施例，且可以有多種修改。對(duì)優(yōu)選實(shí)施例的上述 描述僅僅旨在使得本發(fā)明領(lǐng)域的其他技術(shù)人員認(rèn)識(shí)其原理及其實(shí)踐應(yīng)用，
于具體應(yīng)用的要求。
關(guān)于在該整個(gè)說明書(包括以下的權(quán)利要求書)中詞語"包括"或"包 含，，的使用，應(yīng)注意，除非上下文另有要求，基于且清楚地理解它們是包 容性的，而不是排他性的，以及這些詞語中的每一個(gè)旨在解釋為解釋該整 個(gè)說明書，而使用這些詞語。
權(quán)利要求
1.一種制備絕緣體上應(yīng)變硅結(jié)構(gòu)的方法，所述方法包括以下步驟在供體晶片的表面上形成馳豫含硅層；在所述馳豫含硅層的表面上形成應(yīng)變硅層；在處理晶片的表面上形成介電層；接合所述供體晶片和所述處理晶片，以形成接合結(jié)構(gòu)，其中在所述應(yīng)變硅層與所述介電層之間形成接合界面；沿著所述馳豫含硅層內(nèi)的分離平面分離所述接合結(jié)構(gòu)，以便所述處理晶片上的所述應(yīng)變硅層在其表面上具有厚度為至少約10nm的剩余的馳豫含硅層；以及蝕刻所述分離的處理晶片，以基本上去除所述剩余的含硅層，從而暴露所述應(yīng)變硅層的表面。
2. 根據(jù)權(quán)利要求l的方法，其中所述馳豫含硅層的晶格常數(shù)與純硅的 晶格常數(shù)顯著不同。
3. 根據(jù)4又利要求1的方法，其中所述馳豫含珪層包括SiGe。
4. 根據(jù)權(quán)利要求3的方法，其中所述蝕刻包括使所述SiGe層與具有 大于3:1的SiGe:Si選擇比的蝕刻劑接觸。
5. —種制備絕緣體上應(yīng)變硅結(jié)構(gòu)的方法，所述方法包括以下步驟 在供體晶片的表面上形成馳豫含硅層，所述馳豫含硅層包括具有至少約10。/。的Ge的SiGe;在所述馳豫含硅層的表面上形成應(yīng)變硅層； 在處理晶片的表面上形成介電層；接合所述供體晶片和所述處理晶片，其中在所述應(yīng)變硅層與所述介電 層之間形成接合界面；沿著所述馳豫含硅層內(nèi)的分離平面分離所述接合結(jié)構(gòu)，以便所述處理 晶片上的所述應(yīng)變硅層在其表面上具有剩余的馳豫含硅層；以及蝕刻所述分離的處理晶片，以基本上去除所述剩余的含硅層，從而暴露所述應(yīng)變硅層的表面，其中所述蝕刻包括將所述處理晶片暴露于具有至少約3:1的SiGe:Si選擇比的蝕刻劑。
6. 根據(jù)權(quán)利要求1或5的方法，其中所述蝕刻包括使所述剩余的馳豫 含硅層與包含氨的蝕刻劑接觸。
7. 根據(jù)權(quán)利要求1或5的方法，其中使用兆聲攪拌進(jìn)行所述蝕刻。
8. 根據(jù)權(quán)利要求1或5的方法，其中在所述蝕刻之后，所逸暴露的應(yīng) 變硅層表面具有小于約l.Onm的RMS粗糙度。
9. 根據(jù)權(quán)利要求1或5的方法，其中在所述蝕刻之后，所逸暴露的應(yīng) 變硅層表面具有小于約0.35LPD/cm2。
10. 根據(jù)權(quán)利要求1或5的方法，其中在所述蝕刻之后，所逸暴露的 應(yīng)變硅層具有小于約1.0 x 101G Ge原子/cm2的Ge濃度。
11. 根據(jù)權(quán)利要求1或5的方法，其中基本上沿著在所述馳豫含硅層 的表面下方至少約10nm的深度處的分離平面將離子注入到所述馳豫含硅 層中。
12. 根據(jù)權(quán)利要求1或5的方法，其中所述處理晶片和所述供體晶片 具有至少約200mm的直徑。
13. 根據(jù)權(quán)利要求1或5的方法，其中在所述蝕刻之后，所述應(yīng)變硅 層具有約lnm至約100nm之間的厚度。
14. 一種絕緣體上硅結(jié)構(gòu)，包括應(yīng)變硅層、處理晶片、以及其間的介 電層，其中所述應(yīng)變硅層的表面具有小于約0.35LPD/cm2。
15. 根據(jù)權(quán)利要求14的絕緣體上硅結(jié)構(gòu)，其中所述應(yīng)變硅層的表面具 有小于約l.Onm的RMS粗糙度。
16. 根據(jù)權(quán)利要求14的絕緣體上硅結(jié)構(gòu)，其中所述應(yīng)變硅層具有小于 約1 x 101Q Ge原子/cm2的Ge濃度。
17. —種絕緣體上硅結(jié)構(gòu)，包括應(yīng)變硅層、處理晶片、以及其間的介 電層，其中所述應(yīng)變硅層的表面具有小于約lxlO"Ge原子/cii^和小于約 lnm的RMS粗糙度。
18. 根據(jù)權(quán)利要求14或17的絕緣體上硅結(jié)構(gòu)，其中所述應(yīng)變珪層的表面具有小于約0.75nm的RMS粗糙度。
19. 根據(jù)權(quán)利要求14或17的絕緣體上硅結(jié)構(gòu) 有至少約200mm的直徑。
20. 根據(jù)權(quán)利要求14或17的絕緣體上硅結(jié)構(gòu) 有小于約7.5 x 109 Ge原子/cm2的Ge濃度。
21. 根據(jù)權(quán)利要求14或17的絕緣體上硅結(jié)構(gòu) 有約lnm至約100nm之間的厚度。其中所述處理晶片具 其中所述應(yīng)變硅層具 其中所述應(yīng)變硅層具
全文摘要
本發(fā)明旨在一種絕緣體上應(yīng)變硅(SSOI)結(jié)構(gòu)，其具有改善的表面特性，例如降低的粗糙度、低的LPD濃度以及較低的污染，本發(fā)明還旨在一種制造該結(jié)構(gòu)的方法。
文檔編號(hào)H01L21/762GK101292341SQ200680031186
公開日2008年10月22日 申請(qǐng)日期2006年8月2日 優(yōu)先權(quán)日2005年8月26日
發(fā)明者A·M·瓊斯, L·費(fèi) 申請(qǐng)人:Memc電子材料有限公司