專利名稱：具有多漏結(jié)構(gòu)的半導(dǎo)體功率器件及其相應(yīng)的制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造集成在半導(dǎo)體村底上的多漏極的功率電子器件 的工藝。更具體地，本發(fā)明涉及一種制造集成在第一導(dǎo)電類型的半導(dǎo)體襯底 上的多漏極的功率電子器件的工藝，在該襯底上形成漏極半導(dǎo)體層。本發(fā)明尤其是，但是不是排他性地，涉及制造多漏極的功率M0S晶 體管的工藝，僅僅借助于說(shuō)明書(shū)，并參考該應(yīng)用領(lǐng)域進(jìn)行下述的說(shuō)明。
技術(shù)背景如所公知的，具有在200和IOOOV之間的擊穿電壓BV的功率M0S器 件具有高的輸出電阻(Ron),主要是由于耐高電壓所必需的外延漏極層 電阻，并且它依賴于外延層本身的摻雜劑濃度。然而，知道通過(guò)改變外延層的濃度獲得具有低輸出電阻和高擊穿電 壓BV的功率M0S器件也是可以的。在圖1中示出了滿足這種需求的已知MOS器件，整體用3表示。這 種M0S功率器件3是所謂的多漏極類型，它包括重?fù)诫s半導(dǎo)體襯底1,尤 其是N+型的，在其上形成相同類型N的半導(dǎo)體外延層2。外延層2形成由多個(gè)基礎(chǔ)單元共用的漏極層，基礎(chǔ)單元形成M0S功 率器件3。每個(gè)基礎(chǔ)單元包括形成在外延層2上的主體區(qū)4，尤其是P型。在外延層2中，在每個(gè)主體區(qū)4下面，存在柱狀區(qū)5,尤其是P型的， 其在外延層2的整個(gè)厚度上向下朝著半導(dǎo)體襯底1延伸。特別地，每個(gè)柱狀區(qū)5和M0S功率器件3的基礎(chǔ)單元的各個(gè)主體區(qū)4 對(duì)準(zhǔn)并接觸。如圖2所示，以這種方式，其中將外延層的濃度示為其厚度的函數(shù)， 由此形成的M0S功率器件3的N型外延層2具有恒定的電阻率。而且柱 狀區(qū)5沿著它們的整個(gè)柱狀延伸方向具有恒定的濃度，如圖3所示，其 中柱狀區(qū)5的濃度^L示為它們厚度的函數(shù)。M0S功率器件3還顯示出在主體區(qū)4內(nèi)部重?fù)诫s的源極區(qū)6，尤其是N型。因此外延層2的表面被薄的柵極氧化層7和多晶硅層覆蓋。在多晶硅8和薄的柵極氧化層7中設(shè)置有開(kāi)口 ，以露出外延層2表面的對(duì)應(yīng)于 每個(gè)源極區(qū)6的部分。絕緣層9完全覆蓋多晶硅層8,并且它部分地覆蓋 源極區(qū)6,以便于能夠使源極金屬層IO接觸源極區(qū)6與主體區(qū)4。還在 半導(dǎo)體襯底1的下表面上設(shè)置漏極金屬層IOA。應(yīng)當(dāng)注意的是，柱狀區(qū)5的存在由此使得減小了外延層2的電阻率 而在總體上不降低MOS功率器件3的擊穿電壓BV。用這種類型的器件， 可以到達(dá)預(yù)定擊穿電壓BV,而外延層2的電阻率低于常規(guī)MOS器件中使 用的，因此獲得了具有降低了輸出電阻的功率MOS晶體管。另夕卜，如圖4所示，借助于包括柱狀區(qū)5的多個(gè)基礎(chǔ)單元形成的MOS 功率器件顯示出輸出電阻，如曲線A所示，等于常規(guī)MOS器件的，但是 不低于常規(guī)M0S器件的擊穿電壓BV，如曲線B所示，而且還不低于硅的 所謂理想極限的，如曲線C所示。為了更好地理解這些已知器件的動(dòng)態(tài)變化，參考圖6到10，現(xiàn)在描 述形成圖1的多漏極的MOS功率器件的方法。尤其是，在N+型重?fù)诫s半導(dǎo)體襯底1上，形成外延層2，在其底部 上包括具有對(duì)應(yīng)于電阻率p的摻雜劑濃度的N型第一外延層2a。在第一外延層2a上形成第一光刻掩模之后，通過(guò)第一光刻掩模在該 第一外延層2a中的溝槽用于形成零級(jí)指示器，在圖中沒(méi)有示出。由此在該第一外延層2a中形成第二掩模，在其中形成了多個(gè)開(kāi)口。通過(guò)這些開(kāi)口，進(jìn)行第一 P型摻雜劑的注入步驟，用來(lái)形成第一注 入?yún)^(qū)5a,如圖6所示。如圖7所示，在第一外延層2a上形成具有對(duì)應(yīng)于電阻率p的摻雜劑 濃度的第二N型外延層2b。然后借助于零級(jí)指示器在第二外延層2b上形成和第二掩模對(duì)準(zhǔn)的第 三掩模，在其中形成有多個(gè)開(kāi)口。通過(guò)這些開(kāi)口在第二外延層2b中進(jìn)行第二P型摻雜劑的注入步驟， 用來(lái)形成第二注入?yún)^(qū)域5b。如圖8所示，然后在第二外延層2b上形成具有對(duì)應(yīng)于電阻率p的摻 雜劑濃度的N型第三外延層2c。然后借助于第三外延層2c上的零級(jí)指示器形成和第二和第三掩模對(duì) 準(zhǔn)的第四掩模，在其中形成有多個(gè)開(kāi)口。通過(guò)這些開(kāi)口 ，在第三外延層2c中進(jìn)行第三P型摻雜劑的注入步驟，用來(lái)借助于隨后的熱擴(kuò)散工藝形成第三注入?yún)^(qū)5c。如圖9所示，然后在第三外延層2c上形成具有始終對(duì)應(yīng)于電阻率p 的摻雜劑濃度的第四N型外延層2d。然后借助于第四外延層2d上的零級(jí)指示器形成和第二、第三和第四掩模對(duì)準(zhǔn)的第五掩模，在其中形成有多個(gè)開(kāi)口。通過(guò)這些開(kāi)口 ，在第四外延層2d中進(jìn)行第四P型摻雜劑的注入步驟， 用于形成第四注入?yún)^(qū)5b。顯然，可以提供任何數(shù)量的掩模步驟和隨后的摻雜劑注入，用來(lái)形 成和一系列相互重疊的外延層對(duì)準(zhǔn)的多個(gè)注入?yún)^(qū)并且該多個(gè)注入?yún)^(qū)布置在一系列外延層中的中。如圖10所示，然后至少在第四外延層2d上形成具有始終對(duì)應(yīng)于電 阻率p的第五摻雜劑濃度的第五N型外延層2e。然后借助于第五外延層2e上的零級(jí)指示器形成和第二、第三、第四 和第五掩模對(duì)準(zhǔn)的第六掩模，在其中形成有多個(gè)開(kāi)口。通過(guò)這些開(kāi)口 ，在第五外延層2e中進(jìn)行第五P型摻雜劑的注入步驟， 用來(lái)形成M0S功率器件3的主體區(qū)4，如之前參考圖l所示的。然后借助于第五外延層2e上的零級(jí)指示器形成和第二、第三、第四、 第五和第六掩模對(duì)準(zhǔn)的第七掩模，在其中形成有多個(gè)開(kāi)口。通過(guò)這些開(kāi)口，在第五外延層2e中進(jìn)行第六N+型摻雜劑的注入步 驟，用來(lái)形成MOS功率器件3的源極區(qū)6。然后進(jìn)行熱擴(kuò)散的熱處理，用于擴(kuò)散注入?yún)^(qū)5a、 5b、 5c、 5d， MOS 功率器件3的主體區(qū)4和源極區(qū)6,并使注入?yún)^(qū)5a、 5b、 5c、 5d形成和 主體區(qū)4對(duì)準(zhǔn)并接觸的單一柱狀區(qū)5。特別地，如圖l所示，在注入?yún)^(qū)5a、 5b、 5c、 5d的擴(kuò)散工藝之后， 每個(gè)柱狀區(qū)5將自身表示為包含P型"球形泡"的柱狀結(jié)構(gòu)。然后以常規(guī)制造步驟完成該工藝，包括在外延層2的表面上形成薄 柵極氧化層7和多晶硅層8。然后在多晶硅層8和薄柵極氧化層7中提供 開(kāi)口，直到它們露出外延層2的和每個(gè)源極區(qū)6對(duì)準(zhǔn)的表面部分。形成 絕緣層9，直到它完全覆蓋多晶硅層8,并且它部分地覆蓋源極區(qū)6,以 便于允許形成在MOS功率器件3上的源極金屬層IO接觸源極區(qū)6和主體 區(qū)4。最終在半導(dǎo)體襯底1的下襯底上形成漏極金屬層IOA。應(yīng)該注意的是，鉤住主體區(qū)4的柱狀區(qū)5的存在騰空了漏極區(qū)2,使得由此形成的M0S功率器件3承受從外部施加到該器件的預(yù)定電壓，即 使當(dāng)在外延層2中存在高濃度的摻雜劑時(shí)(在具有比如參考圖1和6 - 10 所示的溝道N的器件的情況中，其是N型導(dǎo)電層)。另外，由此獲得的M0S功率器件3的擊穿電壓BV可以承受外延層2 中的電阻率，將外延層2中的電阻率變成和柱狀區(qū)5中的摻雜劑濃度相 等(在圖l和6-10所示的例子中，其實(shí)P型的)。特別地，如圖4a所示，當(dāng)漏極外延層2中的P型摻雜劑濃度增加時(shí)， 擊穿電壓BV變化尤其是，當(dāng)通過(guò)用于形成柱狀區(qū)5的P型注入劑量 Ob引入的P型摻雜劑濃度完全平衡漏極外延層2中的N型摻雜劑濃度時(shí)， 擊穿電壓是最大的。這種情況表示為"電荷平衡"。如果在用來(lái)形成第一注入?yún)^(qū)5a的第一P型摻雜劑的注入步驟中，使 用低于注入劑量0￡的注入劑量0，則柱狀區(qū)5的最終濃度小于借助于在 "電荷平衡"情況中使用的注入劑量①E獲得的柱狀區(qū)5的濃度。這種情 況表示為"P型電荷不足"或者，等價(jià)地"N型電荷超出"。如果在用來(lái) 形成第一注入?yún)^(qū)5a的第一P型摻雜劑的注入步驟中，使用高于注入劑量 ①B的注入劑量0，則柱狀區(qū)5的濃度大于在"電荷平衡"情況中獲得的 柱狀區(qū)5的濃度。這種情況表示為"P型電荷超出"或者，等價(jià)地"n型 電荷不足"。如已經(jīng)所述的，在所述的電荷超出/不足情況下，得到的器件的擊 穿電壓BV低于借助于注入劑量①E獲得的擊穿電壓。然后，為了實(shí)現(xiàn)電荷平衡條件，平衡外延獲得的電荷N型和注入的 電荷P型是必要的。然而，通過(guò)外延形成的層顯示出預(yù)定設(shè)計(jì)量的值，例如層的厚度或 者電阻率，其從一個(gè)層到另一個(gè)變化，并且在同一層內(nèi)部變化。而且， 這些值在通過(guò)注入形成的各層中不同。由于在多漏極型器件中，為了獲得最高的擊穿電壓BV，有必要平衡 和控制例如通過(guò)外延引入的N型電荷以及例如通過(guò)注入引入的P型電荷， 在通過(guò)外延或者通過(guò)注入形成的單層內(nèi)部的預(yù)定設(shè)計(jì)量的不同值在統(tǒng)計(jì) 學(xué)上是器件故障的原因，也就是，沒(méi)有達(dá)到預(yù)定設(shè)計(jì)的擊穿電壓BV，因 此降低了最終器件的生產(chǎn)量。而且，在多漏極的器件中，外延層2的電阻率固定了兩個(gè)相鄰柱狀 區(qū)5之間的距離，以及因此形成的整個(gè)MOS功率器件3的間距。特別地，通過(guò)降低外延層2的電阻率以及由此增加該層的濃度，有 必要形成減少了 (橫向的)尺寸的器件3，以便于保證操作中電場(chǎng)的良好 電阻。為了獲得這些條件，因此有必要減小漏極層的厚度。然而，通過(guò) 使用減小了厚度的漏極外延層2以獲得M0S功率器件，其能夠承受的預(yù)有必要增加形成漏極外延層的外延層的數(shù)量和形成P型柱狀區(qū)5的相對(duì) 注入步驟。這種方案明顯增加了由此形成的M0S功率器件3的制造成本。實(shí)際上，器件3必須能夠承受的擊穿電壓BV定義了柱狀區(qū)5的高度 對(duì)于500V的器件，它包含在20和30jum之間。本發(fā)明要解決的技術(shù)問(wèn)題是提出 一種在半導(dǎo)體襯底上制造多漏極 的功率電子器件的工藝，具有這樣的結(jié)構(gòu)特征允許獲得具有低輸出電 阻的器件并包含克服仍舊影響按照現(xiàn)有技術(shù)形成的器件的局限的尺寸。發(fā)明內(nèi)容根據(jù)本發(fā)明的解決方案思想是在半導(dǎo)體襯底上制造多漏極的功率電 子器件，其包括由外延部分構(gòu)成的P型柱狀區(qū)。以這種方式，柱狀區(qū)顯 示出減小的橫向尺寸。根據(jù)這種解決方案思想，通過(guò)如之前顯示的和權(quán)利要求1的特征部 分所限定的工藝解決該技術(shù)問(wèn)題。還通過(guò)之前所顯示的和權(quán)利要求5的特征部分所限定的功率電子器 件解決本發(fā)明。通過(guò)對(duì)說(shuō)明書(shū)給出的其實(shí)施例的下述描述并參考附圖的非限定性例 子，根據(jù)本發(fā)明的工藝和器件的特征的優(yōu)點(diǎn)將是顯而易見(jiàn)的。


在這些圖中圖1是已知類型的多漏極的功率MOS晶體管的橫截面圖，圖2和3分別示出了圖1的多漏極的MOS功率晶體管的N型漏極外 延層和P型柱狀區(qū)的濃度分布曲線，圖4示出了擊穿電壓BV對(duì)于多漏極的MOS功率器件的區(qū)域的輸出電 阻的變化趨勢(shì)，曲線A，對(duì)于常規(guī)MOS功率器件的變化趨勢(shì)，曲線B，對(duì) 于硅中理想極限的變化趨勢(shì)，曲線C，圖5示出了在已知類型的多漏極的功率MOS器件中，當(dāng)電荷平衡條件變化時(shí)擊穿電壓BV的趨勢(shì)，圖6-10示出了在制造工藝的一些步驟中，圖1的多漏極的功率器 件的橫截面圖，圖11 - 14示出了在根據(jù)本發(fā)明的工藝的第一個(gè)實(shí)施例的一些制造步 驟中多漏極的功率器件的橫截面圖，圖15示出了圖11的器件的半導(dǎo)體襯底的放大部分，圖16示出了圖14的器件的半導(dǎo)體襯底的放大部分，圖17和18分別示出了對(duì)于圖14的多漏極的M0S功率器件的P型柱 狀區(qū)和N型漏極外延層的濃度分布曲線，圖19 - 22示出了在根據(jù)本發(fā)明的工藝的第一個(gè)實(shí)施例的一些制造步 驟中多漏極的功率器件的橫截面圖，圖23示出了圖22的器件的半導(dǎo)體襯底放大部分，圖24示出了圖22的器件的半導(dǎo)體襯底放大部分，圖25和26分別示出了對(duì)于圖12的多漏極的MOS功率器件的P型柱 狀區(qū)和N型漏極外延層的濃度分布曲線具體實(shí)施方式
參考這些附圖，描述在半導(dǎo)體襯底上制造多漏極的功率電子器件的工藝。下文描述的工藝步驟不形成制造集成電路的完整工藝流程。本發(fā)明 可以和本領(lǐng)域目前使用的集成電路的制造工藝一起實(shí)施，在說(shuō)明書(shū)中， 僅僅包括通常使用的那些工藝步驟，它們對(duì)于理解;^發(fā)明是必要的。表示制造過(guò)程中的集成電子器件的部分的橫截面的圖沒(méi)有按照比例 畫(huà)出，而是相反畫(huà)出它們是為了示出本發(fā)明的重要特征。參考圖11-14,現(xiàn)在描述根據(jù)本發(fā)明制造的尤其是多漏極的MOS器 件30的工藝的第一個(gè)實(shí)施例。如圖ll所示，例如，在N+型半導(dǎo)體襯底IOO上，形成包括具有例如 在3和20 ohm*cm之間的電阻率pi和例如在2和20 ju m之間的厚度XI, 并且通過(guò)外延生長(zhǎng)在半導(dǎo)體襯底100上形成的N型第一半導(dǎo)體層21的漏 極半導(dǎo)體層20。有利地是，在第一半導(dǎo)體層21上形成笫一光刻掩模之后，通過(guò)該第 一光刻掩模在該第一半導(dǎo)體層21中形成溝槽，用來(lái)形成圖中未示出的零級(jí)指示器。一旦去掉第一掩模，在整個(gè)第一半導(dǎo)體層21上，進(jìn)行第一N型摻雜 劑的注入步驟，以形成第一N型注入?yún)^(qū)Dl。然后在第一半導(dǎo)體層21上，形成第二掩模，其中形成了多個(gè)開(kāi)口。 通過(guò)這些開(kāi)口，進(jìn)行第一 P型摻雜劑的選擇性注入步驟，用來(lái)借助于連 續(xù)的擴(kuò)散步驟形成第一P型注入子區(qū)51。根據(jù)本發(fā)明有利地是，這些第一注入步驟具有相同的投影射程 (projected range ),也就是，以相同的深度T從第一半導(dǎo)體層21的表 面，將P型摻雜劑離子和N型摻雜劑離子注入到第一半導(dǎo)體層21中。根據(jù)本發(fā)明有利地是，以第一注入劑量①w進(jìn)行第一 P型摻雜劑的選 擇性注入步驟，該第一注入劑量被選擇為平衡通過(guò)以第一劑量①1N進(jìn)行的 第一 N型摻雜劑的注入步驟引入的摻雜劑的濃度。例如第一 P型注入劑 量①"包含在1. 5 x 1012和1. 5 x 10"at/cm2之間,例如第一 N型注入劑量 ①w包含在5. 0x io"和1. 0x 10"at/cm2之間，同時(shí)所使用的注入能量例 如包含在200和800keV之間。如參考現(xiàn)有技術(shù)已經(jīng)強(qiáng)調(diào)的，當(dāng)在漏極半導(dǎo)體層20內(nèi)實(shí)現(xiàn)電荷平衡 情況時(shí)，獲得最高的擊穿電壓BV。根據(jù)本發(fā)明有利地是，可以注入P型摻雜劑和N型摻雜劑來(lái)獲得在 漏極半導(dǎo)體層20中獲得的電荷平衡。因此，通過(guò)根據(jù)本發(fā)明的工藝，相 對(duì)于根據(jù)現(xiàn)有技術(shù)形成的器件，可以實(shí)現(xiàn)最終器件30的更好生產(chǎn)效率。一旦去掉第二掩模，如圖12所示，在第一半導(dǎo)體層21上，形成包 括具有例如在3和20 ohm*cm之間的電阻率p2和例如在1和10 ju m之間 的厚度X2并且通過(guò)外延生長(zhǎng)形成的第二 N型半導(dǎo)體層。在整個(gè)第二半導(dǎo)體層22上，進(jìn)行第二N型摻雜劑的注入步驟，以形 成第二N型注入?yún)^(qū)D2。然后在第二半導(dǎo)體層22上，形成第三掩模，其中形成了多個(gè)開(kāi)口。 有利地是，這些第三掩模借助于零級(jí)指示器和第二掩模對(duì)準(zhǔn)。通過(guò)這些 開(kāi)口，進(jìn)行第二 P型摻雜劑的選擇性注入步驟，用來(lái)借助于連續(xù)的擴(kuò)散 步驟形成和第一P型注入子區(qū)51對(duì)準(zhǔn)的第二P型注入子區(qū)52。有利地是，這些第二注入步驟也具有相同的投影射程。根據(jù)本發(fā)明有利地是，以第二注入劑量①2P進(jìn)行第二 P型摻雜劑的選 擇性注入步驟，該第二注入劑量被選擇為平衡通過(guò)以第二劑量①2N進(jìn)行的 第二 N型摻雜劑的注入步驟引入的摻雜劑的濃度。例如第一 P型注入劑量①2p包含在1. 5 x 1012和1. 5 x 10"at/cm2之間，例如第一 N型注入劑量 ①2h包含在5. Ox IO"和1. Ox 10"at/cm2之間，同時(shí)所使用的注入能量例 如包含在200和800keV之間。有利地是，第一半導(dǎo)體層21的電阻率等于第二半導(dǎo)體層22的電阻 率，因此第二注入步驟使用和第一注入步驟相同的注入?yún)?shù)。如圖13所示，最后，形成具有例如在0. 15和7 ohn^cm之間的電阻 率P3和在1和8Mm之間的厚度X3并且通過(guò)外延生長(zhǎng)形成的第三N型半 導(dǎo)體層23。然后在第三外延層23上形成第四掩模，其中形成了多個(gè)開(kāi)口。有利 地是，這些第四掩模借助于零級(jí)指示器和第三掩模對(duì)準(zhǔn)。通過(guò)這些開(kāi)口， 進(jìn)行第三P +型摻雜劑的選擇性注入步驟，用來(lái)形成和第一子區(qū)51和第 二子區(qū)52對(duì)準(zhǔn)的器件30的主體區(qū)40。然后以公知的方法在第三外延層23上形成第五掩模，其中形成了另 外的多個(gè)開(kāi)口。然后通過(guò)這些開(kāi)口，進(jìn)行第六N +型摻雜劑的選擇性注入步驟，用來(lái) 在主體區(qū)40內(nèi)部形成源極區(qū)60。然后進(jìn)行擴(kuò)散工藝，用于完成器件30的子區(qū)51、 52和主體和源極 區(qū)，使得子區(qū)51、 52共同形成和主體區(qū)40對(duì)準(zhǔn)并電接觸的單一電連續(xù) 柱狀區(qū)50,如圖14所示。應(yīng)當(dāng)注意的是，在根據(jù)本發(fā)明的工藝中，在漏極半導(dǎo)體層20中，擴(kuò) 散工藝實(shí)現(xiàn)了子區(qū)51和52的P摻雜劑的"各向異性"擴(kuò)散，這是因?yàn)?在沿著平行于漏極半導(dǎo)體層20的表面的方向上，由P型子區(qū)51和N型 區(qū)Dl形成的結(jié)p/n和由子區(qū)52和區(qū)域D2形成的結(jié)p/n —樣由于在區(qū)域 Dl和區(qū)域D2中進(jìn)行N摻雜劑的注入而在橫向擴(kuò)散中受到限制，同時(shí)在垂 直于漏極半導(dǎo)體層20的表面的方向上對(duì)于擴(kuò)散沒(méi)有限制。因此，在這種擴(kuò)散步驟之后，每個(gè)P型子區(qū)51、 52都基本上呈現(xiàn)橢 圓形的形狀，其中第一半直徑r遠(yuǎn)遠(yuǎn)小于第二半直徑w,如圖15和16 所示，分別在擴(kuò)散工藝之前和之后。尤其是，如圖16所示，因?yàn)檫@種P 型柱狀區(qū)50的最小寬度小于半導(dǎo)體層21的厚度2w〈Xl，所以獲得了 基本上橢圓形形狀的P型柱狀區(qū)50。用根據(jù)本發(fā)明的工藝，沿著漏極半導(dǎo)體層20的P型柱狀區(qū)和N型區(qū) 的濃度分布曲線顯示出連續(xù)的后退式(back type)變化，如圖17和18分別所示的，允許在漏極半導(dǎo)體層20的N型區(qū)中獲得電荷平衡和高濃度 的載流子。因此，漏極半導(dǎo)體層2 0形成由形成M0S功率器件的多個(gè)基礎(chǔ)單元共 用的漏極層。每個(gè)基礎(chǔ)單元包括主體區(qū)40,在其下面有柱狀區(qū)50,根據(jù) 本發(fā)明，該柱狀區(qū)50是通過(guò)子區(qū)51和52的各向異性擴(kuò)散獲得的橢圓形 部分形成的。然后以在漏極半導(dǎo)體層20的表面上形成薄柵極氧化層70 和多晶硅層80的常規(guī)制造步驟完成該工藝。然后在多晶硅層80中和薄 柵極氧化層70中提供開(kāi)口，直到它們露出漏極半導(dǎo)體層20和每個(gè)源極 區(qū)60對(duì)準(zhǔn)的表面部分。形成絕緣層90，直到它完全覆蓋多晶硅層80, 并且它部分覆蓋源極區(qū)60，以便于允許形成在器件30上的源極金屬層 101接觸源極區(qū)60和主體區(qū)40。圖中未示出的漏極金屬層最終形成在半 導(dǎo)體襯底100的下表面上。參考圖19-22,描述根據(jù)本發(fā)明的工藝的第二個(gè)實(shí)施例。關(guān)于參考圖11 - 14描述的垂直功率M0SFET晶體管30在結(jié)構(gòu)上和功 能上是相同的元件將給出相同的附圖標(biāo)記。例如，在N+型半導(dǎo)體襯底100上，形成包4舌具有例如在3和2 0 ohm*cm 之間的電阻率p,和例如在2和20Mm之間的厚度Xl并且通過(guò)外延生長(zhǎng)形 成的第一 N型層21的漏極半導(dǎo)體層20。有利地是，在第一半導(dǎo)體層21上形成第一光刻掩模之后，通過(guò)該第 一光刻掩模在該第一半導(dǎo)體層21中形成溝槽，用來(lái)形成圖中未示出的零 級(jí)指示器。一旦去掉第一掩模，在第一半導(dǎo)體層21上形成第二掩模，其中形成 多個(gè)開(kāi)口。通過(guò)這些開(kāi)口，進(jìn)行第一 P型摻雜劑的選擇性注入步驟，用 來(lái)借助于連讀的擴(kuò)散步驟形成第一P型注入子區(qū)51。一旦去掉第二掩模，在第一半導(dǎo)體層21上形成第三掩模，其中形成 了和第一半導(dǎo)體層21中沒(méi)有形成第一 P型注入子區(qū)51的多個(gè)部分對(duì)準(zhǔn) 的多個(gè)開(kāi)口。通過(guò)這些開(kāi)口，進(jìn)行第一 N型摻雜劑的選擇性注入步驟， 用來(lái)借助于連續(xù)的擴(kuò)散步驟形成第一 N型注入子區(qū)Dla。有利地是，對(duì)于P和N注入劑的掩模具有彼此互補(bǔ)的開(kāi)口，但是絕 不禁止它們不準(zhǔn)確地互補(bǔ)，即對(duì)于每個(gè)層來(lái)說(shuō)，P和N子區(qū)域彼此不相鄰。根據(jù)本發(fā)明有利地是，以第一注入劑量①1P進(jìn)行第一P型摻雜劑的選 擇性注入步驟，該第 一注入劑量被選擇為平衡通過(guò)以第 一劑量①1N進(jìn)行的第一 N型摻雜劑的選擇性注入步驟引入的摻雜劑的濃度。第一 P型注入 劑量OV例如包含在5. OxlO12和2. Ox 10 14at/cm2之間,第一 N型注入劑 量(Dw例如包含在5. 0 x 10 11和5. 0 x 10 13at/ctn2之間。有利地是，借助于包括形成具有包含在IOO和800keV之間的注入能 量的"盒狀，，曲線的不同能量的一系列注入劑，可以形成P摻雜劑的選 擇性注入步驟和N摻雜劑的選擇性注入步驟。換句話說(shuō)，通過(guò)一系列彼此對(duì)準(zhǔn)并分別在與半導(dǎo)體層21的表面不同 距離處形成的注入?yún)^(qū)在半導(dǎo)體層21中形成各個(gè)子區(qū)，到每個(gè)注入?yún)^(qū)的半 導(dǎo)體層21的表面的距離取決于注入能量。連續(xù)擴(kuò)散工藝允許彼此對(duì)準(zhǔn)的這些注入?yún)^(qū)沿著基本上為橢圓形形狀 的外延層21形成單一的電連續(xù)子區(qū)。如已經(jīng)參考現(xiàn)有技術(shù)強(qiáng)調(diào)的，當(dāng)在漏極半導(dǎo)體層20的內(nèi)部實(shí)現(xiàn)平衡 情況時(shí)，獲得最高的擊穿電壓BV。在該實(shí)施例中，有利地是，P型注入劑和N型注入劑沒(méi)必要必須顯示 出相同的投影射程。一旦去掉第三掩模，如圖20所示，在第一半導(dǎo)體層21上形成具有 例如在3和20 ohm*cm之間的電阻率p2和例如在1和10jnm之間的厚度 X2并且通過(guò)外延生長(zhǎng)形成的第二 N型半導(dǎo)體層22。在第二半導(dǎo)體層22上，形成第四掩模，其中形成和第一P型注入子 區(qū)51對(duì)準(zhǔn)的多個(gè)開(kāi)口。通過(guò)這些開(kāi)口，進(jìn)行第二P型摻雜劑的選擇性注 入步驟，用來(lái)借助于連續(xù)擴(kuò)散工藝形成第二 P型注入子區(qū)52,如圖20 所示。一旦去掉第四掩模，在第二半導(dǎo)體層22上形成笫五掩模，其中形成 了和第二半導(dǎo)體層22中的第一N型注入子區(qū)Dla對(duì)準(zhǔn)的多個(gè)開(kāi)口。通過(guò) 這些開(kāi)口，進(jìn)行第二 N型摻雜劑的選擇性注入步驟，用來(lái)借助于連續(xù)的 擴(kuò)散步驟形成第二N型注入子區(qū)D2a。根據(jù)本發(fā)明有利地是，以第二注入劑量①2P進(jìn)行第二 P型摻雜劑的選 擇性注入步驟，該第二注入劑量被選擇為平衡通過(guò)以第二劑量①2N進(jìn)行的 第二 N型摻雜劑的選擇性注入步驟引入的摻雜劑的濃度。第一 P型注入 劑量cp,p例如包含在5. 0 x 10 12和2. 0 x 10 14at/cm2之間，第一 N型注入劑 量0^例如包含在5. 0 x 1O 11和5. 0 x 10 13at/cm2之間。有利地是，分別借助于包括形成具有包含在100和800keV之間的注入能量的"盒狀"曲線的不同能量的一系列注入步驟可以形成第二 P摻雜劑的選擇性注入步驟和第二 N摻雜劑的選擇性注入步驟。如圖21所示，最后形成具有例如在0. 15和7 ohn^cm之間的電阻率 P3和在1和8ym之間的厚度X3并且通過(guò)外延生長(zhǎng)形成的第三N型半導(dǎo) 體層23。然后在第三外延層23上形成笫六掩模，其中形成了和第一 P型摻雜 子區(qū)51對(duì)準(zhǔn)的多個(gè)開(kāi)口。然后通過(guò)這些開(kāi)口進(jìn)行第三N +摻雜劑的選擇 性注入步驟，用來(lái)形成器件30的主體區(qū)40。然后以常規(guī)的方法在第三外延層23上形成第七掩模，其中形成了另 外的多個(gè)開(kāi)口 。然后通過(guò)這些開(kāi)口，進(jìn)行第六P +型摻雜劑的選擇性注入步驟，用來(lái) 在主體區(qū)40的內(nèi)部形成源極區(qū)60。然后進(jìn)行擴(kuò)散工藝，用于完成器件30的子區(qū)51、 52、 Dla和D2a以 及主體和源極區(qū)，使得子區(qū)51、 52形成和主體區(qū)40對(duì)準(zhǔn)并電接觸的單 一電連續(xù)柱狀區(qū)50,并且子區(qū)Dla、 D2a沿著漏極半導(dǎo)體區(qū)20形成單一 的電連續(xù)N形柱狀區(qū)D,如圖22所示。在根據(jù)本發(fā)明的工藝的該實(shí)施例中，在漏極半導(dǎo)體層20中，擴(kuò)散工 藝實(shí)現(xiàn)了形成子區(qū)51和Dla的注入的P摻雜劑和N摻雜劑的"各向異性" 擴(kuò)散，因?yàn)檠刂叫杏谄骷?0的表面的方向，由P型子區(qū)51和N型子 區(qū)Dl形成的結(jié)p/n在橫向擴(kuò)散中由于高P和N濃度同時(shí)存在而受到限制， 換句話說(shuō)，它們彼此限制，同時(shí)在垂直于漏極半導(dǎo)體層20的表面的方向 上沒(méi)有限制。因此，在這種擴(kuò)散工藝之后，每個(gè)P型子區(qū)51、52和每個(gè)N子區(qū)Dla、 D2a都基本上呈現(xiàn)橢圓形的形狀，其中第一半直徑rl和r2遠(yuǎn)遠(yuǎn)大于第二 半直徑wl和w2，如圖23和24所示，分別在擴(kuò)散工藝之前和之后。尤其 是，如圖24所示，因?yàn)檫@種P型柱狀區(qū)50的最大寬度小于半導(dǎo)體層21 的厚度2wl〈Xl，所以獲得了基本上橢圓形形狀的P型柱狀區(qū)50。有利 的是，N型柱狀區(qū)D的最大寬度小于半導(dǎo)體層21的厚度2w2〈Xl。由于根據(jù)本發(fā)明的工藝，沿著漏極半導(dǎo)體層20的P型柱狀區(qū)和N型 區(qū)的濃度分布曲線顯示出連續(xù)的后退式(back type)變化，如圖25和 26分別所示的，允許在漏極半導(dǎo)體層20的N型區(qū)中獲得電荷平衡和高濃 度的載流子。因此，漏極半導(dǎo)體層20形成由形成M0S功率器件30的多個(gè)基礎(chǔ)單 元共用的漏極層。每個(gè)基礎(chǔ)單元包括主體區(qū)40，在其下面有柱狀區(qū)50, 根據(jù)本發(fā)明，柱狀區(qū)是通過(guò)P型的子區(qū)51、 52的各向異性擴(kuò)散獲得的橢 圓形部分形成的。而且，還通過(guò)N型的子區(qū)Dla、 D2a的"各向異性"擴(kuò) 散獲得的橢圓形部分形成的N形柱狀區(qū)D變化到P型的柱狀區(qū)50。然后以參考根據(jù)本發(fā)明工藝的先前實(shí)施例已經(jīng)描述的常規(guī)制造步驟 完成該工藝。有利地是，在根據(jù)本發(fā)明的第一個(gè)實(shí)施例和工藝中，第二半導(dǎo)體層 22具有低于第一半導(dǎo)體層21的厚度X1的厚度X2。以這種方式，柱狀區(qū) 50和半導(dǎo)體襯底100隔開(kāi)，使得減小了和半導(dǎo)體層20和半導(dǎo)體襯底100 之間的界面相鄰的電場(chǎng)。在該界面區(qū)中高的電場(chǎng)值實(shí)際上產(chǎn)生了器件在 擊穿電壓BV時(shí)的不穩(wěn)定性。在說(shuō)明書(shū)中，已經(jīng)對(duì)包含三個(gè)外延層21、 22、 23的漏極半導(dǎo)體層20 作出了特定的標(biāo)記。然而，所使用的外延層的數(shù)量可以是不同的。外延 層的這種數(shù)量實(shí)際上取決于最終的器件30必須承受的擊穿電壓BV。而且，在優(yōu)選實(shí)施例中，外延層21、 22、 23的電阻率是相同的，但 是有利地是，形成漏極半導(dǎo)體層20的每個(gè)單一外延層的電阻率和相鄰層 的電阻率是不同的，以便于形成更堅(jiān)固的器件?？傊?，以根據(jù)本發(fā)明的工藝制造的功率器件30表現(xiàn)出下述的優(yōu)點(diǎn)改善了漏極半導(dǎo)體層20內(nèi)部的電荷平衡控制，借助于具有基本上"橢圓形的，，形狀的部分實(shí)現(xiàn)了柱狀區(qū)50和D,增加了形成漏極半導(dǎo)體層20的單一外延層的厚度X1、 X2和X3,減少了形成漏極半導(dǎo)體層20的步驟的數(shù)量，可以使用具有高熱預(yù)算的熱工藝；以及縮放由此形成的功率器件的尺寸。而且，在根據(jù)本發(fā)明的工藝的第二個(gè)實(shí)施例中，有利地是，N和P 注入步驟的投影射程沒(méi)必要必須一致。而且，盡管在根據(jù)本發(fā)明的工藝的最后一個(gè)實(shí)施例中，對(duì)于單一外 延層形成了兩個(gè)掩模步驟，但是后者的厚度可能相對(duì)于第一個(gè)實(shí)施例使 用的掩膜的厚度更大一些，因此可以獲得具有更少數(shù)量外延層的用于獲 得理想擊穿電壓必需的漏極半導(dǎo)體層20的總厚度，由此獲得較低的制造 成本和較低的故障率。
權(quán)利要求
1.一種制造集成在第一導(dǎo)電類型的半導(dǎo)體襯底(100)上的多漏極的功率電子器件(30)的工藝，在該半導(dǎo)體襯底上形成漏極半導(dǎo)體層(20)，其特征在于它包括下述步驟在所述半導(dǎo)體襯底(100)上至少形成第一導(dǎo)電類型的第一電阻率值(ρ1)的第一半導(dǎo)體層(21)，形成所述漏極外延層(20)，借助于第一選擇性注入步驟形成具有第一注入劑量(Φ1P)的第二導(dǎo)電類型的第一子區(qū)(51)，借助于第二選擇性注入步驟形成具有第二注入劑量(Φ1N)的第一導(dǎo)電類型的第二子區(qū)(D1，D1a)，形成表面半導(dǎo)體層(23)，其中第二導(dǎo)電類型的主體區(qū)(40)和所述第一子區(qū)(51)對(duì)準(zhǔn)，執(zhí)行熱擴(kuò)散工藝，使得所述第一子區(qū)(51)形成和所述主體區(qū)(40)對(duì)準(zhǔn)并電接觸的單一電連續(xù)柱狀區(qū)(50)。
2. 根據(jù)權(quán)利要求l的工藝，其特征在于它還包括下述步驟 在所述半導(dǎo)體襯底(21)上至少形成第一導(dǎo)電類型的第二電阻率值(p2)的第二半導(dǎo)體層(22)，借助于第三選擇性注入步驟形成具有第三注入劑量(02P)的和所述 第一子區(qū)(51)對(duì)準(zhǔn)的第二導(dǎo)電類型的第三子區(qū)(52),借助于第四注入步驟形成具有第四注入劑量(①w)的第一導(dǎo)電類型 的第四子區(qū)(D2, D2a)，其中在所述熱擴(kuò)散工藝中，所述第一和第三子區(qū)(51， 52)形成和 所述主體區(qū)(40)對(duì)準(zhǔn)和電接觸的單一電連續(xù)柱狀區(qū)(50)。
3. 根據(jù)權(quán)利要求1或2的工藝，其特征在于第一導(dǎo)電類型的所述第 二和第四子區(qū)(Dl; D2)形成平行于所述半導(dǎo)體層(21; 22)的表面的 各個(gè)連續(xù)注入層，在其中所述第二和第四子區(qū)^^皮形成。
4. 根據(jù)權(quán)利要求3的工藝，其特征在于第二導(dǎo)電類型的所述連續(xù)注 入層(D1; D2)和所述第一和第三區(qū)(51, 52)在和所述半導(dǎo)體層(21， 22)相同的距離(T)處形成，在其中所述連續(xù)注入層和所述第一和第三 區(qū)凈皮形成。
5. 根據(jù)權(quán)利要求1或2的工藝，其特征在于在所述半導(dǎo)體層(21, 22)的一部分中形成第一導(dǎo)電類型的所述第二和第四子區(qū)(Dla; D2a ),在其中所述第二和第四子區(qū)被形成，所述部分分別與第二導(dǎo)電類型的所述第一和第三子區(qū)(51; 52)分離。
6. 根據(jù)權(quán)利要求5的工藝，其特征在于第一導(dǎo)電類型的所迷第二和 第四子區(qū)(Dla， D2a)和第二導(dǎo)電類型的所述第一和第三子區(qū)(51, 52) ^皮》匕i才卜。
7. 根據(jù)權(quán)利要求5的工藝，其特征在于在所述熱擴(kuò)散工藝中，所述 第二和第四子區(qū)(Dla， D2a)形成電連續(xù)柱狀區(qū)(D)。
8. 根據(jù)權(quán)利要求l的工藝，其特征在于第二導(dǎo)電類型的所述第一注 入劑量(①nO平衡以第一導(dǎo)電類型的所述第二注入劑量(。1N)引入的 電荷。
9. 根據(jù)權(quán)利要求2的工藝，其特征在于借助于外延生長(zhǎng)形成所述至 少第一半導(dǎo)體層(21)和所述至少第二半導(dǎo)體層(22)，它們具有相同 的電阻率值。
10. 根據(jù)權(quán)利要求3的工藝，其特征在于以包含在5. 0x IO"和1. 0 x 10"at/cm2之間的相應(yīng)注入劑量(。1N, 0>2N)形成第一導(dǎo)電類型的所述 子區(qū)(Dl, D2),以包含在1.5xl0"和1. 5 x 10" at/cm2之間的相應(yīng)注 入劑量(0>1P， 02P)和在200和800keV之間的注入能量形成第二導(dǎo)電類 型的所述子區(qū)(51, 22)。
11. 根據(jù)權(quán)利要求5的工藝，其特征在于以包含在5. Ox 1011和5. 0 x 10"at/cm2之間的至少一種相應(yīng)摻雜劑劑量(d>1N， 02N)形成第一導(dǎo)電 類型的所述子區(qū)(Dla， D2a)，以包含在5 x 1012和2 x 1014 at/cm2之間 的至少一種相應(yīng)注入劑量(01P,①2P)形成第二導(dǎo)電類型的所述子區(qū)(51， 52)。
12. 根據(jù)權(quán)利要求ll的工藝，其特征在于通過(guò)以不同注入能量執(zhí)行 它們中的每一個(gè)的一系列注入步驟，形成所述多個(gè)子區(qū)(Dla， D2a; 51, 52)中的每一個(gè)。
13. 根據(jù)權(quán)利要求2的工藝，其特征在于所述至少第二半導(dǎo)體層(22 ) 具有比所述第一半導(dǎo)體層(21)薄的厚度。
14. 根據(jù)權(quán)利要求1的工藝，其特征在于單一電連續(xù)柱狀區(qū)(50) 達(dá)到了小于第一半導(dǎo)體層Ul)的厚度(XI)的最大寬度"w; 2wl)。
15. —種多漏極的功率電子器件(30)，在其上第一導(dǎo)電類型的半 導(dǎo)體襯底(100)包括多個(gè)基礎(chǔ)單元和形成在所述半導(dǎo)體襯底(100)上的第一導(dǎo)電類型的漏極半導(dǎo)體層(20),所述器件包括形成在所述漏極半導(dǎo)體層(20)上的第二導(dǎo)電類型的多個(gè)主體區(qū) (40),和所述多個(gè)主體區(qū)(40)對(duì)準(zhǔn)并電接觸的第二導(dǎo)電類型并形成在所 述漏極半導(dǎo)體層(20)中的第一多個(gè)柱狀區(qū)00),所述器件(30)的特征在于第二導(dǎo)電類型的所述柱狀區(qū)(50)的每 一個(gè)都包括基本上為橢圓形狀的至少一部分。
16. 根據(jù)權(quán)利要求15的器件，其特征在于它包括形成在所述漏極半 導(dǎo)體層(20)的部分中的第一導(dǎo)電類型的第二多個(gè)柱狀區(qū)(D),其中沒(méi) 有第二導(dǎo)電類型的所述第一多個(gè)柱狀區(qū)(50),笫一導(dǎo)電類型的所述柱 狀區(qū)(D)的每一個(gè)都包括至少一部分基本上橢圓形的形狀。
17. 根據(jù)權(quán)利要求15的器件，其特征在于所述漏極半導(dǎo)體層(20) 是由至少一個(gè)外延層構(gòu)成的。
18. 根據(jù)權(quán)利要求15的器件，其特征在于所述柱狀區(qū)(50)具有小 于第一半導(dǎo)體層(21 )的厚度(XI )的最大寬度(2w; 2wl )。
全文摘要
一種制造集成在第一導(dǎo)電類型的半導(dǎo)體襯底(100)上的多漏功率電子器件(30)的工藝，在其上形成漏極半導(dǎo)體層(20)，其特征在于它包括下述步驟在所述半導(dǎo)體襯底(100)上至少形成第一導(dǎo)電類型的第一半導(dǎo)體層(21)和形成漏極外延層(20)，借助于第一選擇摻雜步驟形成第二導(dǎo)電類型的第一子區(qū)(51)，借助于第二摻雜步驟形成第一導(dǎo)電類型的第二子區(qū)(D1，D1a)，形成表面半導(dǎo)體層(23)，其中第二導(dǎo)電類型的主體區(qū)(40)和第一子區(qū)(51)對(duì)準(zhǔn)形成，實(shí)現(xiàn)熱擴(kuò)散工藝，使得第一子區(qū)(51)形成和主體區(qū)(40)對(duì)準(zhǔn)并電接觸的單一電連續(xù)的柱狀區(qū)(50)。
文檔編號(hào)H01L29/08GK101258587SQ200680032592
公開(kāi)日2008年9月3日 申請(qǐng)日期2006年7月7日 優(yōu)先權(quán)日2005年7月8日
發(fā)明者F·弗里西納, M·G·薩喬, S·拉斯庫(kù)納 申請(qǐng)人:意法半導(dǎo)體股份有限公司