專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。更詳細(xì)的是涉及一種 具備適合于液晶顯示裝置等顯示裝置的薄膜晶體管等的半導(dǎo)體裝置及 其制造方法、以及使用它們而得到的顯示裝置。
背景技術(shù)：
壯曰、， ，， 、— 、久「、 壯
置，廣泛地應(yīng)用于例如音頻設(shè)備、通信設(shè)備、計算機(jī)、以及家電設(shè)備
等。尤其是，具備薄膜晶體管(以下也稱為"TFT，，)等的三端子有源元 件的半導(dǎo)體裝置在廣泛的領(lǐng)域被利用，用作有源矩陣型液晶顯示裝置 (以下也稱為"液晶顯示器")等顯示裝置中的開關(guān)元件、控制電路等。
近年來，在具備用于這樣的液晶顯示器等的TFT的半導(dǎo)體裝置中， 強(qiáng)烈要求低功耗化，在TFT中也要求低功耗化。作為TFT的低功耗化 的方法，可以舉出構(gòu)成TFT的各構(gòu)件的微細(xì)化等，尤其是必須通過配 置于半導(dǎo)體層和柵電極之間的柵絕緣膜的薄膜化來降低TFT的閾值電 壓(Vth)。作為柵絕緣膜通常使用界面特性優(yōu)越的氧化硅膜。在將包 括氧化硅膜的單層構(gòu)造的柵絕緣膜薄膜化的情況下，TFT的低閾值工 作成為可能。但是在這種情況下，柵絕緣膜的擊穿耐壓下降、半導(dǎo)體 層和柵電極之間的漏電流增加等故障容易發(fā)生。
此外，作為用于液晶顯示器的TFT的半導(dǎo)體層，近年來使用多晶 硅(以下也稱為"p-Si，，)。由此實現(xiàn)將驅(qū)動電路、控制電路等外圍驅(qū)動 電路和像素部在基板上一體化形成的液晶顯示器，即所謂的單片液晶 顯示器(monolithic liquid crystal display )。作為在基4反上的p-Si的形成 方法， 一般使用照射激光使非晶硅(以下也稱為"a-Si")結(jié)晶化、即所 謂的激光退火法(laser annealing method)。但是，在使用該方法的情況 下，由于在p-Si層的表面發(fā)生大的突起，所以當(dāng)使柵絕緣膜薄膜化時， 柵絕緣膜對p-Si層的覆蓋特性(以下也稱為"柵絕緣膜的覆蓋性")尤為 惡化。此外，突起的前端容易發(fā)生電場集中,成為使擊穿耐壓進(jìn)一步下 降的因素。其結(jié)果是，在使用了多晶硅作為半導(dǎo)體層的TFT(以下也稱為"p-TFT")中，絕緣破壞、漏電流等故障變得容易發(fā)生。因此，在 使用p-TFT作為開關(guān)元件的液晶顯示器中，在招致在面板初始狀態(tài)的 點缺陷不良、器件的可靠性不良等不良增加、成品率下降的方面上有 用心設(shè)計的余地。
相對于此，公開有 一 種通過使用等離子化的氣體對多晶硅薄膜進(jìn) 行各向同性刻蝕(isotropic etching )從而使多晶硅薄膜平坦化的技術(shù)(例 如，參照專利文獻(xiàn)1。)。此外，還公開有一種通過利用激光照射等給予 多晶硅層再結(jié)晶能量從而形成平坦化了的多晶硅層的技術(shù)(例如，參 照專利文獻(xiàn)2。)。進(jìn)而，還公開有一種通過對在第一薄膜(硅氧化膜) 以及第二薄膜上形成的非晶半導(dǎo)體膜(非晶硅薄膜)進(jìn)行激光加熱， 形成具有大晶粒直徑并且均勻化及平坦化了的多晶半導(dǎo)體膜(多晶硅 薄膜)的技術(shù)(例如，參照專利文獻(xiàn)3。)。根據(jù)這些，因為p-Si層被 平坦化，所以可能會抑制絕緣破壞、漏電流等故障。但是，抑制在使 柵絕緣膜薄膜化時的擊穿耐壓下降的效果并不充分。
因此，在對半導(dǎo)體層使用了平坦化的多晶硅等多晶半導(dǎo)體的半導(dǎo) 體裝置中，即使在使柵絕緣膜薄膜化的情況下，在防止絕緣耐壓下降 這一方面還有改善的余地。
專利文獻(xiàn)1:日本專利申請公開2000-133634號公報 專利文獻(xiàn)2:日本專利申請公開2001-60551號公報 專利文獻(xiàn)3:日本專利申請公開2001-127302號公報

發(fā)明內(nèi)容
發(fā)明要解決的問題
本發(fā)明正是鑒于上述現(xiàn)狀而作出的，其目的是提供一種即使柵電 極被薄膜化也具有高擊穿耐壓和高可靠性的半導(dǎo)體裝置及其制造方 法、以及使用它們的顯示裝置。
用于解決問題的方案
本發(fā)明人在對具有高擊穿耐壓和高可靠性的半導(dǎo)體裝置進(jìn)行種種 研究時，著眼于多晶硅層等多晶半導(dǎo)體層和柵絕緣膜的形態(tài)。而且， 發(fā)現(xiàn)在以往的只有多晶半導(dǎo)體層被平坦化了的半導(dǎo)體裝置中，在多晶 半導(dǎo)體層的圖形端部中的柵絕緣膜的覆蓋變得不充分，招致?lián)舸┠蛪?下降，并且發(fā)現(xiàn)多晶半導(dǎo)體層的表面粗糙度是9nm以下，柵絕緣膜通過具有氧化硅膜設(shè)在多晶半導(dǎo)體層一側(cè)、包括介電常數(shù)比氧化硅高的 材料的膜設(shè)在柵電極一側(cè)的層疊構(gòu)造，從而即使柵電極被薄膜化，也 能實現(xiàn)具有高擊穿耐壓和高可靠性的半導(dǎo)體裝置，想到能夠完全解決 上述問題，而達(dá)到了本發(fā)明。
即，本發(fā)明的半導(dǎo)體裝置具有多晶半導(dǎo)體層、柵絕緣膜以及柵電 極以該順序?qū)盈B在絕緣基板上的構(gòu)造，其中，上述多晶半導(dǎo)體層的表
面粗糙度是9nm以下，上述柵絕緣膜具有如下的層疊構(gòu)造，即氧化 硅膜設(shè)在多晶半導(dǎo)體層一側(cè)、包括介電常數(shù)比氧化硅高的材料的膜設(shè) 在柵電極一側(cè)的層疊構(gòu)造。
下面，對本發(fā)明進(jìn)行詳細(xì)描述。
本發(fā)明的半導(dǎo)體裝置具有多晶半導(dǎo)體層、柵絕緣膜以及柵電極以 該順序?qū)盈B在絕緣基板上的構(gòu)造。這樣，本發(fā)明的半導(dǎo)體裝置在基板 上具備具有所謂頂柵(t叩gate)構(gòu)造的TFT。作為多晶半導(dǎo)體層的材
質(zhì)雖然沒有限定，但優(yōu)選是多晶硅。即，上述多晶半導(dǎo)體層優(yōu)選是多 晶硅層。上述多晶半導(dǎo)體層優(yōu)選具有與柵電極對置的區(qū)域的溝道、 以及與柵電極對置的區(qū)域以外的區(qū)域的源極/漏極。再有，通常對多晶 半導(dǎo)體層中的源極/漏極摻雜N型或P型雜質(zhì)。從抑制熱處理工序中的 突塊(hillock)等塑性變形的觀點出發(fā)優(yōu)選柵電極包含高熔點金屬而構(gòu) 成，使用例如包含鉭(Ta)、鎢(W)、鉬(Mo)等高熔點金屬、或者 上述高熔點金屬的氮化物等的化合物。此外，柵電極也可以是包括上 述多個材料的層疊體。絕緣基板只要具有絕緣性表面即可，并沒有特 別限定，但優(yōu)選使用玻璃基板。
上述多晶半導(dǎo)體層的表面粗糙度是9nm以下，優(yōu)選是6nm以下， 進(jìn)一步優(yōu)選是4nm以下。這樣，本發(fā)明中的多晶半導(dǎo)體層由于表面突 起小且充分平坦，所以即使使柵絕緣膜薄膜化，也不會使擊穿耐壓下 降。因此，能夠?qū)崿F(xiàn)具有高可靠性的半導(dǎo)體裝置。再有，本說明書中 的表面粗糙度指的是算術(shù)平均高度(Ra),能夠使用原子間力顯微鏡 (AMF)基于JIS B 0601的測定方法來算出。此外，當(dāng)多晶半導(dǎo)體層 的表面粗糙度超過9nm時，即使使用具有本發(fā)明的層疊構(gòu)造的柵絕緣 膜，也不能充分抑制漏電流增加、擊穿耐壓下降等不良。
上述柵絕緣膜具有氧化硅膜設(shè)在多晶半導(dǎo)體層一側(cè)、包括介電常 數(shù)比氧化硅高的材料的膜(以下也稱為"高介電常數(shù)膜")設(shè)在柵電極一側(cè)的層疊構(gòu)造。由此，本發(fā)明的柵絕緣膜以同樣的靜電電容比較時， 比包括氧化膜的單層構(gòu)造的柵絕緣膜能夠具有大的膜厚。因此，不僅 在多晶半導(dǎo)體層的上部，在端部上也能提高柵絕緣膜的覆蓋性。而且 作為其結(jié)果，可以提高半導(dǎo)體裝置的擊穿耐壓和可靠性。此外，因為 在多晶半導(dǎo)體層一側(cè)設(shè)置有氧化硅膜，所以在作為多晶半導(dǎo)體層使用 多晶硅層的情況下，能夠確保多晶硅層和柵絕緣膜之間的優(yōu)越的界面 特性。進(jìn)而，本發(fā)明的半導(dǎo)體裝置由于柵絕緣膜的覆蓋性優(yōu)越，所以 柵絕緣膜的薄膜化成為可能，半導(dǎo)體裝置的低閾值工作化、即低功耗 化成為可能。
作為本發(fā)明的半導(dǎo)體裝置的結(jié)構(gòu)，只要是形成這樣的作為必須的 結(jié)構(gòu)要素，就包含或不包含其它的結(jié)構(gòu)要素均可，并不特別限定。 以下，對本發(fā)明的半導(dǎo)體裝置中的優(yōu)選方式進(jìn)行詳細(xì)說明。 在本發(fā)明中，上述包括介電常數(shù)比氧化硅高的材料的膜優(yōu)選是氮
化硅膜。作為構(gòu)成氮化硅膜的氮化硅，例如可以舉出SiNx(x是任意 數(shù)字)等，尤其是四氮化三硅(Si3N4)、氮氧化硅(silicon oxynitride) 適合使用。此外，在本發(fā)明中，作為氮化硅以外的介電常數(shù)比氧化硅 高的材料，例如能夠使用二氧化鈦(Ti02)、三氧化二鋁(A1203 )、五 氧化二鉭(Ta205 )等氧化鉭、二氧化鉿(Hf02 )、以及二氧化鋯(Zr02) 等。作為構(gòu)成上述高介電常數(shù)膜的材料的介電常數(shù)，優(yōu)選相對于氧化 硅的介電常數(shù)是1.5倍以上。進(jìn)而，作為上述高介電常數(shù)膜的形態(tài)，可 以是包括上述化合物的多個的層疊體，但從制造工序簡化的觀點出發(fā)， 優(yōu)選是包括單層的形態(tài)。再有，在將上述高介電常數(shù)膜作為包括上述 化合物的多個的層疊構(gòu)造的情況下，優(yōu)選各化合物的介電常數(shù)的平均 值相對于氧化硅的介電常數(shù)是1.5倍以上。
在本發(fā)明中，作為上述氧化硅膜以及高介電常數(shù)膜的成膜方法沒 有特別限定，能夠使用常壓CVD (Chemical Vapor Deposition:化學(xué)氣 相淀積)法、低壓CVD法、等離子體CVD法、以及遠(yuǎn)距等離子體(Remote Plasma) CVD法等。作為氧化硅膜形成的原料氣體沒有特別限定，但 優(yōu)選是四乙氧基甲硅烷(TEOS; tetra ethoxy silane )。在通過氮化硅形 成高介電常數(shù)膜的情況下，作為原料氣體能夠使用曱硅烷(SiH4)和氨 (NH3)的混合氣體等。
在本發(fā)明中，優(yōu)選上述氧化硅膜在多晶半導(dǎo)體層和柵電極對置(重復(fù))的區(qū)域中，其膜厚比包括介電常數(shù)比氧化硅高的材料大。此外， 在多晶半導(dǎo)體層和柵電極對置的區(qū)域中，當(dāng)將氧化硅膜的膜厚設(shè)為Tl、
高介電常數(shù)膜的膜厚設(shè)為T2時，更加優(yōu)選膜厚比Tl/T2是1.2以上。 一般地，在氮化硅膜等高介電常數(shù)膜中包含很多固定電荷。因此，在 將氮化硅等導(dǎo)入到柵絕緣膜的TFT中，有閾值電壓向低電壓一側(cè)大幅 偏移(shift)、截止電流(offcurrent)增大的傾向。此外，固定電荷在 氧化硅膜和高介電常數(shù)膜的界面特別容易聚集。相對于此，如上述那 樣，通過使多晶半導(dǎo)體層一側(cè)的氧化硅膜的膜厚比高介電常數(shù)膜的膜 厚大，就能夠使通過固定電荷發(fā)生的TFT的截止電流有效地降低。
在本發(fā)明中，上述多晶半導(dǎo)體層優(yōu)選在剖面具有正錐形(forward tapered cross section)形狀，而且錐形角度為45。以上，更加優(yōu)選是錐 形角度為50。以上，進(jìn)一步優(yōu)選是錐形角度為55°以上。此外，上述多 晶半導(dǎo)體層在剖面具有正錐形形狀，而且錐形角度為75°以下，更加優(yōu) 選是錐形角度為70。以下，進(jìn)一步優(yōu)選是錐形角度為65°以下。多晶半 導(dǎo)體層通過在剖面具有正錐形形狀，能夠有效地抑制在多晶半導(dǎo)體層 端部上在柵絕緣膜產(chǎn)生裂縫。再有，在本發(fā)明中，正錐形形狀指的是 多晶半導(dǎo)體層的剖面的寬度向上方(離開絕緣基板的方向)變小的形 狀。通過錐形角度是45。以上，能夠有效地抑制寄生晶體管的發(fā)生。此 外，因為通過大錐形角度，能夠使從基板法線方向看時的多晶半導(dǎo)體 層的面積變小，所以TFT能夠小型化。另一方面，通過錐形角度是75。 以下，能夠有效地抑制在多晶半導(dǎo)體層端部上的柵絕緣膜覆蓋性下降。 再有，當(dāng)多晶半導(dǎo)體層的錐形角度不足45。時，有時會由于寄生晶體管 的發(fā)生而導(dǎo)致TFT特性顯著惡化。此外，當(dāng)多晶半導(dǎo)體層的錐形角度 超過75。時，多晶半導(dǎo)體層端部變得過于陡峭，位于上層的柵絕緣膜不 能充分地覆蓋多晶半導(dǎo)體層端部，有時會在多晶半導(dǎo)體層與柵電極之 間發(fā)生短路等不良。
本發(fā)明還是上述半導(dǎo)體裝置的制造方法，上述制造方法也是包含 使用激光器使非晶半導(dǎo)體層結(jié)晶化從而形成多晶半導(dǎo)體層的工序的半 導(dǎo)體裝置制造方法。由此，以低溫工藝的非晶半導(dǎo)體層結(jié)晶化成為可 能。因此，作為絕緣基板能夠使用便宜的玻璃基板，其結(jié)果是能夠削 減制造成本。作為非晶半導(dǎo)體層的材質(zhì)雖然沒有特別限定，但非晶硅 (a-Si)是合適的。即，上述非晶半導(dǎo)體層優(yōu)選是非晶硅層。作為激光器沒有特別限定，可以舉出KrF準(zhǔn)分子激光器(波長248nm )、 XeCl 準(zhǔn)分子激光器(波長308nm)等的脈沖振蕩激光器。激光照射的能量 密度雖然沒有特別限定，但在作為非晶半導(dǎo)體層使用非晶硅層的情況 下，優(yōu)選是200mJ/cm2以上、550mJ/cm2以下，更加優(yōu)選是350mJ/cm2 以上、500mJ/cn^以下。由此，能夠得到晶粒直徑大的多晶石圭層。此外， 激光照射的能量密度優(yōu)選考慮a-Si層的膜厚、脈沖寬度(一次發(fā)射 (shot)的時間寬度)、在硅層上的光束形狀、重合度(overlap ratio ) (對于 一次發(fā)射的照射區(qū)域的、某個發(fā)射和下 一個發(fā)射的照射區(qū)域重 疊部分的比率)、以及基板加熱的有無等，從而適宜地設(shè)定。再有，當(dāng) 激光照射的能量密度不足200mJ/cn^時，a-Si層有時會不結(jié)晶化，當(dāng)超 過550mJ/cm2時，有時會發(fā)生多晶硅層微結(jié)晶化。
在本發(fā)明的半導(dǎo)體裝置制造方法中，上述結(jié)晶化工序優(yōu)選至少進(jìn) 行2次激光照射。由此，將在利用第一次激光照射的結(jié)晶化時形成的 多晶半導(dǎo)體層表面的大突起，利用第二次激光照射有效地減小，能夠
使多晶半導(dǎo)體層表面平坦化。作為其結(jié)果，即使在使柵絕緣膜薄膜化 的情況下，也能有效地抑制擊穿耐壓的下降、漏電流增加等不良，所 以能夠提高半導(dǎo)體裝置制造的成品率。再有，第一次以及第二次激光 照射的能量密度適宜地設(shè)定即可。
本發(fā)明還是上述半導(dǎo)體裝置的制造方法，上述制造方法也是保持 真空在同一裝置內(nèi)連續(xù)地形成層疊構(gòu)造的柵絕緣膜的半導(dǎo)體裝置的制 造方法。由此，與包括單層的柵絕緣膜的成膜工序比較，沒有特別復(fù) 雜化，就能夠形成本發(fā)明的層疊構(gòu)造的柵絕緣膜。因此，能夠筒化本 發(fā)明的半導(dǎo)體裝置的制造工藝。其結(jié)果是，能夠確保生產(chǎn)率并且能夠 防止制造成本的增大。此外，因為能夠在柵絕緣膜成膜時，防止氧化 硅膜和高介電常數(shù)膜的界面被污染，所以能夠形成優(yōu)質(zhì)的柵絕緣膜。
作為在連續(xù)形成柵絕緣膜的情況下的高介電常數(shù)膜，優(yōu)選氮化硅。再 有，本說明書中的真空指的是500Pa以下，優(yōu)選是300Pa以下。
本發(fā)明還是具備上述半導(dǎo)體裝置的顯示裝置。根據(jù)本發(fā)明的半導(dǎo) 體裝置，因為擊穿耐壓高、可靠性優(yōu)越，所以能夠有效地降低顯示裝 置的不良發(fā)生。由此，能夠提高顯示裝置制造工藝中的成品率。因此， 本發(fā)明的顯示裝置通常適合于在基板上作為開關(guān)元件具備TFT的液晶 顯示裝置、有機(jī)電致發(fā)光顯示裝置。此外，作為本發(fā)明的半導(dǎo)體裝置的其他的適合例，可以舉出形成有包含TFT和/或CMOS的電路的裝置、 集成電路(IC)、以及太陽能電池等。 發(fā)明的效果
根據(jù)本發(fā)明的半導(dǎo)體裝置，多晶半導(dǎo)體層的表面粗糙度是9nm以 下，通過作為柵絕緣膜，氧化硅膜設(shè)在多晶半導(dǎo)體層一側(cè)，而且高介 電常數(shù)膜設(shè)在柵電極 一 側(cè)，從而即使在使柵絕緣膜薄膜化的情況下， 多晶半導(dǎo)體層的上部以及端部中的柵絕緣膜的覆蓋性也優(yōu)越。其結(jié)果 是，能夠?qū)崿F(xiàn)具有高擊穿耐壓和高可靠性的半導(dǎo)體裝置。此外，因為 柵絕緣膜的覆蓋性優(yōu)越，所以柵絕緣膜的薄膜化變?yōu)榭赡埽雽?dǎo)體裝 置的低閾值工作化、即低功耗化成為可能。


圖1-1 (a) ~ (e)是表示實施例1的薄膜晶體管的第一制造流程 的剖面示意圖。
圖1-2 (f) ~ (h)是表示實施例1的薄膜晶體管的第二制造流程 的剖面示意圖。
圖2是表示相對于實施例1以及比較例1 ~ 3的柵極電壓(Vg)的 柵極漏電流(Ig)特性以及擊穿耐壓的圖表。
圖3是表示實施例1以及比較例2的在柵極偏置應(yīng)力施加前后的 閾值偏移(AVth)的圖表。
附圖標(biāo)記說明1.玻璃基板2.基底涂(BC )層3.非晶硅(a-Si)膜4.多晶硅(p-Si)膜5.多晶硅(p-Si)平坦化膜6.柵絕緣膜7.氧化硅(Si02)膜8.氮化硅(SiOx)膜9.柵電極10.n+區(qū)域或p+區(qū)域11.溝道12. 層間絕緣膜
13. 接觸孔
14. 源電才及或漏電極
具體實施例方式
以下提出實施例，參照附圖對本發(fā)明進(jìn)行更詳細(xì)的說明，但本發(fā) 明并不僅限于這些實施例。 (實施例1 )
以下，使用圖1對涉及本發(fā)明半導(dǎo)體裝置的實施例1的薄膜晶體 管(TFT)的制造方法進(jìn)行說明。圖1-1 (a) ~ (e)以及圖1-2 ( f) ~ (h)是表示本實施例的TFT制造流程的剖面示意圖。再有，圖1-1以 及圖1-2是在TFT的溝道長度方向的剖面示意圖。此外，本實施例的 TFT具有在溝道長度方向上大致對稱的構(gòu)造。因此，在圖1-1以及圖 1-2中僅圖示TFT半側(cè)的構(gòu)造。
首先，如圖1-1 (a)所示，在作為絕緣基板的玻璃基板1上，通 過等離子體CVD法等使基底涂(BC )層(base coat layer) 2成膜，接 著使非晶硅(a-Si)膜3成膜，使其膜厚為50nm。作為BC層2可以 舉出氧化硅(Si02)膜、氮化硅(SiNx)膜、以及氧氮化硅(SiNO) 膜等，作為這些膜的層疊體也可。作為BC層2的各原料氣體，例如可 以舉出在Si02膜時是四乙氧基曱硅烷(TEOS; tetra ethoxy silane )、在 SiNx膜時是曱硅烷(SiH4)和氨(NH3)的混合氣體、在SiNO膜時是 曱硅烷(SiH4)、 一氧化二氮(N20)以及氮氣(N2)的混合氣體等。 作為a-Si膜3的原料氣體，例如可舉出SiH4、 Si2Hs等。
接著，如圖1-1 (b)所示，在通過氫氟酸等除去a-Si膜3表面的 自然氧化膜后，使反應(yīng)室(chamber)內(nèi)的氣氛為大氣壓下氮80容積％、 氧20容積％的混合氣體，進(jìn)行第一次激光照射，進(jìn)行a-Si膜3的結(jié)晶 化。再有，激光器使用XeCl準(zhǔn)分子激光器(波長308nm),在硅層上 的光束形狀是寬度500/mi的帶狀，作成激光照射的能量密度 430mJ/cm2,脈沖寬度25ns,重合度為97%。所得到的多晶硅(p-Si) 膜4沿晶界產(chǎn)生突起，大突起的高度也達(dá)到50nm。此外，包含該突起 的p-Si膜4的表面粗糙度大約是10nm。再有，在本實施例中，表面粗 糙度是算術(shù)平均高度(Ra),使用原子間力顯微鏡(AMF )基于JIS B 0601的測定方法來算出。
接著，如圖1-1 (c)所示，通過氫氟酸等除去所得到的p-Si膜4 表面的自然氧化膜后，使反應(yīng)室內(nèi)為大氣壓下、氮氣氛，進(jìn)行第二次 激光照射。第二次激光照射也可與第一次激光照射連續(xù)進(jìn)行。第二次 激光照射的能量密度是460mJ/cm2,其他條件和第一次相同。通過第二 次激光照射，p-Si膜4表面的突起變小，得到表面粗糙度為大約4nm 的平坦化的p-Si平坦化膜5。
接著，如圖1-1 (d)所示，通過光刻法等將p-Si平坦化膜5構(gòu)圖 為島狀。再有，硅圖形端部的錐形角度小的情況下成為產(chǎn)生寄生晶體 管的原因。另一方面，錐形角度大的情況下柵絕緣膜的覆蓋性下降， 成為產(chǎn)生絕緣不良的原因。因此，由于需要最優(yōu)化以兼顧這些方面， 所以優(yōu)選錐形角度是45° ~ 75。。
接著，如圖l-l(e)所示，在玻璃基板l以及p-Si平坦化膜5上， 通過等離子體CVD法等從玻璃基板1 一側(cè)依次成膜包括Si02膜7以及 SiNx膜8的層疊膜作為柵絕緣膜6。膜厚是SiNx膜8為40nm、 Si02 膜7是50nm。在這里，因為氮化硅的介電常數(shù)是氧化硅的介電常數(shù)的 大致兩倍，所以柵絕緣膜6的氧化硅容量換算膜厚是大致70nm。這樣， 在本實施例中，形成電充分薄膜化的柵絕緣膜。再有，當(dāng)以氧化硅膜 的膜厚為Tl、氧化硅的介電常數(shù)為sl,以高介電常數(shù)膜(在本實施例 中是氮化硅膜)的膜厚為T2、介電常數(shù)比氧化硅高的材料(在本實施 例中是氮化硅)的介電常數(shù)為e2時，氧化硅容量換算膜厚是從 Tl+T2xsl/S2式中算出的膜厚。作為Si02膜7以及SiNx膜8的各原料 氣體可以舉出和在BC層2的形成工序中描述過的相同的氣體。此外， 柵絕緣膜的形成工序優(yōu)選是保持真空在同一裝置(反應(yīng)室)內(nèi)連續(xù)形 成Si02膜7以及SiNx膜8。這是因為分割成膜時，Si02膜7和SiNx 膜8之間的界面被污染，有不能形成具有優(yōu)質(zhì)的界面特性的柵絕緣膜 的擔(dān)憂。
接著，如圖1-2 (f)所示，在通過濺射法等從玻璃基板1 一側(cè)成 膜依次包括氣化鉭(TaN)以及鎢(W)的層疊膜后，通過光刻法等進(jìn) 行構(gòu)圖，從而以和p-Si平坦化膜5的一部分重疊的方式形成柵電才及9。 接著，以柵電極9為掩沖莫，自對準(zhǔn)(self-aligning)地將n型或p型雜 質(zhì)離子向p-Si平坦化膜5摻雜后，加熱基板到大約600°C，通過使摻雜物活性化，形成n+區(qū)域或p+區(qū)域10。由此，n+區(qū)域或p+區(qū)域10成 為源極或漏極，和柵電極9對置的區(qū)域成為溝道11。作為雜質(zhì)離子，n 型雜質(zhì)離子能夠使用磷離子，p型雜質(zhì)離子能夠使用硼離子等。
接著，如圖l-2(g)所示，通過等離子體CVD法等在柵電極9 一 側(cè)的玻璃基板1整個面上形成在從玻璃基板1 一側(cè)包括Si02膜7、SiNx 膜8以及Si02膜7的3層構(gòu)造的層間絕緣膜12。作為各膜的成膜所使 用的原料氣體，能夠使用和上述同樣的氣體。之后，在對應(yīng)于層間絕 緣膜12的n+區(qū)域或p+區(qū)域12的區(qū)域內(nèi)通過各向異性干法刻蝕等設(shè)置 接觸孔13。
而且，如圖1-2 (h)所述，在通過'減射法等在接觸孔13內(nèi)以及層 間絕緣膜12上形成從玻璃基板1 一側(cè)依次包括鈦(Ti)膜、鋁(Al) 膜以及鈦(Ti)膜的3層構(gòu)造的導(dǎo)電膜后，通過光刻法等進(jìn)行構(gòu)圖，形 成源電極或漏電極14。由此，p-Si膜被平坦化，制作了柵絕緣膜包括 膜厚50nm的Si02膜和膜厚40nm的SiNx膜的層疊膜的實施例1的 TFT。 (比較例1 )
接著，對比較例1的TFT進(jìn)行說明。本比較例的TFT的結(jié)構(gòu)具有 將實施例1中的作為柵絕緣膜6的Si02膜7和SiNx膜8的層疊膜變更 為SiOJ莫7的單層膜而且將p-Si平坦化膜5變更為沒有被平坦化的p-Si 膜4的結(jié)構(gòu)。其他的結(jié)構(gòu)和實施例1的TFT相同。在這里，作為柵絕 緣膜6的Si02膜7的膜厚為70nm。此外，在本比較例中，對于硅膜的 結(jié)晶化只進(jìn)行第一次激光照射，除作為柵絕緣膜只成膜Si02膜的單層 膜以外，以與實施例1相同的方法制作TFT。再有，第一次激光照射 以及Si02膜成膜的條件和實施例1相同。由此，制作了p-Si膜沒有被 平坦化、柵絕緣膜包括膜厚70nm的Si02單層膜的比較例1的TFT。 (比較例2 )
接著，對比較例2的TFT進(jìn)行說明。本比較例的TFT除了進(jìn)行第 二次激光照射、使p-Si膜4平坦化、形成p-Si平坦化膜5以外，和比 較例1同樣地制作。再有，第二次的激光照射的條件和實施例l相同。 由此，制作了 p-Si膜被平坦化、柵絕緣膜是包括膜厚70nm的Si02單 層月莫的比專支例2的TFT。
(比較例3 ) '接著，對比較例3的TFT進(jìn)行說明。本比較例的TFT除了將柵絕 緣膜變更為膜厚50nm的Si02膜和膜厚40nm的SiNx膜8的層疊膜之 外，和比較例l相同地制造。再有，Si02膜成膜以及SiNx膜成膜的條 件和實施例l相同。由此，制作了 p-Si膜沒有被平坦化、柵絕緣膜包 括膜厚50nm的Si02膜和膜厚40nm的SiNx膜的層疊膜的比較例3的 TFT。
以下，對于使用在實施例1以及比較例1 ~3得到的TFT進(jìn)行的實 馬全進(jìn)行說明。
〈實驗1〉相對于柵極電壓(Vg)的柵極漏電流(Ig)特性以及擊穿耐 壓的驗證
圖2是表示實施例1以及比較例1 ~3的TFT的相對于柵極電壓 (Vg)的柵極漏電流(Ig)特性以及擊穿耐壓的圖表。此外，下述表l 是表示比較實施例1以及比較例1 ~3的TFT的擊穿耐壓的結(jié)果的表。 由此，在涉及本發(fā)明的實施例1的TFT中，能夠看到顯著的柵極漏電 流的降低和絕緣耐壓的提高，而這是從分別單獨進(jìn)行p-Si膜的平坦化 處理和柵絕緣膜的層疊化的結(jié)果中不能預(yù)期到的?？梢哉J(rèn)為這是由于 在實施例1的TFT中，在p-Si圖形膜的上部和端部兩方面，通過4冊絕 緣膜具有良好的覆蓋性才能實現(xiàn)的。再有，在圖2中，IE-x(x是任 意數(shù)字)表示lxlO國x。
表1
柵絕緣膜構(gòu)造擊穿耐壓(V)多晶硅膜的平坦化處理無有
Si02單層膜70nm26.0 (比較例1 )27.8 (比較例2)
SiNx/Si02層疊膜40nm/50nm39.0 (比4交例3 )54.0 (實施例1 )
〈實-驗2 〉 4冊極偏置應(yīng)力電壓(gate bias stress voltage )施加前后的閾 值偏移(AVth)的驗證
圖3是表示柵絕緣膜具有層疊構(gòu)造的實施例1以及比較例3的TFT 的柵極偏置應(yīng)力電壓施加前后的閾值偏移(AVth)的圖表。再有，閾 值偏移(AVth)是通過從施加?xùn)挪偶捌脩?yīng)力電壓10sec后的閾值中減 去施加前的閾值而算出的。此外，在本實驗中，實施例1以及比較例3的TFT均作為N型TFT制作來進(jìn)行本實驗。如圖3所示，在p-Si膜 被平坦化了的實施例1的TFT中，和p-Si膜沒有被平坦化的比較例3 的TFT比較，施加?xùn)艠O偏置應(yīng)力電壓導(dǎo)致的閾值偏移減少到一半以下， 提高了可靠性。這表示通過將對提高擊穿耐壓有效的層疊化柵絕緣膜 形成在p-Si平坦化膜等的被平坦化了的多晶半導(dǎo)體膜上，能夠形成兼 具高擊穿耐壓和高可靠性的TFT。
再有，本申請以2005年11月2日提出申請的日本國專利申請 2005-319834號作為基礎(chǔ)，基于巴黎條約或進(jìn)入的國家的法規(guī)主張優(yōu)先 權(quán)。該申請的內(nèi)容其全體作為參照被包括在本申請中。
此外，本申請說明書中的"以上"和"以下"均包括該數(shù)值。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有多晶半導(dǎo)體層、柵絕緣膜以及柵電極以該順序?qū)盈B在絕緣基板上的構(gòu)造，該半導(dǎo)體裝置其特征在于，該多晶半導(dǎo)體層其表面粗糙度是9nm以下，該柵絕緣膜具有如下的層疊構(gòu)造，即氧化硅膜設(shè)在多晶半導(dǎo)體層一側(cè)、包括介電常數(shù)比氧化硅高的材料的膜設(shè)在柵電極一側(cè)的層疊構(gòu)造。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述包括介 電常數(shù)比氧化硅高的材料的膜是氮化硅膜。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，在多晶半導(dǎo) 體層和柵電極對置的區(qū)域中，上述氧化硅膜比包括介電常數(shù)比氧化硅 高的材料的膜的膜厚大。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述多晶半 導(dǎo)體層在剖面具有正錐形形狀，而且錐形角度是45°以上。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述多晶半 導(dǎo)體層在剖面具有正錐形形狀，而且錐形角度是75。以下。
6. —種根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于， 該制造方法包括使用激光器使非晶半導(dǎo)體層結(jié)晶化而形成多晶半 導(dǎo)體層的工序。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于， 上述結(jié)晶化工序至少進(jìn)行兩次激光照射。
8. —種根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，該制造方法保持真空在同一裝置內(nèi)連續(xù)地形成層疊構(gòu)造的柵絕緣膜。
9. 一種顯示裝置，其特征在于，具備根據(jù)權(quán)利要求1所述的半導(dǎo) 體裝置。
10. 根據(jù)權(quán)利要求9所述的顯示裝置，其特征在于，上述顯示裝置 是液晶顯示裝置。
全文摘要
本發(fā)明提供一種即使柵電極被薄膜化也具有高擊穿耐壓和高可靠性的半導(dǎo)體裝置。本發(fā)明的半導(dǎo)體裝置具有多晶半導(dǎo)體層、柵絕緣膜以及柵電極以該順序?qū)盈B在絕緣基板上的構(gòu)造，該半導(dǎo)體裝置其特征在于，上述多晶半導(dǎo)體層其表面粗糙度是9nm以下，上述柵絕緣膜具有如下的層疊構(gòu)造，即氧化硅膜設(shè)在多晶半導(dǎo)體層一側(cè)、包括介電常數(shù)比氧化硅高的材料的膜設(shè)在柵電極一側(cè)的層疊構(gòu)造。
文檔編號H01L21/20GK101300681SQ20068004122
公開日2008年11月5日 申請日期2006年7月24日 優(yōu)先權(quán)日2005年11月2日
發(fā)明者松木薗廣志 申請人:夏普株式會社