專利名稱：絕緣體上硅中的源極和漏極的形成的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造絕緣體上硅器件的源極和漏極的方法。
背景技術(shù)：
隨著晶體管尺寸不斷變小，所面臨的挑戰(zhàn)就是要確保晶體管在
lOOnm柵長以下仍能正確地工作。
一種方案是提供不同的晶體管結(jié)構(gòu)，Chun-Hsing Shih等人在 "IEEE transactions on electronic devices"的volume 50 page 2294 to 2297 (2003)中提供了此類方案的一個(gè)示例。但是這樣的結(jié) 構(gòu)很難制造。
替換方案是改進(jìn)各種晶體管特性，從而改善器件性能。例如， 在US2005/0121731中提出了一種生長突變結(jié)的工藝，其在柵極的側(cè) 壁上形成了側(cè)壁隔離物，通過選擇性外延和注入形成了摻雜的源極和 漏極，隨后在源極和漏極區(qū)域上形成了硅化物。在US 6， 368, 949或 US 6,777,275中給出了其它方案。
—種特別有前景的方法是使用絕緣體上硅(SOI)場效應(yīng)晶體管 (FET)器件。這些器件是在絕緣體上的薄晶體硅層中形成的FET器 件，其中絕緣體通常為埋氧層(BOX)。
但是，高級互補(bǔ)金屬氧化物半導(dǎo)體(CMOS) SOI器件的制造中所 存在的一個(gè)問題是如何控制形成薄硅層上的接觸和結(jié)。希望在源極和 主體以及漏區(qū)和主體之間形成突變結(jié)，并且希望形成與源極和漏極的 良好接觸。
實(shí)現(xiàn)結(jié)的一種已知方法是在源極和漏極區(qū)域以外延的方式生長 硅或鍺化硅(SiGe)以便制造出適合的接觸。但是，這種方案很復(fù)雜 并且需要在不方便的工藝階段中使用外延。
另一個(gè)困難在于，可能很難實(shí)現(xiàn)與絕緣體上硅器件中可能出現(xiàn)的薄的源極和漏極接觸。因此，需要提供一種用于形成在源極和主體以及漏極和主體之 間的結(jié)的方法以及一種用于接觸源極和漏極的方法。發(fā)明內(nèi)容根據(jù)本發(fā)明，提供了權(quán)利要求1中所陳述的一種制造半導(dǎo)體器 件的方法。本發(fā)明已經(jīng)使用了 Cheng，CF等人在"IEEE transactions on electronic devices"的volume 50，number6 (2003) page 1467中 報(bào)道的發(fā)現(xiàn)。Cheng等人發(fā)現(xiàn)，如果在晶體硅上沉積薄鎳層，并且在 頂部沉積非晶硅層，那么溫度會(huì)使硅化鎳前端處的外延硅生長移動(dòng)通 過非晶硅。非晶硅被硅化鎳所吸收，并且其中NiSi將多余的硅排出至位于它下面的單晶硅區(qū)域。發(fā)明人已經(jīng)發(fā)現(xiàn)，可以形成CMOS器件的突變的且精確定位的結(jié)，可通過本發(fā)明的方法來使其高度激活。退火步驟能在摻雜的重結(jié)晶硅的源極和漏極上留下硅化鎳接觸，從而在形成源極和漏極本身的這同一步驟中形成與重結(jié)晶硅的接觸。這顯著地降低了制造難度并因此降低了成本。優(yōu)選地，隔離物刻蝕步驟并不刻蝕掉硅層的整個(gè)厚度以形成腔，從而在腔的側(cè)壁和底部留有硅層。本發(fā)明還涉及通過上述方法制造的器件。于是，在另一方面，提供了權(quán)利要求8所述的器件。利用該方法，可以實(shí)現(xiàn)NiSi接觸延伸至柵極的lOnm之內(nèi)，優(yōu)選地為5nm之內(nèi)；發(fā)明人還未發(fā)現(xiàn)具有如此靠近柵極的NiSi接觸的其它器件。由于該結(jié)是由晶體硅層和再生長晶體硅層之間的結(jié)形成的，所以該結(jié)是突變的，由于該結(jié)比傳統(tǒng)上可以實(shí)現(xiàn)的結(jié)要更突變，所以這就又表明了采用本發(fā)明是有利的。


為了更好地理解本發(fā)明，將參考附圖，僅以示例的方式對實(shí)施例進(jìn)行描述，其中-圖l至5示出了根據(jù)本發(fā)明實(shí)施例的方法的各個(gè)階段的側(cè)視圖； 圖6示出了本發(fā)明另一實(shí)施例的側(cè)視圖。將相同的參考標(biāo)號給予不同的附圖中的相同或類似的部件。附 圖并非按比例繪制。特別地，為了清晰起見，垂直方向被放大。
具體實(shí)施方式
參見圖l，絕緣體上硅襯底包括支撐層12上的硅層10，支撐層 是以埋氧層12 (即絕緣層12)的形式出現(xiàn)的。注意，埋氧層12本身 就可能處在支撐襯底2上，例如，該支持襯底同樣可以由硅或鍺化硅 形成。注意，為了清晰起見，在隨后的附圖中不再示出支撐襯底2。硅層10的厚度可為8nm或者更大，優(yōu)選地為10nm或者更大， 以便在隨后的步驟中形成NiSi層。在硅層10上形成了例如二氧化硅或氮化硅的柵極電介質(zhì)14，并 且形成了基于金屬的柵極16:本領(lǐng)域技術(shù)人員很熟悉用于這些層的 沉積工藝，所以這里不對其做進(jìn)一步的描述。術(shù)語"基于金屬的"包括諸如金屬氮化物、金屬硅化物、合金 —和/或多層結(jié)構(gòu)之類的金屬材料，并且金屬柵極16例如可以是例如 鎢、硅化鎢、氮化鎢、鈦、鉑、鉬、硅化鉬、或合金、或者它們的層。 可以根據(jù)需要采用各種核素來對這些層進(jìn)行注入。術(shù)語"基于金屬的" 并不包括多晶硅或非晶硅。隨后使柵極16和柵極電介質(zhì)14形成圖形。雖然在所描述的實(shí) 施例中，這個(gè)形成圖形的步驟是單個(gè)步驟，但是還可能根據(jù)需要分別 地使柵極和柵極電介質(zhì)形成圖形。隨后在包括硅層10、柵極16的頂部、柵極16和柵極電介質(zhì)14 的側(cè)壁在內(nèi)的整個(gè)表面上沉積隔離物層20。于是得到圖1所示的結(jié) 構(gòu)。隨后進(jìn)行各向異性的、縱向隔離物刻蝕，以便將隔離物層20從 柵極16的頂部以及硅層的頂部去除，但是保留了柵極16和柵極電介 質(zhì)14的側(cè)壁上的薄隔離物22。以足夠長的時(shí)間進(jìn)行該步驟，以保證不僅刻蝕了隔離物層20，還在柵極16的兩側(cè)的硅層10中刻蝕出腔 24，如圖2所示。參見圖3，隨后在包括腔24的側(cè)壁和底部、隔離物22的側(cè)壁、 和柵極16的頂部在內(nèi)的整個(gè)表面上沉積Ni層30?？赏ㄟ^任何方便的方式沉積Ni層，這些方式包括濺射、金屬有 機(jī)氣相化學(xué)沉積(MOCVD)、原子層沉積(ALD)、或脈沖激光沉積(PLD)。 由于重要的是在腔24中沉積Ni層，所以側(cè)壁覆蓋并不關(guān)鍵。隨后，同樣在整個(gè)表面上沉積摻雜的非晶硅層32，從而填充腔 24并覆蓋腔24中的、隔離物22的側(cè)壁上的以及柵極16的頂部上的 Ni層30。這就得到圖3所示的結(jié)構(gòu)。可通過任何方便的方式沉積非晶硅層。對于Ni層，由于重要的 是在腔24的底部上沉積非晶硅層，所以側(cè)壁覆蓋并不關(guān)鍵。非晶硅的摻雜可以是用來產(chǎn)生P型MOSFET (PMOS)的硼(B)或 者用來產(chǎn)生n型MOSFET (醒OS)的砷或磷(As或P)?？赏ㄟ^任何 方便的方式引入摻雜物，例如通過諸如或者通過形成具有摻雜物的 層。隨后，在45(TC至55(TC的溫度下進(jìn)行退火。 在非晶硅層32處在隔離物22或柵極16上的Ni層30上面的這 些區(qū)域中，該退火步驟僅將非晶硅再生長為柵極16或隔離物22上的多晶娃o但是，在Ni層30處在硅層IO的單晶硅上面的這些區(qū)域中，Ni 與非晶硅32發(fā)生反應(yīng)以形成NiSi層44。隨后，該層通過非晶硅32 從單晶硅層10向上推進(jìn)，隨著該層的移動(dòng)，該層留下了摻雜的單晶 硅層42。退火一直進(jìn)行到NiSi層44到達(dá)腔24中的摻雜的非晶硅層 32的上表面，如圖4所示。隨后對多晶硅40進(jìn)行選擇性刻蝕以便將多晶硅40從柵極16和 隔離物22上去除，而留下?lián)诫s的單晶硅42及其頂部上的NiSi層44。NiSi層44是接觸層，它形成了與下面的摻雜的單晶硅層42的 良好接觸。柵極的兩側(cè)上的單晶硅層42分別形成源極50和漏極52， 柵極下的來自初始硅層10的硅形成了主體54。這產(chǎn)生了如圖5所示的器件。隨后可以通過連接至柵極16、源極50和漏極52來完成該器件。 所述方案能夠形成源極50和主體54之間以及漏極52和主體54之間的結(jié)，并且能在單個(gè)步驟中形成接觸44。得到的結(jié)是高度激活的、高度突變的、并且很容易精確放置的。能很好地控制硅化過程，這對于SOI工藝中所使用的薄硅層上的硅化是不常見的。此外，可以很容易地將該方案集成至高級CMOS工藝流程中。 雖然，以上實(shí)施例涉及絕緣襯底上的絕緣體上硅器件，但是還可以將同一發(fā)明用在空氣作絕緣層的器件中，即懸空硅(silicon onnothing, SON)器件，并且術(shù)語"絕緣體上硅"應(yīng)該被解釋為包括S0N器件。在該方案的一個(gè)實(shí)施例中，層12的一部分被刻蝕掉，從而在最 終的器件中在晶體管下留下腔60，如圖6所示。該刻蝕步驟可發(fā)生 在形成上述晶體管之前或之后注意，如果先形成晶體管，那么選來 刻蝕掉層12的刻蝕步驟將必須被選擇成不會(huì)對例如硅化造成破壞， 但是硅化實(shí)際上對刻蝕具有抵抗性，所以這完全可行。注意，刻蝕掉絕緣層的步驟不必在最后一步中進(jìn)行，而是可以 在較早的階段中進(jìn)行。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，該方案可被用于形成具有多種不同 形式的P型或n型晶體管。可在單個(gè)襯底上制造多個(gè)晶體管，從而形 成集成電路。
權(quán)利要求
1.一種制造絕緣體上硅半導(dǎo)體器件的方法，包括提供具有支撐層(12)上的硅層(10)的襯底；在硅層(10)上形成柵極電介質(zhì)(14)，在該柵極電介質(zhì)上形成柵極(16)，并且使柵極電介質(zhì)(14)和柵極(16)形成圖形；在柵極(16)的頂部、柵極(16)和柵極電介質(zhì)(14)的側(cè)壁、以及與柵極(16)鄰接的硅層(10)上沉積絕緣隔離物層(20)；執(zhí)行隔離物刻蝕步驟，以便對絕緣隔離物層(20)進(jìn)行刻蝕，從而在柵極(16)的側(cè)壁上形成側(cè)壁隔離物(22)；在硅層(10)上、柵極(16)上、以及隔離物(22)上沉積Ni層(30)；在Ni層上形成摻雜的非晶硅(32)，并在柵極(16)上的Ni層上延伸；在450℃至550℃的溫度下對器件進(jìn)行退火，以便使來自與硅層(10)相鄰接的Ni層的非晶硅(32)再結(jié)晶為摻雜的晶體硅層，并且將柵極(16)和隔離物(22)上的非晶硅再生長為多晶硅(40)；以及選擇性地刻蝕多晶硅(40)，以便從隔離物(22)和柵極(16)上去除多晶硅，從而留下?lián)诫s的單晶硅(42)作為源極(50)和漏極(52)。
2. 如權(quán)利要求l所述的方法，其中所述隔離物刻蝕步驟對與柵 極相鄰接的硅層進(jìn)行刻蝕，從而在硅層(10)中形成腔(24);以及在Ni層上形成摻雜的非晶硅(32)的步驟填充了該腔(24)。
3. 如權(quán)利要求2所述的方法，其中所述隔離物刻蝕步驟并不刻 蝕掉整個(gè)厚度的硅層(10)以形成腔(24)，從而在腔(24)的側(cè)壁 和底部留有硅層(10)。
4. 如權(quán)利要求1或2所述的方法，其中所述退火步驟在摻雜的單晶硅(42)上留下硅化鎳接觸(44)，從而形成與摻雜的單晶硅(42) 的源極(50)和漏極(52)接觸的源極和漏極接觸。
5. 如前述權(quán)利要求中任一權(quán)利要求所述的方法，其中形成摻雜 的非晶硅(32)包括在Ni層的表面上沉積非晶硅并隨后在非晶硅的 整個(gè)表面上對非晶硅進(jìn)行摻雜。
6. 如權(quán)利要求1至5中任一權(quán)利要求所述的方法，其中所述支 撐層(12)是絕緣層，其在形成了絕緣體上硅結(jié)構(gòu)的絕緣層。
7. 如權(quán)利要求1至5中任一權(quán)利要求所述的方法，進(jìn)一步包括 刻蝕掉至少一部分硅層(10)下面的支撐層(12)，以便產(chǎn)生懸空硅 結(jié)構(gòu)。
8. —種半導(dǎo)體器件，包括-掩埋絕緣層(12)上的單晶硅層(10);柵極結(jié)構(gòu)，其包括硅層(10)上的柵極電介質(zhì)(14)之上的柵 極(16)以及柵極(16)側(cè)壁上的側(cè)壁隔離物(22);處于柵極(16)相對的兩側(cè)的源極區(qū)域(50)和漏極區(qū)域(52)， 其中源極區(qū)域(50)和漏極區(qū)域(52)是高度摻雜的晶體硅；以及到源極和漏極的NiSi接觸(44)，其中所述NiSi接觸(44)延伸至所述柵極結(jié)構(gòu)(16， 14)的10nm 之內(nèi)；以及源極區(qū)域(50)和漏極區(qū)域(52)定義了與單晶硅層(10)之 間的突變結(jié)。
9. 如權(quán)利要求8所述的半導(dǎo)體器件，其中源極區(qū)域(50)和漏 極區(qū)域(52)與硅層之間的所述突變結(jié)是源極和漏極區(qū)域(50， 52) 的摻雜的再生長的晶體硅與晶體硅層(10)之間的結(jié)。
全文摘要
一種絕緣體上硅器件具有位于掩埋絕緣層(12)上的硅層(10)。在柵極(16)上、柵極(16)側(cè)面的側(cè)壁隔離物(22)上、以及硅層(10)中的柵極(16)的兩側(cè)的腔中沉積鎳層。摻雜的非晶硅層填充了腔。隨后進(jìn)行退火，這在側(cè)壁隔離物(22)和柵極(16)上形成多晶硅(40)，但是在鎳與單晶硅(10)鄰接處，NiSi層(44)遷移到表面，從而留下?lián)诫s的單晶硅(42)，于是在一個(gè)步驟中形成源極、漏極、以及源極和漏極的接觸。
文檔編號H01L21/336GK101331598SQ200680047531
公開日2008年12月24日 申請日期2006年12月12日 優(yōu)先權(quán)日2005年12月19日
發(fā)明者拉杜·蘇爾代亞努, 馬克·范達(dá)爾 申請人:Nxp股份有限公司