專利名稱：增強(qiáng)型和耗盡型AlGaN/GaN HFET的單片集成的制作方法
增強(qiáng)型和耗盡型AlGaN/GaN HFET的單片集成相關(guān)申請的交叉引用 本申請要求2005年11月29日提交的美國臨時專利申請 60/740256以及2005年12月8日提交的美國臨時專利申請60/748339 的優(yōu)先權(quán)，通過引用將這兩者結(jié)合于此。發(fā)明背景和概述本申請涉及用于增強(qiáng)和M型異質(zhì)結(jié)場效應(yīng)晶體管("HFET")的 單片集成的方法，具體來說，涉及采用這種單片集成制作氮化鋁鎵/ 氮化鎵("A!GaN/GaN" )HFET。例如結(jié)合AlGaN/GaN的那些的III族氮化物("III-N")化合物半 導(dǎo)體擁有具有寬帶隙、高擊穿場以及大導(dǎo)熱率的優(yōu)點(diǎn)，它們可為異質(zhì) 結(jié)構(gòu)場效應(yīng)晶體管的設(shè)計(jì)以及利用HFET的應(yīng)用帶來顯著益處。由于 它們的高功率處理能力，AlGaN/GaNHFET可用于射頻/微波功率放大 器和大功率開關(guān)。但是，采用AlGaN/GaNHFET的大多數(shù)功率放大器 和開關(guān)主要包含^型("D型")HFET作為構(gòu)件塊。由于D型HFET 是門限電壓(Vth)為負(fù)值的晶體管，所以D型HFET需要正和負(fù)電壓偏 置以導(dǎo)通和截止。如果增強(qiáng)型("E型")HFET可能變?yōu)榭捎?，則對于 電路應(yīng)用僅需要正電壓電源，從而簡化電路和降〗氐成本。此外，由于基于GaN的半導(dǎo)體材料的寬帶隙，AlGaN/GaNHFET 能夠高溫工作(可能高達(dá)600。C),因而適用于高溫集成電路，例如航空 和汽車應(yīng)用中所需的集成電路。此外，對于基于HFET的邏輯電路， 直接耦合場效應(yīng)晶體管邏輯("DCFL")以最簡單的配置為特色。在 DCFL中，E型HFET用作驅(qū)動器，而D型HFET則用作負(fù)載。注意，在零柵極偏置時，D型HFET能夠傳導(dǎo)電流并稱作"常通"，而對于E型HFET,晶體管不傳導(dǎo)電流并稱作"常斷"。
圖1說明采用薄AlGaN勢壘層12、未摻雜GaN層18以及例如可 由藍(lán)寶石、硅或碳化硅制作的襯底層20的E型HFET 10。借助于柵 極金屬16與AlGaN勢壘之間的肖特基勢壘14,只要AlGaN勢壘足 夠薄，源極22與漏極24之間的溝道就能夠在零柵極偏置時被夾斷。 但是，以這種方式制作的E型HFET具有不良的性能特性，例如低跨 導(dǎo)、大導(dǎo)通電阻以及高拐點(diǎn)電壓。這是由高接入電阻引起的。如圖1 所示，由于薄AlGaN勢壘，柵極與源極之間的接入?yún)^(qū)域還具有極低的 載流子密度。因此，接入?yún)^(qū)域也是E型的，它需要正偏置以導(dǎo)通。為 了產(chǎn)生具有低接入電阻的E型HFET,需要"自對準(zhǔn)"制作工藝，其 中只有徑直地在柵電極下方的溝道區(qū)域才是E型的。注意，不是自對 準(zhǔn)的柵極需要交迭，這增加器件尺寸和雜散電容。
在E型AlGaN/GaN高電子遷移率晶體管("HEMT")的制作方面 已有若干嘗試。注意，術(shù)語"HEMT"和"HFET"是同義的。兩者都 是包含具有不同帶隙的兩種材料之間的結(jié)、如異質(zhì)結(jié)構(gòu)作為溝道的場 效應(yīng)晶體管。這種異質(zhì)結(jié)構(gòu)的作用是建立其中費(fèi)米能量高于導(dǎo)帶的極 薄層，從而為溝道提供極低的電阻，例如"高電子遷移率"。如同其 它所有類型的FET—樣，施加到柵極上的電壓改變薄層的導(dǎo)電率。
利用薄AlGaN勢壘(IO nm), Khan等人制作了具有23 mS/mm的 峰值跨導(dǎo)的E型HEMT。
Hu等人的"具有選擇性生長的PN結(jié)柵極的增強(qiáng)型AlGaN/GaN HFET" (20加年4月，IEE Electronics Letters, Vol. 36, No.8，第753-754 頁)報(bào)導(dǎo)了制作AlGaN/GaN系統(tǒng)中的E型HFET的另 一個嘗試，通過 引用將它完整地結(jié)合于此。在這個文獻(xiàn)中，采用選擇性生長的P/N結(jié) 柵極。選擇性生長的P型層能夠提高溝道的電勢，因而在零柵極偏置 時耗盡來自溝道的栽流子。但是，這種方法不是自對準(zhǔn)的，并且仍然 沒有解決大接入電阻的問題。
Moon等人報(bào)導(dǎo)了制作AlGaN/GaN系統(tǒng)中的E型HFET的另 一種嘗試，他采用感應(yīng)耦合等離子體反應(yīng)離子蝕刻("ICP-RIE")來進(jìn)行柵 極凹槽蝕刻。參見Jeong S.Moon等人的"亞微米增強(qiáng)型AJGaN/GaN HEMT，， (2002年6月，Digest of 60th Device Research Conference,笫 23-24頁)，通過引用將其完整地結(jié)合于此。
Kumar等人采用類似方法。注意，柵極之下的AlGaN勢壘可通過 凹槽蝕刻來變薄，門限電壓則提升到正值。但是，ICP-RIE可能導(dǎo)致 對AlGaN勢壘的嚴(yán)重?fù)p壞，并且產(chǎn)生增加的柵極漏電流。為了消除 ICP-RIE引起的損壞，凹槽蝕刻圖案必須被消除，之后再進(jìn)行高溫(大 約700。C)退火。這樣，4冊極圖案必須通過光刻法再次建立，這無法與 先前在柵極凹槽階段所產(chǎn)生的凹槽蝕刻窗口準(zhǔn)確對齊。因此，該過程 需要雙重光刻或者對準(zhǔn)，不是自對準(zhǔn)的。為了確保凹槽窗口被柵電極 完全覆蓋，柵電極需要大于凹槽窗口，從而得到更大的柵極尺寸，如 前面所述。與ICP-R正蝕刻相關(guān)的另一個問題是蝕刻深度的不良一致 性，i^t于集成電路是不合要求的，因?yàn)樗鼑?yán)重影響門限電壓的一致 性。
另一種方法采用柵極金屬、例如鉑("Pt")或鉬("Mo")，它們 具有較大的功函數(shù)，并且具有與HI/V化合物半導(dǎo)體起反應(yīng)的傾向。(功 函數(shù)表示當(dāng)電子通過金屬表面時釋放電子所需的能量。)例如，基于 Pt的隱埋柵極技術(shù)以前用于實(shí)現(xiàn)E型砷化銦鋁/砷化銦鎵HFET。對于 AlGaN/GaN HFET， Endoh等人從具有基于Pt的柵電極的D型HFET 創(chuàng)建E型HFET。通過高溫柵極退火，柵才及金屬前端可制作成陷入 AlGaN勢壘中，并且有效地減小勢壘厚度并且^^門限電壓升高為正 值 這種方法要求D型HFET具有已經(jīng)接近零的門限電壓，因?yàn)镻t 柵極的陷入深度受限制。但是，對于單片集成的E/D型HFET電路， 希望D型HFET(用作負(fù)栽)具有幅度更大的負(fù)門限電壓。
授予MiroslavMicovic等人的標(biāo)題為"高功率低噪聲微波GaN異 質(zhì)結(jié)構(gòu)場效應(yīng)晶體管"的美國專利申請20030218183 ^^開一種柵極凹 槽技術(shù)，作為制作E型HFET的一種現(xiàn)有加工技術(shù)。但是，在AlGaN/GaNHFET中，由于缺乏有效的濕式蝕刻4支術(shù)，凹槽蝕刻通過 千式蝕刻來進(jìn)行。例如，如前面所提到的，ICP-RIE用于凹槽蝕刻， 其中伴隨著器件的嚴(yán)重?fù)p壞和缺陷。
授予Yoshimi Yamashita等人的標(biāo)題為"半導(dǎo)體器件及其制造方法，， 的美國專利申請2005059197公開一種利用把具有較大功函數(shù)的柵極 金屬用于制作基于GaN的材料系統(tǒng)中的E型HFET的方法的技術(shù)。 但是，沒有發(fā)現(xiàn)任何金屬具有大于1電子伏特("eV")的功函數(shù)。因 此，為了采用Yamashita等人的方法制作E型HFET，需要已經(jīng)呈現(xiàn) 更接近零伏特的門限電壓的樣本。這不適合于E型和D型HEMT的 集成，它們都是DCFL電路所需要的，
柵極凹槽技術(shù)還一直用來實(shí)現(xiàn)AlGaN/GaN異質(zhì)結(jié)構(gòu)中的E/D HFET的單片集成。如上所述，這種方法要求雙llr才莫柵極工藝，與單 l務(wù)才莫柵極工藝相比，引入額外的加工步驟及成本。
要實(shí)現(xiàn)E/DHEMT集成中的高密度和高一致性，三維臺面對光刻 和互連施加了嚴(yán)格限制。因此，如從商用GaAs MESFET集成電路的 成功發(fā)展看到的，需要一種平面工藝。
另外，由于缺乏P溝道AlGaN/GaN HEMT,與基于CMOS的相 似的電路配置目前無法實(shí)現(xiàn)。利用N溝道HEMT，如圖1A所示、以 集成增強(qiáng)/耗盡型("E/D型")HEMT為特點(diǎn)的直接耦合場效應(yīng)晶體管 ("FET")邏輯(DCFL)提供最簡單的電路配置。
由于至今缺乏D型以及E型AlGaN/GaN HEMT的兼容集成工藝， Hussain等人進(jìn)行折衷，并且使用全D型HEMT技術(shù)及緩沖FET邏輯 ("BFL")配置來實(shí)現(xiàn)反相器以及包括217個晶體管和兩個負(fù)電壓電 源的31級環(huán)形振蕩器。
根椐低損壞基于Cl2的ICP-RIE技術(shù)，Mieovic等人應(yīng)用兩階柵才及 凹槽蝕刻的技術(shù)，并采用等離子體增強(qiáng)化學(xué)汽相淀積("PECVD")生 長氮化硅作為柵極金屬淀積掩模來制作E型GaN HEMT,它們與D 型GaN HEMT集成。對于具有0.15卞m柵極工藝的31級DCFL環(huán)形
8振蕩器，它們在1.2 V的漏極偏壓上顯示127 ps/級的傳播延遲。
增強(qiáng)型和W"型AlGaN/GaN HFET的單片集成
本申請?zhí)岢鼍哂蠨型和E型HFET的單片集成的器件、電路和系 統(tǒng)以及用于構(gòu)建它們的方法。在一類實(shí)施例中，形成圖案的等離子體 處理用于把固定電荷引入僅僅一部分器件的柵極下方的寬帶隙材料 中。在這個實(shí)例中，D型HFET被定義而柵極下方的勢壘層未經(jīng)等離 子體處理，以及E型HFET被定義而柵極下方的勢壘層經(jīng)過等離子體 處理。
在各種實(shí)施例中，所公開的創(chuàng)新提供至少以下優(yōu)點(diǎn)中的一個或多
個
允許用于實(shí)現(xiàn)DCFL或其它邏輯系列中的完整電路的增強(qiáng)型和 耗盡型AlGaN/GaN HEMT的單片集成。
*提供制作具有低導(dǎo)通電阻、低拐點(diǎn)電壓和高非本征跨導(dǎo)的E/D 型AlGaN/GaN HEMT的自對準(zhǔn)方法。
提供采用易獲得的微電子制造設(shè)備來制造自對準(zhǔn)E/D型HFET 的方法。
提供允許生產(chǎn)特別適合于高溫?cái)?shù)字電路應(yīng)用的可再生產(chǎn)且穩(wěn)定 的E/D型HEMT器件的方法。
規(guī)定允許DCFL電路中的大電源電壓以改進(jìn)噪聲容限以及縮短 門延遲。
*提供大輸入電壓擺動以消除對于IC中的相鄰級之間邏輯電平 調(diào)節(jié)的需要。
提供E/D型HEMT的平面集成而無需任何臺面蝕刻或柵極凹槽 蝕刻。
附圖簡介
參照附圖來描述本公開創(chuàng)新，附圖示出本創(chuàng)新的重要示范實(shí)施例，并通過引用結(jié)合到其說明中，附圖中 圖1說明先有技術(shù)的E型HFET。 圖1A說明用于E/D反相器的DCFL電路示意圖。 圖1B說明用于環(huán)形振蕩器的DCFL電路。 圖1C說明反相器的顯微照片作為本創(chuàng)新的一個實(shí)施例。 圖1D說明環(huán)形振蕩器的顯微照片作為本創(chuàng)新的一個實(shí)施例。 圖2說明沒有利用本創(chuàng)新的傳統(tǒng)D型HEMT、 E型HEMT以及本
創(chuàng)新的 一個實(shí)施例的轉(zhuǎn)移特性。
圖3A至3F說明制作E型MGaN/GaN HFET的過程的一個實(shí)施例。
圖4A說明E型AlGaN/GaN HFET的一個實(shí)施例的I-V輸出特性。 圖4B說明E型AIGaN/GaNHFET的一個實(shí)施例的Ig-Vg3特性。 圖5說明E型AIGaN/GaN HFET的一個實(shí)施例的通過"SIMS" 所測量的氟離子濃度分布曲線。
圖6說明注入氟離子之前本創(chuàng)新的一個實(shí)施例的截面。
圖7說明各種實(shí)施例的通過"SIMS"所測量的氟離子濃度分布曲線。
圖7A和圖7B說明各種實(shí)施例的通過"SIMS"所測量的氟離子 濃度分布曲線。
圖8A說明在不同的CF4等離子體處理?xiàng)l件之后的E型 AIGaN/GaN HFET的Ia對Vgs的轉(zhuǎn)移特性。
圖8B說明在不同的CF4等離子體處理?xiàng)l件之后的E型 AIGaN/GaN HFET的g加對Vgs的轉(zhuǎn)移特性。
圖9說明采用不同CF4等離子體處理的柵極肖特基二極管的所提 取勢壘高度和理想因數(shù)。
圖10說明各種E型AlGaN/GaN HFET的V也與等離子體功率和 處理時間的相關(guān)性。
圖11說明AFM圖像，說明在AlGaN層上的CF4等離子體處理的微小蝕刻效果。圖12A說明各種E型AlGaN/GaN HFET實(shí)施例的DC Ij對Vgs轉(zhuǎn)移特性。圖12B說明各種E型AlGaN/GaN HFET實(shí)施例的DC g也對V伊 轉(zhuǎn)移特性。圖13說明一個E型AlGaN/GaNHFET實(shí)施例的DC輸出特性。圖14A說明E型AlGaN/GaN HFET的各種實(shí)施例的具有不同CF4 等離子體處理的反向以及正向柵極電流。圖14B說明E型AlGaN/GaNHFET的各種實(shí)施例的具有不同CF4 等離子體處理的放大和正向柵極電流。圖15說明ft和fmax與柵極偏置的相關(guān)性，其中Vds固定在12V。圖16說明采用不同CF4等離子體處理的晶片上所測量ft和f皿x。圖17A至17F說明制作E型Si3N4AlGaN/GaN MISHFET的一個 示范過程。圖18說明示范DC輸出特性。 圖19A說明轉(zhuǎn)移特性。 圖19B說明柵極漏電流。 圖20說明脈沖測量結(jié)果。 圖21說明小信號RF特性。圖22說明沒有CF4等離子體處理的傳統(tǒng)D型MGaN/GaN HEMT 的模擬導(dǎo)帶圖。圖23說明具有CF4等離子體處理的E型AlGaN/GaN HEMT的模 擬導(dǎo)帶圖。圖24說明沒有CF4等離子體處理的傳統(tǒng)D型AlGaN/GaN HEMT 以及具有CF4等離子體處理的E型AlGaN/GaN HEMT的電子濃度。圖25說明根據(jù)本創(chuàng)新的反相器的E型和D型HEMT的單片集成 的工藝流程的 一個實(shí)施例。圖26A至26F說明E型和D型HFET的單片集成的一個示范工藝流程。
圖27說明單片集成的平面工藝流程。
圖28說明E/D型HEMT的另一個示范工藝流程。
圖29說明通過平面工藝制作的D-HEMT和E-HEMT的DC輸出特性。
圖30把平面工藝的轉(zhuǎn)移特性與傳統(tǒng)工藝的轉(zhuǎn)移特性進(jìn)行比較。 圖31說明通過平面制作工藝所制作的E/D HEMT反相器的靜態(tài)
電壓轉(zhuǎn)移特性。
圖32說明 一個示范實(shí)施例中使用的HEMT的外延結(jié)構(gòu)。
圖33說明用于單片反相器的E型和D型HEMT的單片集成的集
成工藝流程。
圖34說明反相器和環(huán)形振蕩器的示范幾何參數(shù)，
圖35說明所公開的示范D型和E型AlGaN/GaN HEMT的DC I-V
轉(zhuǎn)移特性及輸出特性。
圖36說明所制作E型和D型AlGaN/GaN HEMT的性能。
圖37說明D型和E型HEMT的Ig-Vg特性以及在D型HEMT和
E型HEMT的柵電極之下的模擬導(dǎo)邊帶圖。
圖38說明傳統(tǒng)E/D HEMT反相器的靜態(tài)電壓轉(zhuǎn)移特性。
圖39說明根據(jù)各種公開實(shí)施例、具有卩=6.7、 10、 25和50的
E/D HEMT反相器的靜態(tài)電壓轉(zhuǎn)移特性。
圖40說明具有不同卩值的反相器的噪聲容限。
圖41說明具有在不同電源電壓上所測量的P = 10的E/D HEMT
反相器的靜態(tài)電壓轉(zhuǎn)移特性。
圖42說明對于具有P = 10的反相器、在不同的Vdd所測量的噪
聲容限。
圖43說明根據(jù)一個示范實(shí)施例、在Vdd-2.5V具有卩-10的反 相器的負(fù)載和輸入電流。
圖44說明具有在VDD - 3.5 V偏置的P = 10的17級環(huán)形振蕩器的頻譜，以及圖45說明它的時域特性。圖46說明一個電路實(shí)施例的傳播延遲和功率延遲乘積與電源電 壓的相關(guān)性。優(yōu)選實(shí)施例的詳細(xì)說明具體參照當(dāng)前優(yōu)選實(shí)施例(作為實(shí)例而不是限制)來描迷本申請的 大量創(chuàng)新理論.圖3A至3F說明根振本發(fā)明的第一實(shí)施例制作增強(qiáng)型III氮化物 HFET的過程。圖3A說明本創(chuàng)新的一個優(yōu)選外延結(jié)構(gòu)，在其中，參 考標(biāo)號110、 120、 130和140表示襯底(例如藍(lán)寶石、硅或SiC)、核化 層(低溫生長GaN核化層、AlGaN或AlN)、高溫生長GaN緩沖層以 及包括調(diào)制摻雜載流子供應(yīng)層的AlxGa^N勢壘層。下面描述一個實(shí) 施例的增強(qiáng)型III氮化物HFET的制造方法，臺面隔離利用Cl2/He等 離子體干式蝕刻、然后是具有以850。C退火45秒的Ti、 Al、 Ni和Au 的源極/漏極歐姆接觸形成160來形成，如圖3B所示。隨后，光致抗 燭劑170形成圖案而曝光柵極窗口。然后，通過例如氟等離子體處理 或者氟離子注入，把氟離子加入AlxGa!.xN勢壘層，如圖3C所示。柵 電極180通過淀積和剝離Ni及Au在勢壘層140上形成，如圖3D所 示。此后，后柵極RTA在400-450。C進(jìn)行10分鐘。鈍化層l卯在晶 片頂部生長，如圖3E所示。最后，通過消除#~觸焊盤上的鈍化層的 部分打開接觸焊盤，如圖3F所示。實(shí)例l在Aix加n AIX 2000 HT金屬有機(jī)化合物化學(xué)汽相淀積(MOCVD) 系統(tǒng)中在(0001)藍(lán)寶石襯底上生長AlGaN/GaNHEMT結(jié)構(gòu)，HEMT結(jié) 構(gòu)由低溫GaN核化層、2.5-m厚的無意識摻雜GaN緩沖層以及具有標(biāo) 稱30% Al成分的AlGaN勢壘層組成。勢壘層由3-rnn未摻雜隔離片、 以2.5 x 1018 cm^摻雜的15-nm栽流子供應(yīng)層以及2-卿未摻雜覆蓋層 組成。結(jié)構(gòu)的室溫霍爾測量得到1.3 x 10"cn^的電子片密度以及100013cm2/Vs的電子遷移率。器件臺面利用STS ICP-RIE系統(tǒng)中的Cl2/He 等離子體干式蝕刻、然后是具有以S50。C退火45秒的Ti/Al/Ni/Au的 源極/漏極歐姆接觸形成來形成。歐姆接觸電阻通常被測量為0.8 ohm-mm。
在通過接觸光刻打開具有1 nm長度的柵極窗口之后，樣本在RIE 系統(tǒng)中通過CF4等離子體以150 W的RF等離子體功率處理150秒。 處理的壓力通常為50mTorr。經(jīng)由該處理這樣加入的氟離子的典型深 度分布曲線為高斯的，以及氟濃度從峰值下降一個數(shù)量級時的典型深 度是20nm。注意，離子注入是加入氟離子的另一種方法，并且估計(jì) 將需要大約10KeV的能量。
隨后執(zhí)行Ni/Au電子束蒸發(fā)和剝離以形成柵電極。等離子體處理 的柵極區(qū)和柵電極自對準(zhǔn)。后柵極RTA在400。C進(jìn)行10分鐘。這個 RTA溫度經(jīng)過選擇，因?yàn)樵诟哂?00。C的溫度的RTA可能使柵極肖特 基接觸和源才5y漏極歐姆接觸都降級。器件具有Lsg-l nm的源-柵極間 隔以及Lgd-2nm的柵-漏極間隔。D型HEMT也在相同的樣本上制作， 而沒有對柵極區(qū)進(jìn)行等離子體處理。
圖2說明D型以及E型(后柵極退火之前及之后)AlGaN/GaN HEMT的轉(zhuǎn)移特性。把V也定義為漏極電流的線性外插在峰值跨導(dǎo)(^0 點(diǎn)的柵極偏置截距，E型器件的Vth確定為0.9V,而D型器件的Vth 為-4.0V。高于4V的Vth移位通過等離子體處理來實(shí)現(xiàn)。在Vgs-O處， 跨導(dǎo)達(dá)到零，表明真實(shí)的E型操作。漏極電流被完全夾斷，并且在 Vds = 6V時顯示28 )iA/mm的泄漏，即對于E型AlGaN/GaN HEMT 最近報(bào)告的最小值。峰值gm分別對于D型HEMT為151 mS/mm以及 對于E型HEMT為148 mS/mm。最大漏極電流(I,)對于E型HEMT 在3 V的柵極偏置(Vgs)時達(dá)到313 mA/mm。在RTA之前及之后的E 型器件的電流-電壓(I-V)特性的比較表明，以400°C進(jìn)行10分鐘的RTA 在恢復(fù)等離子體處理期間引起的損壞以及實(shí)現(xiàn)高電流密度和跨導(dǎo)方 面起重要作用。圖4A說明RTA過程之前和之后的E型器件的輸出曲線。在RTA之后沒有觀察到門限電壓的變化。在2.5V的Vgs，以400°C 進(jìn)行的RTA之后的E型器件的飽和漏極電流(247 mA/mm)比RTA之 前的(133 mA/mm)高85%，以及具有RTA的E型器件的拐點(diǎn)電壓為 2.2V，其中漏極電流為95%的飽和漏極電流。在Vgs-0V的截止?fàn)顟B(tài) 漏極擊穿電壓大于80V，表明與D型HEMT中所觀察的相比沒有降 級。圖4B說明這三個器件的Ig/VgS曲線。對于E型HEMT實(shí)現(xiàn)更低 的柵極漏電流，特別是在RTA之后。為了研究通過CRj等離子體處理的Vth移位的機(jī)制，對伴隨的樣 本進(jìn)行二次離子質(zhì)鐠(SMS)測量，以便監(jiān)測CF4等離子體處理的 AlGaN/GaN材料的原子組成變化。除了 Al、 Ga和N之外，在等離子 體處理后的樣本中檢測到大量氟原子。圖5說明以150W的CF4等離 子體功率處理2.5分鐘的樣本的氟原子濃度分布曲線。氟原子的濃度 在AlGaN表面附近最高，并在溝道中下降一個數(shù)量級?？梢酝茢?，通 過CF4等離子體所產(chǎn)生的氟離子被加入樣本表面，與作為開發(fā)用于實(shí) 現(xiàn)先進(jìn)硅技術(shù)中的超淺結(jié)的技術(shù)的等離子體浸入離子注入("Pill") 的效杲相似。由于氟離子的強(qiáng)負(fù)電性，加入的氟離子可在AlGaN勢壘 中提供固定的負(fù)電荷并且有效地M溝道中的電子。隨著足夠的氟離 子被加入AlGaN勢壘，D型HEMT可轉(zhuǎn)換為E型HEMT。 CF4等離 子體處理可產(chǎn)生大至4,9 V的門限電壓移位。在以400。C進(jìn)行10分鐘 的RTA之后，AlGaN表面附近的峰值氟原子濃度沒有改變，而 AlGaN/GaN界面周圍則遇到更明顯的降低。但是應(yīng)當(dāng)注意，來自不同 行程的SIMS測量結(jié)果由于缺乏參考標(biāo)準(zhǔn)而沒有提供精確的定量比 較。然而，在RTA之前和之后的Vth的小變化表明，被加入AlGaN勢 壘的氟離子的總數(shù)在RTA之前和之后接近常數(shù)，而等離子體損壞則通 過RTA得到較大的恢復(fù)。E型HEMT的較低柵極反向漏電流可歸因 于由于氟離子加入而引起的AlGaN層的向上能帶彎曲。在RTA過程 之后，CF4所引起的金屬和AlGaN的界面上的缺陷被恢復(fù)，從而產(chǎn)生 對柵極漏電流的進(jìn)一步抑制。從對于形成圖案的樣本進(jìn)行的原子力顯微術(shù)("AFM")測量中觀察到，等離子體處理僅產(chǎn)生整個AlGaN勢壘 層(20 nm厚)的0.8 rnn的減小。
從0.1至39.1 GHz測量D型和E型AlGaN/GaN HEMT的晶片上 小信號RF特性。具有1 pm長柵極的兩種類型的器件的電流增益和最 大穩(wěn)定增益/最大可用增益(MSG/MAG)作為頻率的函數(shù)從所測量S參 數(shù)中得出，如圖5所示。在Vds-12和Vgs-l.9 V處,對于E型AlGaN/GaN HEMT獲得10.1 GHz的電流增益截止頻率(/"r)以及34.3 GHz的功率增 益截止頻率(/k4》，略小于它的D型對應(yīng)物，后者的在12V的漏極偏 置和-3V的柵極偏置上分別測量為13.1和37.1 GHz。
本創(chuàng)新的一個優(yōu)點(diǎn)在于，具有凈皮加入勢壘層的氟離子的E型HFET 可經(jīng)受與更大輸入電壓擺動對應(yīng)的更大柵極偏置(> 3V)。
熱可靠性測試也已經(jīng)表明，AlGaN勢壘中的氟離子加入一直到 700。C都是穩(wěn)定的。但是，由鎳制作的肖特基接觸僅在500。C以下才 是穩(wěn)定的。因此，應(yīng)用溫度范圍高達(dá)500°C，除非采用另一種肖特基 接觸技術(shù)。鴒柵極是一種可能的候選者。
在圖7中，說明通過SIMS測量的不同后柵極RTA對AlGaN/GaN 異質(zhì)結(jié)構(gòu)中的氟原子分布的影響。未處理器件用作參考。
可以發(fā)現(xiàn)，通過CF4等離子體處理被加入AlGaN勢壘層的氟離子 可有效地使門限電壓正向移位。AlGaN層中的氟離子的加入通過二次 離子質(zhì)譜(SIMS)測量來確認(rèn)，如圖7所示。在CF4等離子體處理中， 氟離子在RF功率所才莢擬的自建電場中,支注入AlGaN/GaN異質(zhì)結(jié)構(gòu)。
從圖7所示的結(jié)果中還得出，注入的氟離子一直到700。C都在 AlGaN層中具有良好的熱穩(wěn)定性。應(yīng)當(dāng)注意，雖然氟離子的存在;f皮確 定為門限電壓移位的原因，但是不清楚氟離子占據(jù)什么位置，是填隙 還是替位。已經(jīng)對于CF4等離子體所處理的HEMT樣本進(jìn)行深能級瞬 態(tài)光譜學(xué)("DLTS")。裙>入AlGaN勢壘的氟離子看來引入低于導(dǎo)帶 最小值至少1.8eV的深能級狀態(tài)。因此，氟離子被認(rèn)為在AlGaN中引 入類似帶負(fù)電荷受主的深能級。注意，在例如圖7的SMS圖表中，難以從SIMS測量中進(jìn)行濃 度的精確計(jì)算，因?yàn)椴恢郎涫笮 ５牵?艮椐帶結(jié)構(gòu)和門限電壓 計(jì)算，F(xiàn)濃度的峰值可能高到大約1 x 20 cnT3。在圖7A中，說明通過SIMS測量的未經(jīng)RTA的不同等離子體功 率級對于AlGaN/GaN異質(zhì)結(jié)構(gòu)中的氟原子分布的影響。注意，200W和400W線條表明AlGaN/GaN界面之間的界面上的 "凸起(bump)"。在加入過程中，氟離子可能填充表面或界面狀態(tài)(或 "阱")，產(chǎn)生"反常停止"。因此，這表明在界面上存在更多阱。此 外，600W和800W線條沒有表明凸起，很可能是因?yàn)楦蟮拇┩干?度和整體濃度。未處理的器件用作參考。在圖7B中，說明通過SMS測量的對于 RTA采用600W的固定功率的不同后柵極處理溫度對AlGaN/GaN異 質(zhì)結(jié)構(gòu)中的氟原子分布的影響。未處理的器件用作參考。注意，700°C 及以下的AlGaN中的分布顯示根Dt的常規(guī)效果,但是AlGaN層中的 分布似乎反映極為不同的擴(kuò)散率(或者可能的其它某種激活能量效 果)。因此，數(shù)據(jù)表明，氟離子在AlGaN中比在GaN中更穩(wěn)定。此外， 結(jié)合能可能更高，以及氟相關(guān)的能態(tài)在AlGaN中比在GaN中低于導(dǎo) 帶的程度更大。還研究了對于等離子體處理參數(shù)的敏感度。通過應(yīng)用不同的CF4 等離子體功率和處理時間以不同的Vth值來制作器件。采用五種不同 的組合100 W、 60秒，150 W、 20秒，150 W、 60秒，150 W、 150 秒以及200 W、 60秒。為了進(jìn)行比較，未經(jīng)CF4處理的HEMT也在相 同的樣本上并且在相同的加工過程中制作。所有器件未經(jīng)鈍化，以便 避免鈍化層引起的任何混亂，它可能改變AlGaN層的應(yīng)力并且改變壓 電極化。所有HEMT器件具有1 nm的柵極長度、Ls『lnm的源-柵極 間隔以及Lgf2nm的柵-漏極間隔。制作的器件的DC電流-電壓(I-V) 特性采用HP4156A^t分析儀來測量。轉(zhuǎn)移特性和跨導(dǎo)(^n)特性分別 如圖8A和圖8B所示。采取傳統(tǒng)的HEMT(即未經(jīng)CF4等離子體處理)作為基線器件，所有其它CF4等離子體處理的HEMT的門限電壓移向 正方向。把Vth定義為在峰值跨導(dǎo)&m)點(diǎn)的漏極電流的線性外插的柵極 偏置截距，所有器件的Vth在圖9中提取并列出。對于傳統(tǒng)的HEMT， Vth為-4 V。對于通過CF4等離子體以150 W處理150秒的HEMT, Vth為0.9V,它對應(yīng)于E型HEMT。實(shí)現(xiàn)4.9V的最大V也移位，為了 進(jìn)一步揭示CF4等離子體處理的效果，V也與CF4等離子體處理時間以 及RF功率的相關(guān)性在圖IO中繪出曲線。隨著等離子體功率增大以及 采用更長的處理時間，實(shí)現(xiàn)Vth的更大移位。隨著等離子體處理時間 的增加，更多氟離子被注入AlGaN層。增大的氟離子濃度導(dǎo)致溝道中 減小的電子密度，并且引起V也的正移位。當(dāng)?shù)入x子體功率增大時， 氟離子獲得更高能量，以及氟離子流量因CF4的增強(qiáng)電離速率而增大。 采用更高的能量，氟離子可達(dá)到更接近溝道的更深的深度。氟離子越 接近溝道，則它們在耗盡2DEG時更有效，并且實(shí)現(xiàn)Vth的更大移位。 增大的氟離子流量對Vth具有與通過提高AlGaN層中的氟原子濃度的 等離子體處理時間的增加相同的效果。應(yīng)當(dāng)注意，準(zhǔn)線性V也對時間 以及V也對功率關(guān)系表明MGaN/GaN HEMT的V仇的準(zhǔn)確控制的可能性。雖然Vth通過CF4等離子體處理被移位，但是gm沒有降級。如圖犯所示，所有器件的最大"處于149-166mS/mm的范圍內(nèi)，除了以 150W處理60秒的器件之外，它具有186mS/mm的更高峰值"。猜 想這個奇異點(diǎn)由外延生長中的非一致性引起。通過對CF4處理的形成 圖案的樣本(其中，樣本的一部分被處理，并除止其它部分經(jīng)過等離子 體處理)進(jìn)行的AFM測量來確定，CF4等離子體處理僅產(chǎn)生小于1 nm 的AlGaN厚度減小，如圖11所示。因此，接近恒定的跨導(dǎo)表明，根 據(jù)本創(chuàng)新，在器件制作中保持溝道中的2DEG遷移率。保持跨導(dǎo)的一 個關(guān)鍵步驟是后柵極退火過程。通過后柵極退火恢復(fù)等離子體引起的損壞如前面所述，等離子體通常引起損壞，并產(chǎn)生半導(dǎo)體材料中的缺 陷，因而使栽流子的遷移率降級。RTA是一種修復(fù)這些損壞并恢復(fù)遷移率的有效方法。在CF4等離子體處理的AlGaN/GaN HEM丁中，漏 極電流和跨導(dǎo)降級就在等離子體處理之后發(fā)生。在圖12A和圖12B中， 繪制了在RTA(400。C， 10分鐘)之前和之后在未處理器件和已處理器 件(200W, 60秒)上測量的漏極電流和跨導(dǎo)的曲線。圖13比較RTA之 前和之后的已處理器件的輸出特性。在已處理器件中RTA之后，漏極 電流高76%,以及跨導(dǎo)高51%。 RTA過程可恢復(fù)等離子體處理后的器 件的遷移率降級的大部分，而對傳統(tǒng)的未處理器件表現(xiàn)出不明顯影 響。因此，CF4等離子體處理的器件中的Id和gm的恢復(fù)是在這個RTA 條件上的2DEG遷移率的有效恢復(fù)的結(jié)果。與在凹槽柵極的情況中恢 復(fù)由基于氯的ICP-RIE所產(chǎn)生的損壞所需的700°C的較高退火溫度相 比，這個較低的RTA溫度表明CF4等離子體處理產(chǎn)生比基于氯的 ICP-RIE更低的損壞。它還使RTA過程能夠在柵極淀積之后進(jìn)行，從 而實(shí)現(xiàn)自對準(zhǔn)工藝的目標(biāo)。如果采用Vth的先前定義，則CEt等離子 體處理的器件的Vth在RTA之后似乎從0,03V移位到-0.29V。當(dāng)圖12B 所示的gm的起始點(diǎn)或者圖12A的插入圖所示的對數(shù)標(biāo)度上的Id的起 始點(diǎn)用作評估Vth的標(biāo)準(zhǔn)時，CF4等離子體處理后的器件的V也在RTA 之后沒有改變。Vth的良好熱穩(wěn)定性與先前所述的AlGaN層中的氟原 子的良好熱穩(wěn)定性一致。AIGaN/GaNHEMT始終呈現(xiàn)遠(yuǎn)遠(yuǎn)高于熱離子發(fā)射("TE")模型的 理論預(yù)測值的反向柵極漏電流。較高的柵極電流使器件的噪聲性能降 級，并且提高待機(jī)功耗。具體來說，正向柵極電流限制柵極輸入電壓 擺動，因而限制最大漏極電流。已經(jīng)嘗試其它方式來抑制AlGaN/GaN HEMT的柵極電流。這些努力包括采用具有較高功函數(shù)的柵極金屬、 采用銅、修改HEMT結(jié)構(gòu)(例如添加GaN覆蓋層)或者轉(zhuǎn)向金屬絕緣體 半導(dǎo)體異質(zhì)結(jié)構(gòu)場效應(yīng)晶體管(MISHFET)。在本創(chuàng)新的CF4等離子體 處理的AlGaN/GaN HEMT中，可實(shí)現(xiàn)反向以及正向偏置區(qū)中的柵極 電流的抑制。柵極電流抑制表明與CF4等離子體處理?xiàng)l件的相關(guān)性。圖14A和圖14B說明釆用不同的CF4等離子體處理的AlGaN/GaN HEMT的柵極電流。圖14B是正向柵極偏置區(qū)的放大曲線。在反向偏 置區(qū)中，與未經(jīng)CF4等離子體處理的傳統(tǒng)HEMT相比，所有CF4等離 子體處理的AlGaN/GaN HEMT的柵極漏電流減小。在Vg=-20V，柵 極漏電流從傳統(tǒng)HEMT的1.2x 10—2A/mm到以200W等離子體處理60 秒的AlGaN/GaN HEMT的7x10—7A/mm下降超過四個數(shù)量級。在正向 區(qū)中，所有CF4等離子體處理的AlGaN/GaN HEMT的柵極電流也減 小 因此，柵極肖特基二極管的導(dǎo)通電壓擴(kuò)展，以及柵極輸入電壓擺 動增加。采用lmA/mm作為標(biāo)準(zhǔn)，柵極肖特基二極管的導(dǎo)通電壓從傳 統(tǒng)HEMT的IV增加到以200 W經(jīng)60秒的CF4等離子體處理的 AlGaN/GaN HEMT的1.75 V。
CF4等離子體處理的AlGaN/GaN HEMT中的柵極漏電流的抑制可 說明如下。在CF4等離子體處理中，氟離子^皮加入AlGaN層。具有強(qiáng) 負(fù)電性的這些離子用作固定負(fù)電荷，它們因靜電感應(yīng)效應(yīng)而引起 AlGaN勢壘層中的向上導(dǎo)帶彎曲。因此，形成如圖23所示的附加勢
壘高度①f,以及有效金屬半導(dǎo)體勢壘高度從①b增加到①b+①f。這種
增加的勢壘高度可有效地抑制反向以及正向偏置區(qū)中的柵極肖特基 二極管電流。釆用更高的等離子體功率和更長的處理時間，AlGaN層 中的氟離子濃度增加，以及有效勢壘高度進(jìn)一步提高，從而產(chǎn)生更顯 著的柵極電流抑制。在圖9中，詳細(xì)說明通過利用TE模型從測量的 柵極電流的正向區(qū)提取的有效勢壘高度和理想因數(shù)。傳統(tǒng)HEMT的有 效勢壘高度為0.4eV,而對于以200 W進(jìn)行60秒的CF4等離子體處理 的HEMT,有效勢壘高度增加到0.9eV。 CF4等離子體處理的HEMT 的有效勢壘高度還顯示隨等離子體功率和處理時間增加的趨勢，除了 以150W處理20秒的HEMT之外，它具有較高的有效勢壘高度。這 個例外祐j人為是由于加工變化引起的。所提取有效勢壘高度遠(yuǎn)遠(yuǎn)低于 理論預(yù)測值和很大的理想因數(shù)(>2.4)的事實(shí)表明，制作的AlGaN/GaN HEMT的柵極電流不是由TE機(jī)制而是由其它機(jī)制、如垂直隧穿、表
20面勢壘細(xì)化以及阱輔助隧穿來控制的。因此，通過利用TE模型提取
的勢壘高度和理想因數(shù)不準(zhǔn)確。然而，它們提供用于說明CRt等離子
體處理的AlGaN/GaN HEMT中的柵極電流抑制的機(jī)制的充分定性信 臺
動態(tài)I-V特性通過利用Accent DIVA D265系統(tǒng)研究CF4等離子體 處理對漏極電流擴(kuò)散的影響來進(jìn)行。脈沖寬度為0.2ns,并且脈沖間隔 為1 ms。靜點(diǎn)處于略( 0.5V)低于夾斷的VGS，且Vds-15V。與靜態(tài) I-V特性相比，傳統(tǒng)D型HEMT的最大漏極電流降低63%,而采用以 150 W進(jìn)行150秒的CF4等離子體處理的E型HEMT的最大漏極電流 降低6%。
E型HEMT的漏極電流下降的減輕可能是由靜點(diǎn)的提高的柵極偏 置引起的(對于E型HEMT， VGS=OV,對于D型HEMT, VGS=>4.5V)。 RF小信號特性
制作的AlGaN/GaN HEMT的晶片上小信號RF特性描述利用 Cascade微波探針和Agilent 8722ES網(wǎng)絡(luò)分析儀在0.1-39.1GHz的頻率 范圍上進(jìn)行。采用假焊盤的S參數(shù)來執(zhí)行開放焊盤解嵌，以便消除探 測焊盤的寄生電容。具有1拜長的柵極的所有器件的電流增益和最 大穩(wěn)定增益/最大可用增益(MSG/MAG)作為頻率的函數(shù)從解嵌S參數(shù) 中得出。電流截止頻率(/0和最大振蕩頻率(/U)以單位增益從電流增益
和MSG/MAG中提取。已經(jīng)觀察到，本征ft和fmax在沒有解嵌過程時
一般比非本征的高10-15%。對于E型HEMT,/t和/m欲與柵極偏置的
相關(guān)性如圖15所示。/t以及/max在低和高柵極偏置上都比較恒定，表
明良好線性度。圖16列出所有樣本的/t和/^。對于傳統(tǒng)的HEMT, /t和/皿為13.1和37.1GHz,而對于CF4等離子體處理的HEMT,, 和/皿近似為10和34GHz,略低于傳統(tǒng)的HEMT,但是除以150W處 理60秒的HEMT之外。150W/60秒的器件中的這個較高的,和/max
與之前提供的較高的"一致，并且歸因于材料不一致性和加工變化。
CF4等離子體處理的HEMT中略低的/t和/max表明，以400。C進(jìn)行的后柵極RTA可有效地恢復(fù)通過等離子體處理而降級的2DEG遷移率， 但恢復(fù)小于100°/。。我們建議，需要RTA溫度和時間的優(yōu)化來進(jìn)一步 改進(jìn)2DEG遷移率，同時沒有使柵極肖特基接觸降級。 MISHFET
在另一個實(shí)施例中，E型Si3N4/AlGaN/GaN MISHFET采用兩級 Si3N4過程來構(gòu)建，它以柵極之下的Si3N4薄層(15nm)以及接入?yún)^(qū)中的 Si3N4厚層(大約125nm)為特色?；诜牡入x子體處理用于把器件從 D型轉(zhuǎn)換到E型。具有l(wèi)-nm長柵極覆蓋面積的E型MISHFET呈現(xiàn) 2V的門限電壓、6.8V(與E型MGaN/GaN HEMT中實(shí)現(xiàn)的大約3V進(jìn) 行比較)的正向?qū)艠O偏置以及420mA/mm的最大電流密度。
這個實(shí)例中使用的AlGaN/GaN HFET結(jié)構(gòu)在Aixtron AIX 2000 HT MOCVD系統(tǒng)中的(0001)藍(lán)寶石襯底上生長。HFET結(jié)構(gòu)由50-nm 厚的低溫GaN核化層、2.5卞m厚的無意識摻雜GaN緩沖層以及具有 標(biāo)稱30% AJ成分的AlGaN勢壘層組成。勢壘層由3-nm未摻雜隔離 片、以2xl018 cm^摻雜的16-nm載流子供應(yīng)層以及2-nm未摻雜覆蓋 層組成。水4M果針進(jìn)行的電容-電壓("C-V")測量對于這個樣本產(chǎn)生 -4V的初始門限電壓。加工流程如圖17A至17F所示。器件臺面利用 STS ICP-R正系統(tǒng)中的CVHe等離子體干式蝕刻、然后是具有以850°C 退火30秒的Ti/Al/Ni/Au(20 nm/150 nm/50 nm/80 nm)的源^l/漏極歐姆 接觸形成來形成，如圖17A所示。然后，第一Si3N4層(大約125 nm) 通過等離子體增強(qiáng)化學(xué)汽相淀積(PECVD)淀積到樣本上，如圖17B所 示。在通過光刻打開具有l(wèi)卞m長度的柵極窗口之后，樣本放在RIE 系統(tǒng)中經(jīng)過CF4等離子體處理，它在AlGaN中消除Si3N4和加入氟離 子。等離子體的RF功率為150W,如圖17C所示。氣流被控制為150 sccm，以及總蝕刻和處理時間是190秒。在消除光致抗蝕劑之后，笫 二 Si3N4薄膜(大約15 nm)通過PECVD被淀積以便形成柵極金屬與 AlGaN之間的絕緣層，如圖17D所示。隨后，Si3N4層^皮形成圖案和 蝕刻，以便在源極和漏極歐姆接觸區(qū)域中打開窗口 ，如圖17E所示。然后，2卞m長的柵電極通過光刻、然后是Ni/Au( 50 nm/300 nm)的電 子束蒸發(fā)和剝離來定義，如圖17F所示。為了確保柵電極覆蓋整個等 離子體處理區(qū)域，金屬柵極長度(2 ixm)被選擇為大于已處理柵極區(qū)(l Mm)，從而產(chǎn)生T柵極配置。懸于源/漏極接入?yún)^(qū)域中的柵極通過厚 SisN4層與AlGaN層絕緣，使柵極電容保持在低水平。最后，整個樣 本以400°C退火10分鐘，以便修復(fù)AlGaN勢壘和溝道中的等離子體 引起的損壞。從柵極的底部進(jìn)行測量，柵極-源極和柵極-漏極間隔均 為1.5 nm。對于dc測試采用10 nm的柵極寬度以及對于RF特征描述 采用100 pm的柵極寬度來設(shè)計(jì)E型MISHFET。所構(gòu)建的器件則被表征。在圖18中繪制了 E型MSHFET的DC 輸出特性。在Vgs-7V，器件呈現(xiàn)大約420mA/mm的峰值電流密度、 大約5.67Q'mni的導(dǎo)通電阻以及大約3.3V的拐點(diǎn)電壓。圖19A說明 具有l(wèi)xlO卞m柵極尺寸的相同器件的轉(zhuǎn)移特性?？梢钥吹?，Vth大約 為2V，表明通過插入Si3N4絕緣體和等離子體處理實(shí)現(xiàn)的Vth的6-V 移位(與傳統(tǒng)的D型HFET進(jìn)行比較)。峰值跨導(dǎo)gm大約為125 mS/mm。 圖19B說明負(fù)偏置以及正向偏置時的柵極漏電流。柵極的正向偏置導(dǎo) 通電壓大約為6.8V，提供比E型HFET大得多的柵極偏置擺動。采用 0.2 |is的脈沖長度和1 ms的脈沖間隔對具有1 x 100卞m柵極尺寸的E 型MSHFET進(jìn)行脈沖測量。靜態(tài)偏置點(diǎn)選擇在Vos^OV(低于V也)和 VDS=20V。圖20表明，脈沖峰值電流高于靜態(tài)的，表明器件中沒有電 流崩塌。具有100卞m柵極寬度的大器件的靜態(tài)最大電流密度大約為 330 mA/mm，小于具有10卞m柵極寬度的器件(大約420 mA/mm)。較 大器件中的較低峰值電流密度是由于降低電流密度的自動加熱效應(yīng) 引起的。由于在》^沖測量期間出現(xiàn)極小自動加熱，因此，100卞m寬的 器件的最大電流可達(dá)到與l(Him寬的器件相同的電平。晶片上小信號 RF特性從0.1至39.1GHz在VDS=10V對100卞m寬的E型MISHFET 執(zhí)行。如圖21所示，最大電流增益截止頻率(fr)和功率增益截止頻率 (fmflx)分別為13.3和23.3GHz。當(dāng)柵極偏置為7V時，小信號RF性能沒有明顯降級，其中具有13.1GHz的fr和20.7GHz的f皿，表明Si3N4 絕緣體提供柵極金屬與半導(dǎo)體之間的良好絕緣。 模型
為本創(chuàng)新的一部分開發(fā)了理論表征模型。對于具有硅調(diào)制摻雜層 的傳統(tǒng)AlGaN/GaN HEMT，如圖7所示，在計(jì)算HEMT門限電壓時 需要考慮極化電荷。通過考慮電荷極化、表面和緩沖阱的效應(yīng)從一般 使用的公式進(jìn)行修改，AlGaN/GaN HEMT的門限電壓可表示為
其中參數(shù)定義如下 怖是金屬半導(dǎo)體肖特基勢壘高度。
(7是在勢壘-AlGaNZGaN界面上的總凈(自發(fā)的以及壓電的)極化電
荷'
cbiAlGaN勢壘層厚度。 A^(勾是硅摻雜濃度。
A5"c是在AlGaN/GaN異質(zhì)結(jié)構(gòu)上的導(dǎo)帶偏移。 丑yo是GaN溝道的本征費(fèi)米能級與導(dǎo)帶邊緣之間的差。 s是AlGaN的介電常數(shù)。
Ma是每個單位面積的凈電荷表面阱。 M是每個單位面積的有效凈電荷緩沖阱。
Cfc是每個單位面積的有效緩沖-溝道電容。
等式(l)中的最后兩項(xiàng)分別描i4^面阱和緩沖阱的效應(yīng)。AlGaN表 面處于x-O,以及指向溝道的方向?yàn)榧傻恼较?。為了表示以上?述的器件，固定負(fù)電荷被引入柵極之下的AlGaN勢壘層。由于靜電感 應(yīng)，這些固定負(fù)電荷可耗盡溝道中的2DEG，提高能帶，因而調(diào)制V也。 包括AlGaN勢壘中限定的負(fù)電荷的效應(yīng)，從等式(l)修改的門限電壓
& I CJ
抄表示為<formula>formula see original document page 25</formula>; 正電荷分布曲線JVsi(x)由凈電荷分布Wsi(x)- WF (;c)代替，其中WF (X) 為帶負(fù)電荷氟離子的濃度。表面阱密度(Ag可通過等離子體處理來修 改。通過應(yīng)用泊;^方程和費(fèi)米-迪拉克統(tǒng)計(jì)，才莫擬由帶有和沒有^皮加入 AlGaN層的氟離子的AlGaN/GaN HEMT結(jié)構(gòu)的導(dǎo)帶分布曲線和電子 分布來組成。兩種結(jié)構(gòu)都具有相同的外延結(jié)構(gòu)，如圖7所示。對于加 入氟離子的HEMT結(jié)構(gòu)，帶負(fù)電荷氟離子的分布曲線從通過CF4等離 子體以150 W處理150秒并轉(zhuǎn)換為E型HEMT的AlGaN/GaN HEMT 結(jié)構(gòu)的氟原子分布的SMS測量結(jié)果中提取。在圖22和圖23中繪制 了零柵極偏置時的模擬導(dǎo)帶圖。對于E型HEMT的才莫擬導(dǎo)帶，如圖 22所示，氟濃度通過利用峰值氟濃度在AlGaN表面為3 x 10" cm'3的 線性分布來近似計(jì)算，以及氟濃度假定為在AlGaN/GaN界面上是可 忽略的。大約3 x 1013 cnT2的總氟離子片濃度足以不僅補(bǔ)償AlGaN勢 壘中的硅摻雜(大約3.7xl013 cm力，而且還坤Ht壓電和自發(fā)極化感應(yīng) 電荷(大約lxl013 cm,。可觀察到兩個顯著特征。首先，與未處理 AlGaN/GaN HEMT結(jié)構(gòu)相比，等離子體處理的結(jié)構(gòu)的2DEG溝道的導(dǎo) 帶最小值高于費(fèi)米能級，表明完4^盡的溝道和E型HEMT。如圖24 中的電子分布曲線所示，在等離子體處理的結(jié)構(gòu)中，在零柵極偏置下 的溝道中沒有電子，表明E型HEMT操作。其次，固定帶負(fù)電荷氟離 子特別在AlGaN勢壘中導(dǎo)致導(dǎo)帶的向上彎曲，從而產(chǎn)生附加勢壘高度 OF,如圖23所示。這種增強(qiáng)的勢壘可明顯抑制反向以及正向偏置區(qū) 中的AlGaN/GaN HEMT的柵極肖特基二極管電流。單片集成E/D型HFET的外延結(jié)構(gòu)由以下各項(xiàng)組成(a)半導(dǎo)體襯底(藍(lán)寶石，SiC,硅，AlN或GaN等)；(b)在村底上生長的緩沖層； (c)溝道層；(d)勢壘層，包括未摻雜間隔層、調(diào)制摻雜栽流子供應(yīng)層 和未摻雜覆蓋層。制作過程包括(f)有源區(qū)隔離；(g)源極和漏極端 子上的歐娟—接觸形成；(h) E型HFET的柵極區(qū)域的光刻；(i)對E型 HFET的曝光勢壘層的基于氟化物的等離子體處理；(j) E型HFET的 柵極金屬淀積；(k) D型HFET的柵極區(qū)的光刻；(1) D型HFET的柵 極金屬淀積；ml)D型和E型HFET的表面鈍化；(n)以升高的溫度進(jìn) 行的柵極退火。這種單片集成的示意加工流程如圖25所示。上迷單片集成過程中的有源器件隔離采用臺面蝕刻，它以通過蝕 刻技術(shù)在沒有HFET的區(qū)域中的有源區(qū)域消除為特色。這種方法對集 成密度、光刻分辨率施加限制。對于高頻電路，臺面的邊緣還對波的 傳播引入附加間斷，這又使電路設(shè)計(jì)和分析復(fù)雜化。由于基于氟化物 的等離于體處理能夠耗盡溝道中的電子(提供溝道的電氣截止)，因此 可用于器件隔離。采用增加的等離子體功率和處理時間，不需要有源 器件的區(qū)域可在電氣上完全截止，從而提供器件之間的電氣隔離。這 種方法不涉及任何材料消除，因而實(shí)現(xiàn)平面工藝的平坦晶片表面。實(shí)例圖26A至26F說明根據(jù)本發(fā)明的一個實(shí)施例單片集成集成電路的 E/D型HFET的過程。圖26A說明本發(fā)明的一個優(yōu)選外延結(jié)構(gòu)，其中 參考標(biāo)號110、 120、 130和140表示襯底、低溫生長GaN核化層、高 溫生長GaN緩沖層以及包括調(diào)制摻雜栽流子供應(yīng)層的AlxGai.xN勢壘 層。集成電路的E/D型HFET的單片集成的制造方法如下所迷。對于 D型以及E型HFET，臺面隔離同時利用CVHe等離子體干式蝕刻、 然后是具有以850°C退火45秒的Ti、 Al、 Ni和Au的源極/漏極歐姆 接觸形成160來形成，如圖26B所示。柵極以及D型HFET的初〖極-源極互連如圖26C所示通過光致抗蝕劑170來形成圖案，之后跟隨淀 積和剝離Ni和Au 178。此后，E型HFET的柵極、焊盤和第二互連 采用光致抗蝕劑175來形成圖案，如圖26D所示。然后，例如通過氟化物等離子體處理或者氟化物離子注入，把氟化物離子加入E型 HFET的柵極之下的AlxGai.xN勢壘層，如圖26D所示。柵電極180 通過淀積和剝離Ni及Au在勢壘層140上形成。此后，后柵極快速熱 退火(RTA)在400-450°C進(jìn)行10分鐘。鈍化層190在晶片頂部生長， 如圖26E所示。然后，通過消除接觸焊盤和通孔上的鈍化層的部分將 它們打開，如圖26F所示。最后，形成第三互連。
在對于E型HFET以150 W進(jìn)行150秒的典型CF4等離子體處理 條件和以450°C進(jìn)行10分鐘的典型后柵極RTA條件的2jim GaN緩沖 層上的20nm Al。.25Gao.75N勢壘層上建立E/D HFET反相器和17級直 4妄耦合環(huán)形振蕩器。反相器在1.5V的電源電壓上具有0.21V的NML 和0.51V的NMh。當(dāng)施加3.5V的電源電壓時，17級環(huán)形振蕩器呈現(xiàn) 與130ps的最小傳播延遲對應(yīng)的225MHz的最大振蕩頻率。
實(shí)例
這個實(shí)施例描述E型和D型AlGaN/GaN HFET的平面單片集成 的方法。如第一實(shí)施例所述，有源器件之間的隔離可通過經(jīng)由建立非 平坦晶片表面的蝕刻建立有源器件臺面來獲得。在集成電路制作中， 平面工藝始終是符合需要的。遵照通過AlGaN中的帶負(fù)電荷氟離子的 溝道耗盡的相同原理，可實(shí)現(xiàn)通過基于氟化物的等離子體處理的預(yù)期 無源(被隔離)區(qū)域的耗盡。等離子體功率和處理時間均可增加，以便 增強(qiáng)載流子耗盡。加工流程如圖27所示，其中(a)源^l/漏極歐姆接 觸形成；(b)通過光刻進(jìn)行的D型HFET柵極定義；(c)D型HFET柵 極金屬化以及互連形成的部分；(d)通過光刻之后跟隨等離子體處理 進(jìn)行的E型HFET柵極定義；(e) E型HFET柵極金屬化和互連形成的 部分；(f)通過光刻之后跟隨第二基于氟化物的等離子體處理進(jìn)行的 隔離區(qū)域定義；(g)之后跟隨鈍化的最終芯片。
實(shí)例
這個實(shí)例中的AlGaN/GaN HEMT結(jié)構(gòu)在Aixtron AIX 2000 HT MOCVD系統(tǒng)中的(0001)藍(lán)寶石村底上生長。HEMT結(jié)構(gòu)由低溫GaN
27核化層、2.5氺m厚的無意識摻雜GaN緩沖層以及具有標(biāo)稱30% Al成 分的AIGaN勢壘層組成。勢壘層由3-nm未摻雜隔離片、以2x1018 cm-s摻雜的21-nm載流子供應(yīng)層以及2-nm未摻雜覆蓋層組成。結(jié)構(gòu) 的室溫霍爾測量產(chǎn)生1.3 x 1013 cm^的電子片密度以及950 cmVVs的 電子遷移率。集成工藝流程如圖28所示。首先，E/D型器件的源極/漏極歐姆 接觸同時通過電子束蒸發(fā)的Ti/Al/Ni/Au (20 nm/150 nm/50 nm/80 nm) 的淀積和以850°C進(jìn)行30秒的快速熱退火來形成，如圖28(a)所示。 其次，E/D型兩種器件的有源區(qū)域通過光刻來形成圖案，其后跟隨反 應(yīng)離子蝕刻系統(tǒng)中的CF4等離子體處理。等離子體功率為300W，以 及處理時間為100秒。氣流^^控制為150sccm，以及等離子體偏置設(shè) 置為0V。隔離區(qū)域是其中大量氟離子^入表面附近的AlGaN和 GaN層、然后耗盡溝道中的二維電子氣的位置，如圖28(b)所示。然 后，D型HEMT的柵電極通過接觸光刻、之后跟隨Ni/Au(50 nm/300nm) 的電子束蒸發(fā)和剝離來形成圖案，如圖28(c)所示。隨后，定義E型 HEMT的柵電極和互連。在Ni/Au的電子束蒸發(fā)之前，E型HEMT的 柵極區(qū)域通過CF4等離子體以170 W處理150秒(它具有對AlGaN的 可忽略的蝕刻)，如圖28(d)所示。這個等離子體處理執(zhí)行把處理的器 件從D型轉(zhuǎn)換為E型HEMT的功能。200nm厚的氮化義圭鈍化層通過 PECVD淀積，以及打開探測焊盤。然后，樣本以400。C退火10分鐘， 以便修復(fù)E型HEMT的AlGaN勢壘和溝道中的等離子體引起的損壞， 如圖28(e)所示。作為比較，D型器件在來自相同襯底的另一個樣本上 通過標(biāo)準(zhǔn)工藝來制作，在標(biāo)準(zhǔn)工藝中，感應(yīng)耦合等離子體反應(yīng)離子蝕 刻用于把臺面定義為有源區(qū)域。對于圖1A所示的直接耦合FET邏輯 反相器,.E型HEMT驅(qū)動器設(shè)計(jì)成柵極長度、4冊極-源極間隔、柵極-漏極間隔和柵極寬度分別為1.5、 1.5、 1.5和50 D型HEMT負(fù)載 設(shè)計(jì)成柵極長度、柵極-源極間隔、柵極-漏極間隔和柵極寬度為4、 3、 3和8 nm，產(chǎn)生16.7的比率卩=(We/Le)/(Wd/Ld)。對于表征制作具有l(wèi),5xl00|xm的柵極尺寸的分立E型和D型HEMT。 器件和電路特性對于通過平面工藝制作的E/D型HEMT,在圖29中繪制了輸出 特性。D型和E型HEMT的峰值電流密度大約為730和190 mA/mm。 圖30說明平面與標(biāo)準(zhǔn)工藝之間的DC轉(zhuǎn)移特性比較。可以看到，平面 工藝的漏極漏電流大約為0.3mA/mm，達(dá)到與通過標(biāo)準(zhǔn)臺面蝕刻制作 的器件相同的水平。通過平面工藝的D型HEMT具有與通過標(biāo)準(zhǔn)工 藝的相當(dāng)?shù)穆O電流和跨導(dǎo)特性，如圖30(b)所示。另外，兩個焊盤之 間(400 x 100 pm勺的漏電流釆用150 pm的間隔來測量。在10V的DC 偏置上，在標(biāo)準(zhǔn)臺面蝕刻樣本的相同電平(大約30^iA)，通過平面工藝 的漏電流大約為38pA。與標(biāo)準(zhǔn)臺面工藝相比，基于氟化物的等離子 體處理可實(shí)現(xiàn)有源器件隔離的相同等級，從而實(shí)現(xiàn)完全平面集成工 藝。與D型器件相比，E型HEMT呈現(xiàn)更小的跨導(dǎo)("g附")，這是由 等離子體引入的損壞的不完全恢復(fù)引起的。樣本已經(jīng)通過以40(TC進(jìn) 行的熱退火的事實(shí)還表明，在至少一直到400'C的溫度上預(yù)計(jì)有良好 的熱穩(wěn)定性。應(yīng)當(dāng)注意，還開發(fā)離子注入技術(shù)用于通過多個能量N+ 注入以便在GaN緩沖層的整個厚度上產(chǎn)生嚴(yán)重晶格損壞所實(shí)現(xiàn)的器 件間隔離。與離子注入技術(shù)相比，CF4等離子體處理技術(shù)具有低成本 和低損壞的優(yōu)點(diǎn)。通過平面集成工藝制作的E/D型HEMT DCFL反相器被表征。圖 31說明在電源電壓VDD = 3.3V的反相器的測量靜態(tài)電壓轉(zhuǎn)移曲線。高 和低輸出邏輯電平(VoH和VoL)分別為3.3和0.45 V,其中具有2.85V 的輸出擺動(VoH-VoO。線性區(qū)域中的DC電壓增益為2.9。通過定義 單位增益點(diǎn)上的V仏和ViH的值，低和高噪聲容限為0.34和1.47 V。 在圖31中還示出反相器DC電流。具有E型器件夾斷的漏電流大約 為3MA,它與分立器件結(jié)果一致。實(shí)例圖32說明根據(jù)本創(chuàng)新的HEMT的制作期間的AlGaN/GaN外延異質(zhì)結(jié)構(gòu)。它們包括以下各項(xiàng)2.5 pm GaN緩沖層和溝道，2 nm未摻 雜Alo.25Gao.75N間隔片，具有以1x1018 cm—3摻雜的Si的15nm Al0.25Gao.75N載流子供應(yīng)層，以及3 nm未摻雜Alo.25Gao.75N覆蓋層。 結(jié)構(gòu)在Aixtron2000 HTMOCVD系統(tǒng)中在藍(lán)寶石襯底上生長。工藝流 程如圖33(a)至33(i)所示。
臺面和源fe/漏極歐姆接觸同時為E型以及D型HEMT形成，如 圖33(a)和(b)所示。然后，D型HEMT的柵電極通過光刻、金屬淀積 和剝離來形成，如圖33(c)和(d)所示。在定義E型HEMT的柵極和互 連的圖案之后，樣本在STSRIE系統(tǒng)中通過CF4等離子體以150 W的 源功率處理150秒，如圖33(e)所示，然后是對于E型HEMT的柵極 金屬化和剝離。通過原子力顯微學(xué)("AFM")測量來檢查，AlGaN勢 壘厚度在等離子體處理之后減小0.8 nm。隨后，后柵極熱退火以450 'C 進(jìn)行10分鐘，如圖33(f)所示。CF4等離子體處理把處理的GaN HEMT 從D型轉(zhuǎn)換為E型。門限電壓移位量取決于處理?xiàng)l件，例如等離子體 功率和處理時間，如前面所述。后柵極退火用于恢復(fù)AlGaN勢壘和溝 道中的等離子體引入的損壞。原則上，退火溫度越高，損壞修復(fù)越有 效。但是，實(shí)際上，后柵極退火溫度不應(yīng)當(dāng)超過柵極肖特基接觸可經(jīng) 受的最高溫度(在我們的情況中，~500'C)，如前面所述。我們發(fā)現(xiàn)， D型HEMT的特性在退火之后保持不變，而E型HEMT的漏極電流 密度則顯著增加。發(fā)現(xiàn)后柵極退火對于等離子體處理所產(chǎn)生的門限電 壓移位沒有影響。
對于E/D反相器和環(huán)形振蕩器，最重要的物理設(shè)計(jì)參數(shù)是驅(qū)動/ 負(fù)栽比P = (Wg/Lg)E型/(Wg/Lg)D型。具有從6.7至50變化的|3的若 干E/D反相器和環(huán)形振蕩器在相同樣本上設(shè)計(jì)和制作。在圖34中列 出各設(shè)計(jì)的幾何參數(shù)。具有l(wèi)xl00nm的柵極尺寸的分立E型和D型 GaN HEMT對于dc和RF測試在相同樣本上同時制作。
E/D型HEMT的特性
分立器件的DC電流-電壓(I-V)特性采用HP4156A參數(shù)分析^儀來測量。在圖35(a)中繪制了 E/D型HEMT的轉(zhuǎn)移特性。分立器件的晶 片上小信號RF表征利用Cascade微波探針和Agilent 8722ES網(wǎng)絡(luò)分 析儀在0,1-39.1 GHz的頻率范圍中進(jìn)行。在圖36中列出E/D型HEMT 的測量參數(shù)。門限電壓和峰值跨導(dǎo)(gm,咖x)對于E型HEMT為0.75V 和132mS/mm,以及對于D型HEMT為-2.6V和142mS/mm。D型HEMT 的480mA/mm的較低峰值電流密度是由于AlGaN勢壘層中25%的較 低A1成分和1x1018 cm—的較低摻雜密度引起的。與用于RF/微波功 率放大器的AlGaN/GaNHEMT不同，數(shù)字IC對電流密度的要求較小。 如圖35(b)所示，對于E型HEMT獲得2.5V的低拐點(diǎn)電壓。在2.5V 的柵極偏置上，對于E型HEMT實(shí)現(xiàn)7.1 Q . mm的導(dǎo)通電阻，它與 相同飽和電流電平上的D型HEMT的導(dǎo)通電阻相同。 一種觀察結(jié)果 是，與D型HEMT相比，反向以及正向偏置條件中的4冊極電流在E 型HEMT中顯著減小，如圖37(a)所示。這種柵極電流抑制的機(jī)制是 通過由等離子體處理所引入的帶負(fù)電荷氟離子調(diào)制AlGaN勢壘中的 電勢。通過求解泊松方程和費(fèi)米-迪拉克統(tǒng)計(jì)，對于D以及E型HEMT 模擬導(dǎo)邊帶圖。對于E型HEMT的模擬導(dǎo)帶，氟分布的分布曲線通過 線性函數(shù)來近似計(jì)算，該函數(shù)的特點(diǎn)是在AlGaN表面上的3x1019 cm一3的最大氟離子濃度并在AlGaN/GaN界面上達(dá)到零(可忽略)。大約 3x1013 cn^的總氟離子片濃度足以不僅補(bǔ)償大約3.7x1012 cm'2的Si十 施主的濃度，而且還補(bǔ)償壓電和自發(fā)極化感應(yīng)電荷(大約1x1013 cm,。 應(yīng)當(dāng)注意，柵^L/AlGaN結(jié)上的肖特基勢壘高度在本例中假定為保持不 變。從圖37(b)和(c;)所示的模擬導(dǎo)帶看到，AlGaN勢壘的電勢可通過 氟離子的加入顯著提高，從而產(chǎn)生增強(qiáng)的肖特基勢壘以及后續(xù)的柵極 電流抑制。正向偏置中的柵極電流抑制對于數(shù)字IC應(yīng)用特別有益。 抑制的柵極電流允許E型器件的柵極偏置增加到2.5V。這種增加產(chǎn)生 更大的柵極電壓擺動、輸入的更大動態(tài)范圍以及更高的扇出。增加的 輸入電壓擺動允許更高的電源電壓，它在實(shí)現(xiàn)數(shù)字IC的更高操作速 度和更高噪聲容限時是一個重要因素。沒有增加的柵極輸入擺動，較大的電源電壓將產(chǎn)生超過下一級的輸入柵極的導(dǎo)通電壓的輸出電壓 (在邏輯"高")。輸入的更寬動態(tài)范圍實(shí)現(xiàn)輸入與輸出之間的直接邏 輯電平匹配，從而消除對相鄰級之間的電平調(diào)節(jié)的需要。
應(yīng)當(dāng)注意，作為一般用于基于GaN的HEMT的穩(wěn)定操作的重要 技術(shù)的氮化硅鈍化還可在較低程度上影響門限電壓。 一般來說，氮化 硅鈍化層在有源區(qū)域上的淀積可改變AlGaN和GaN層中的應(yīng)力。隨 后，器件的壓電極化電荷密度和門限電壓可經(jīng)過少量修改。 一般來說， 通過高頻PECVD淀積的廣泛使用的氮化硅層在AlGaN層中引入附加 張應(yīng)力，從而產(chǎn)生十分之幾伏特的范圍中的門限電壓的負(fù)移位。實(shí)際 上，這種影響應(yīng)當(dāng)在工藝設(shè)計(jì)中加以考慮。等離子體處理劑量可相應(yīng) 增加，從而補(bǔ)償通過SiN鈍化層產(chǎn)生的門限電壓中的負(fù)移位。SiN鈍 化層的應(yīng)力還可通過修改PECVD淀積的工藝參數(shù)來減小，使得門限 電壓中的負(fù)移位為最小。
實(shí)例DCFL反相器
E/D HEMT反相器的電路示意圖如圖l(a)所示，在其中，D型 HEMT用作負(fù)載，其柵極連接到其源極，以及E型HEMT用作驅(qū)動 器。圖1B說明根據(jù)本創(chuàng)新的反相器的制作顯微照片。制作的反相器 采用HP4156A參數(shù)分析儀進(jìn)行表征。圖38說明典型的E/DHEMT反 相器的靜態(tài)電壓轉(zhuǎn)移特性(實(shí)線曲線)。在大輸入電壓(〉2.1V)的輸出電 壓的升高是柵極肖特基二極管導(dǎo)通的結(jié)果。短劃線曲線是具有交換軸 的相同轉(zhuǎn)移曲線，并且表示下一個反相器級的輸入-輸出特性。參數(shù)定 義遵照對于基于GaAs和InP的HEMT所述。靜態(tài)輸出電平(VoH和
VoL)由穩(wěn)定平衡點(diǎn)的曲線的兩個相交點(diǎn)給定，以及兩個電平之間的差
被定義為輸出邏輯電壓擺動。反相器門限電壓(ViH殊定義為Vin,其 中Vin等于V。ut。靜態(tài)噪聲容限采用邏輯低噪聲容限(NML)以及邏輯高
噪聲容限(NMH)的最大寬度的方法來測量。在圖39中繪制了在電源電 壓VDD=1.5V具有從6.7到50變化的P的E/D反相器的測量靜態(tài)電壓 轉(zhuǎn)移曲線。高輸出邏輯電平(VoH)保持為1.5V,表明E型HEMT完全斷開，而低輸出邏輯電平(VoO由于p從6.7增加到50而從0.34改進(jìn) 到0.09V。因此，定義為VoH-VoL的輸出邏輯擺動從1.16增加到1.41V。 當(dāng)|3從6.7增加到50時，Vra從0.88減小到0.61 V，線性區(qū)域中的DC 電壓增益(G)從2增加到4.1。圖40列出靜態(tài)噪聲容限以及Voh、 V0L、 輸出邏輯擺動、Vra和G的測量值。NMl以及NMh均隨j3増加而改 進(jìn)。
具有卩=10的反相器的靜態(tài)電壓轉(zhuǎn)移曲線在不同的電源電壓上被 測量，并在圖41中繪制曲線。電路性能參數(shù)在圖42中列出。當(dāng)電源 電壓增加時，E/D反相器的所有參數(shù)相應(yīng)增加。這意味著，電源電壓 的增加改進(jìn)E/D反相器的靜態(tài)性能。大家知道,對于HEMT和MESFET E/D反相器，輸入電壓始終受到柵極肖特基二極管的導(dǎo)通電壓限制。 在大輸入電壓時，柵極導(dǎo)電引起用作驅(qū)動器的E型器件的寄生源極電 阻上增加的電壓降，從而提高邏輯低電平的電壓。當(dāng)電源電壓和所需 輸入電壓增加時，可在靜態(tài)轉(zhuǎn)移曲線中觀察到輸出電壓的升高，如圖 41所示。柵極電流在通過大輸入電壓增加時可能使反相器驅(qū)動多個級 的能力明顯降級，從而減小扇出。通常，柵極肖特基二極管的導(dǎo)通電 壓對于常規(guī)AlGaN/GaN HEMT大約為IV。對于柵極凹槽E型GaN HEMT,變薄的AlGaN勢壘因提高的隧穿電流而進(jìn)一步減小導(dǎo)通電 壓。因此，對于基于柵極凹槽E型GaN HEMT的反相器，輸出電壓 在輸入電壓超過0.8V時升高。如前面所迷，通過CF4等離子體處理制 作的E型GaN HEMT因AlGaN層中增強(qiáng)的肖特基勢壘而具有被抑制 的柵極電流，它由負(fù)電氟離子引起。這樣一種柵極電流抑制實(shí)現(xiàn)E/D 反相器的較大輸入電壓擺動。在圖41中可以看到，輸出電壓的升高 在輸入電壓超過2V之前沒有發(fā)生，表明輸入電壓擺動的大約1V擴(kuò)展。 圖43說明負(fù)載電流和輸入電流與輸入電壓的相關(guān)性。較低的輸入電 流(E型HEMT的柵極電流)表明更大扇出量。在"導(dǎo)通"狀態(tài)，當(dāng)輸 入電壓大于2V時，輸入電流超過10%的負(fù)栽電流。
實(shí)例DCFL環(huán)形振蕩器圖1B說明DCFL環(huán)形振蕩器的示意電路圖，它采用奇數(shù)E/D反 相器鏈來形成。十七級環(huán)形振蕩器采用反相器的卩=6.7、 10和25來制 作。對于各環(huán)形振蕩器，采用36個晶體管，包括輸出緩沖器。圖1D 說明根椐本創(chuàng)新的所制作環(huán)形振蕩器的顯微照片。環(huán)形振蕩器利用 Agilent E4404B頻譜分析儀和HP 54522A示波器在晶片上表征。在環(huán) 形振蕩器的操作期間還測量DC功耗。圖44和45說明在VDD= 3.5V 偏置的具有13=10的17級環(huán)形振蕩器的頻域和時域特性。基本振蕩頻 率為225MHz。根據(jù)每級的傳播延遲的公式xpd-(2w/)—、其中級數(shù)為 17,以及Xpd計(jì)算為130ps/級。在圖46中繪制了 Tpd和功率延遲乘積對 Voo的相關(guān)性。隨著電源電壓的增加，傳播延遲被減小，而功率延遲 乘積則增加。與在IV所測量的Tpd相比(234ps/級)，在3.5 V所測量的
Tpd減小45%。環(huán)形振蕩器可在這種高VDD上工作的事實(shí)歸因于集成過
程中所使用的CF4等離子體處理技術(shù)所實(shí)現(xiàn)的更大輸入電壓擺動。在 IV的Voo上發(fā)現(xiàn)0.113 pJ/級的最小功率延遲乘積。圖46還說明具有 13=6.7和25的環(huán)形振蕩器的vi及功率延遲乘積特性。對于具有 的環(huán)形振蕩器，較大的Tpd和功率延遲乘積是由于E型HEMT的更大 柵極長度(1.5nm)所確定的更大輸入電容引起的。對于具有卩=25的環(huán) 形振蕩器，較大的Tpd是由于D型HEMT的更大柵極長度(4jxm)所確 定的更低充電電流引起的，而功率延遲乘積則處于與具有(3=10的環(huán) 形振蕩器相同的等級。當(dāng)這種集成技術(shù)在亞微米體系中實(shí)現(xiàn)時，預(yù)計(jì) 柵極延遲時間會進(jìn)一步減小。
近來，分立E型HEMT和DCFL環(huán)形振蕩器已經(jīng)以高達(dá)375 C的 升高溫度進(jìn)行了測試。在E型HEMT的門限電壓中沒有觀察到明顯移 位，并且環(huán)形振蕩器在375 C呈現(xiàn)70MHz的振蕩頻率。
根據(jù)所公開類別的創(chuàng)造性實(shí)施例，提供 一種用于制作半導(dǎo)體有 源器件的方法，包括以下動作a)在垂直不同質(zhì)m-N半導(dǎo)體層形成圖 案，以便曝光笫一晶體管的溝道區(qū)而不是第二晶體管的溝道區(qū)；b)把 氟加入所述第一晶體管的所述溝道區(qū)，但實(shí)質(zhì)上沒有加入所述第二晶體管的所述溝道區(qū)，從而為所述第一和第二晶體管提供不同的門限電
壓值；以及c)形成源極、漏極和柵極，以便完成所述晶體管的形成； 其中所述動作(b)使所述第一晶體管而不是所述笫二晶體管具有正門 限電壓。
根據(jù)所公開類別的創(chuàng)造性實(shí)施例，提供 一種用于制作III-N半 導(dǎo)體有源器件的方法，包括以下動作在具有(AlxMo.x))Y的一般成分 的垂直不同質(zhì)半導(dǎo)體層中，在預(yù)期耗盡型晶體管溝道位置上形成第一 柵電極圖案，其中M主要是Ga以及Y主要是N,并且A1份額在所 述層的表面附近更高；引入氟并且在自對準(zhǔn)動作組合中、在預(yù)期增強(qiáng) 型晶體管溝道位置上形成第二柵電極圖案；以及形成源極、漏極和互 連，以便完成電路的形成。
根椐所公開類別的創(chuàng)造性實(shí)施例，提供 一種集成電路，包括 增強(qiáng)型和耗盡型晶體管，相互地互連以形成電路；其中，所述晶體管 都具有在包含在所述層的表面附近的更高A1份額的垂直不同質(zhì)III族 氮化物半導(dǎo)體材料的公共層中形成的溝道；以及其中所述增強(qiáng)型晶體 管在所述層的至少一個水平面中具有氟濃度，它高于所迷耗盡型晶體 管上的所述層的相應(yīng)部分中的氟濃度的一千倍。
修改和變更
本領(lǐng)域的技術(shù)人員會理解，本申請所描述的創(chuàng)造性概念可在極大 范圍的應(yīng)用中進(jìn)行修改和變更，以及專利主題的范圍相應(yīng)地不受所提 供的具體示范理論的任一個限制。
所公開的技術(shù)還可用于建立合并器件，在其中，增強(qiáng)和耗盡晶體 管組合在單一隔離區(qū)內(nèi)。
對于另一個實(shí)例，半導(dǎo)體成分的小變更、例如^^粦氮化物代替純 氮化物的使用或者對于基本HEMT結(jié)構(gòu)在AlyGao.y)N異質(zhì)結(jié)構(gòu)上的 AlxGa^)N的使用被認(rèn)為是備選方案。
本創(chuàng)新為用戶提供制作單電壓電源RFIC和MMIC的能力。它還 為用戶提供用于實(shí)現(xiàn)高溫電子電路所需的基于GaN的數(shù)字集成電路的單片集成技術(shù)。
對于另一個實(shí)例，在所示的各種器件結(jié)構(gòu)中，各種材料可以可選 地用于柵電極(考慮功函數(shù)的任何所產(chǎn)生的差異)。
在所考慮的一類實(shí)施例中，具有不同功函數(shù)的柵極材料可與以上 所述的各種實(shí)施例所提供的俘獲片電荷層組合使用，以便增加兩種類 型的晶體管的門限電壓之間的差異(對于給定氟劑量》或者，這可用
于根據(jù)需要在單一 m-N芯片上實(shí)現(xiàn)四種不同的門限電壓。 類似地，可在外延層摻雜中進(jìn)行各種變化或替代。 類似地，如上所述，各種材料可以可選地用于襯底。
以上所述的方法和結(jié)構(gòu)不僅適用于HEMT或MSHFET器件，而 且適用于III-N MESFET(金屬半導(dǎo)體FET)和MOSFET器件。(MESFET 器件不采用柵極絕緣體，而是在柵極與溝道之間提供肖特基勢壘。)
幫助說明變更和實(shí)現(xiàn)的附加的一般背景可見于以下出版物，通過 引用將其全部結(jié)合于此
Hu等人的"具有選擇性生長PN結(jié)柵極的增強(qiáng)型AlGaN/GaN HFET"， 2000年4月，IEE Electronics Letters, Vol.36, No.8，第753-754
頁；
Jeong S.Moon等人的"亞微米增強(qiáng)型AlGaN/GaN HEMT"， 2002 年6月，Digest of 60th Device Research Conference,第23-24頁；
K,J.Chen等人的"采用非合金歐姆接觸和基于Pt的隱埋柵極技術(shù) 的高性能基于InP的增強(qiáng)型HEMT"， 1996年2月，IEEE Trans, on Electron Devices, Vol.43， No.2，笫252-257頁；
Akira Endoh等人的"非凹槽柵極增強(qiáng)型AlGaN/GaN高電子遷移率 晶體管"，2004年4月，Japanese Journal of Applied Physics, Vol.43， No.4B,第2255-2258頁；
Y.Cai、 Y.G.Zhou、 K.J.Chen和K.M丄au的"采用基于氟化物的等離 子體處理的高性能增強(qiáng)型AlGaN/GaN HEMT" ， IEEE Electron Device Letters, Vol.26, No.7,第435-437頁，2005年； Y.Cai、 K.M.Lau、 K.J.Chen的"通it^于氟化物的等離子體處理的 AlGaN/GaN HEMT的門限電壓的控制從耗盡到增強(qiáng)型"，IEEE Electron Device Letters, Vol.53, No.9,第2207-2215頁,2006年；
R.Wang、 Y.Cai、 Chi-Wai Tang、 K.M丄au、 K丄Chen的"增強(qiáng)型 Si3N4/AlGaN/GaN MSHFET", IEEE Electron Device Letters, Vol.27, No. 10,第793-795頁，2006年；
M.A,Kh肌、Q.Chen、 C.J.Sun、 J.\^.Yang、 M.Blasingame、 M.S.Shur 和H.Park的"增強(qiáng)和耗盡型GaN/AlGaN異質(zhì)結(jié)構(gòu)場效應(yīng)晶體管"， Appl.Phys.Lett.， vol.68, no,4，第514-516頁，1996年1月；
V.Kumar等人的"具有120GHz以上的f的SiC上的AlGaN/GaN HEMT" ， IEEE Electron Device Lett., vol.23， no,5，第455-457頁，2002 年5月；
P.K.Chu的"等離子體浸入離子注入的近期發(fā)展和應(yīng)用"，J.Vac.Sci. Technol.B， vol.22, no.l ，第289-296頁,2004年1月/2月；
S.Arulkumaran、 T.Egawa、 H.Ishikawa、 T.Jimbo和Y.Sano的"對于 具有Si02、 Si3Rt和氮氧化硅的AlGaN/GaN高電子遷移率晶體管的表 面鈍化效應(yīng)"，J.Appl.Phys., vol.84, no.4，第613-615頁，2004年1月;
J.Bem、 P.Javorka、 A.Fox、 M.Marso、 H丄uth和P.Kordo的"表面 鈍化對AlGaN/GaN/Si HEMT的性能的影響"，Solid State electron., vol.47, no.ll，笫2097-2103頁，2003年11月；
V,Kumar、 A.Kuliev、 T.Tanaka、 Y.Otoki和I.Adesida的"SiC襯底 上的高跨導(dǎo)增強(qiáng)型AlGaN/GaN HEMT" ， Electron, Lett" Vol.39, No.24, 第1758-1760頁，2003年11月；
W.B丄anford、 T.Tanaka、 Y.Otoki和I.Adesida的"具有高門限電壓 的凹槽柵極增強(qiáng)型GaN HEMT"， Electron. Lett, Vol.41, No.7,第 449-450頁，2005年3月；
S丄.Rumyantsev、 N.Pala、 M.S.Shur、 R.Gaska、 M.E丄evinshtein 、 M.AsifKhan、 G.Simin、 X.Hu和J.Yang的"柵極漏電流對AlGaN/GaN場效應(yīng)晶體管的噪聲屬性的影響"，J. Appl. Phys., vol.88， no.ll,第 6726-6730頁,2000年12月;
Koudymov、 H.Fatima、 G.Simin、丄Yang、 M.AsifKhan、 A.Tarakji、 X.Hu、 M.S.Shur和R.Gaska的"基于氮化物的異質(zhì)結(jié)構(gòu)場效應(yīng)晶體管 中的最大電流"，Appl.Phys丄ett., vol.80, no. 17，第3216-3218頁，2002 年4月；
Endoh、 Y.Yamashita、 K.Ikeda、 M.Higashiwaki 、 K.Hikosaka、 T.Matsui、 S.Hiyamizu和T.Mimura的"具有高RF性能的非凹槽柵極增強(qiáng)型 AlGaN/GaN高電子遷移率晶體管"，Jpn. J.Appl.Phys., vol.43, no.4B, 第2255-2258頁，2004年；
J,P.Ao、 D.Kikuta、 N.Kubota、 Y.Naoi和Y.Ohno的"具有低柵極漏 電流的銅柵極AlGaN/GaN HEMT", IEEE Electron Device Lett., Vol.24， No.8,第500-502頁，2003年8月；
J.Sierakowski和L.F.Eastman的"極化感應(yīng)AlGaN/GaN高電子遷移 率晶體管中的肖特基柵極電子隧穿的分析"，J.Appl.Phys.， vol.86, no.6， 第3398-3401頁，1999年9月;
M.AsifKhan、 G.Simin、 J.Y抑g、 J.Zhang、 A.Koudymov、 M.S.Shur、 R.Gaska、 X.Hu和A.Tarakji的"用于高功率微波和開關(guān)應(yīng)用的絕緣柵 III-N異質(zhì)結(jié)構(gòu)場效應(yīng)晶體管"，IEEE Trans. Microw. Theory Tech., vol.51， no.2，笫624-633頁,2003年2月；
T.Hashizume 、 S.Ootomo和H.Hasegawa的"采用超薄A1203介質(zhì)的 絕緣柵AlGaN/GaN異質(zhì)結(jié)構(gòu)場效應(yīng)晶體管的電流崩塌的抑制"， Appl.Phys丄ett., vol.83, ncU4，第2952-2954頁，2003年10月；
Y.Cai、 Y.GZhou、 K.J.Chen和K.M丄au的"III氮化物金屬絕緣體 半導(dǎo)體異質(zhì)結(jié)場效應(yīng)晶體管"，Appl. Phys. Lett., vol.86, no.3,笫032109 頁，2005年l月；
E丄Miller、 X.Z.Dang和E.T.Yu的"AlGaN/GaN異質(zhì)結(jié)構(gòu)場效應(yīng)晶 體管中的柵極漏電流機(jī)制"，J. Appl. Phys.， vol,88, no. 10,第5951-5953頁，2000年11月；
T.Hashizume、 J.Kotani和H.Hasegawa的"GaN和AlGaN肖特基界 面中的泄漏機(jī)制"，Appl. Phys. Lett., vol.84, no.24，第4884-4886頁， 2004年6月；
S.Karmalkar、 D.M.Sathaiya和M.S.Shur的"AlGaN/GaN高電子遷 移率晶體管中的反向柵極泄漏的機(jī)制"，Appl. Phys. Lett., vol.82， no.22,笫3976-3978頁，2000年6月；
Y.Cai、 Z.Cheng、 C.W.Tang、 K.J.Chen和K.M.Lau的"用于GaN 數(shù)字集成電路的增強(qiáng)和耗盡型AIGaN/GaN HEMT的單片集成"，IEDM Tech. Dig., Washington, DC, 2005年12月4-7日；
V.Kumar、 W.Lu、 R.Schwindt、 A.Kuliev、 G.Simin、 J.Yang、 M.A.Khan 和I.Adesida的"具有120GHz以上的fT的SiC上的AlGaN/GaN HEMT"， IEEE Electron Device Lett., vol.23, no.8，第455-457頁，2002 年8月；
Y.F.Wu、 A,Saxler、 M.Moore、 R.RSmith、 S.Sheppard、 P.M.Chavarkar、 T.Wisleder、 U.K，Mishra和RParikh的"通過場極板優(yōu)化的30-W/mm GaN HEMT", IEEE Electron Device Lett, vol.25， no.3 ，笫117-119頁， 2004年3月；
J.W.Johnson 、 E丄.Piner 、 A.Vescan 、 R.Therrien 、 P.Rajagopal 、 J.C.Roberts 、丄D.Brown、 S.Singhal和K.J丄inthicum的"娃襯底上的 12W/mm AlGaNGaN HFET"，正EE Electron Device Lett., vol.25, no.7 ， 笫459461頁，2004年7月;
Y.Cai、 Z.Q.Cheng、 W.C.W.Tang、 K丄Chen和K.M丄au的"用于 GaN數(shù)字集成電路的增強(qiáng)和耗盡型AlGaN/GaN HEMT的單片集成"， IEDM Tech. Dig., 2005年12月，第771-774頁；
Daumiller 、 C.Kirchner 、 M.Kamp 、 K丄Ebeling和 E.Kohn 的 "AlGaN/GaN異質(zhì)結(jié)構(gòu)FET的溫度穩(wěn)定性的評估"，IEEE Electron
Device Lett., vol.20, no.9，第448-450頁，1999年9月； P.G.Neudeck、 R.S.Okojie和C丄iang-Yu的"高溫電子電路-寬帶隙 半導(dǎo)體的作用？ "， Proc. IEEE， vol.90, no.6，笫1065-1076頁，2002 年6月；
T.Egawa、 G.Y.Zhao、 H.Ishikawa、 M.Umeno和T.Jimbo的"藍(lán)寶石 上的凹槽柵極AlGaN/GaN HEMT的表征"，正EE Trans. Electron Devices, vol.48, no.3，第603-608頁，2003年3月；
M.Micovic 、 丁.丁sen 、 M.Hu 、 P.Hashimoto 、 P丄^Villadsen 、 I.Milosavljevic 、 A.Schmitz 、 M,Antcliffe 、 D,Zhender 、 J.S.Moon 、 W.S.Wong和D.Chow的"用于混合信號應(yīng)用的GaN增強(qiáng)/耗盡型FET 邏輯"，Electron. Lett., vol.41, no.19,第1081-1083頁，2005年9月;
Y.Cai、 Y.G.Zhou、 K.J.Chen和K.M丄au的"采用基于氟化物的等離 子體處理的高性能增強(qiáng)型AlGaN/GaN HEMT" ， IEEE Electron Device Lett, Vol.26, No，7，第435-437頁，2005年7月；
T.Palacios、 C.-S.Suh、 A.Chakraborty 、 S.Keller、 S.P.DenBaars和 U.K.Mishra的"高性能E型AlGaN/GaN HEMT", IEEE Electron Device Lett., Vol.27, No.6,第428-430頁，2006年6月；
Endoh 、 Y Yamashita、 K.Ikeda、 M.Higashiwaki 、 K.Hikosaka、 T.Matsui 、 S.Hiyamizu和T,Mimura的"具有高RF性能的非凹槽柵極增強(qiáng)型 AlGaN/GaN高電子遷移率晶體管，，，Jpn. J.Appl.Phys., vol.43， no.4B， 第2255-2258頁，2004年；
M.A.Khan、 X.Hu、 G.Sumin、 A丄unev、 J.Yang、 R.Gaska和M.S.Shur 的"AlGaN/GaN金屬氧化物半導(dǎo)體異質(zhì)結(jié)構(gòu)場效應(yīng)晶體管"，IEEE Electron Device Lett" vol.21， no.2，笫63-65頁,2000年2月；
X,Hu 、 A.Koudymov 、 G.Simin 、 J.Yang 和 M.A.Khan 的 "Si3N4/AlGaN/GaN-金屬絕緣體半導(dǎo)體異質(zhì)結(jié)構(gòu)場效應(yīng)晶體管"，Appl.
Phys. Lett., vol.79, no,17,第2832-2834頁，2001年10月；
Chini、 J.Wittich、 S.Heikman、 S.Kdler、 S.P.DenBaars和U.K.Mishra 的"藍(lán)寶石襯底上的GaN MISFET的功率和線性度特性"，正EE
40Electron Device Lett.， Vol.25, No.2，第55-57頁，2004年2月； M.Kanamura、 T.Kikkawa、 T.Iwai、 K,Imanishi、 T.Kubo和K.Joshin 的"用于無線基站應(yīng)用的超過100 W n-GaN/n-MGaN/GaN MIS-HEMT 功率放大器"，正DM Tech. Dig.， 2005年12月，第572-575頁，通過 引用將其完整地結(jié)合于此； ^^布的申請US20030218183,"高功率低噪聲^L波GaN異質(zhì)結(jié)構(gòu)場 效應(yīng)晶體管"； 公布的申請US2005059197,"半導(dǎo)體器件及其制造方法"； 公布的申請.US20040041169，"采用異質(zhì)結(jié)構(gòu)的GaN型增強(qiáng)MOSFET"; 公布的申請US20020177261，"單片集成的E/D型HEMT及其制作 方法"； 公布的申請US19864615102,"生產(chǎn)增強(qiáng)型和*型FET的方法"； R.C.Eden、 B.M.Welch和R.Zucca的"平面GaAs IC技術(shù)數(shù)字LSI 的應(yīng)用"，IEEE J.Solid-State Circuits, vol. 13， no.4,笫419-426頁，1978 年8月； J.M.Mikkelson和L.R.Tomasetta的"高密度GaAs集成電路制造"， 正EE Trans. Semicond. Manuf., vol.16, no.3,笫384-389頁，2003年8月； R.KirschmanEd.,高溫電子電路，New York: IEEE Press, 1999年； S丄ong和S.E.Butner,砷化鎵數(shù)字集成電路設(shè)計(jì)。New York: McGraw-Hill, 1990年； T,Hussain、 M.Micovic、 T.Tsen、 M.Delaney、 D.Chow、 A,Schmitz、 P.Hashimoto、 D.Wong、 J.S.Moon、 M.Hu、 J.Duvall和D.McLaughlin 的"用于惡劣環(huán)境的GaN HFET數(shù)字電路技術(shù)，'，Electron. Lett, vol.39, no.24,第1708-1709頁，2003年11月； Y.Cai、 Z.Cheng、 C.W.T肌g、 K.J.Chen和K.M丄au的"用于GaN 數(shù)字集成電路的增強(qiáng)和耗盡型AlGaN/GaNHEMT的單片集成"，2005International Electron Device Meeting (IEDM05), \Vashington D.C., USA, 2005年12月4-7日；
Y.Cai、 Z.Cheng、 W.C.K.Tang、 K.M丄au和K.J.Chen的"采用CF4 等離子體處理的單片集成增強(qiáng)/耗盡型AlGaN/GaNHEMT反相器和環(huán) 形振蕩器"，IEEE Trans. Electron Devices, vol.53, No,9,第2223-2230 頁，2006年9月；
R.Wang、 YCai、 W.Tang、 K.M丄au和K,J.Chen的"采用基于氟化 物的等離子體處理的E/D型AlGaN/GaN HEMT的平面集成"，IEEE Electron Device Letters, Vol.27， No,8,第633-635頁，2006年8月；
A.A.Ketterson和H.Morkoc的"GaAs/AlGaAs和InGaAs/AlGaAs MODFET反相器模擬"，IEEE Trans. Electron Devices, vol.ED-33， no.ll,第1626-〗634頁，1986年;
A.Mahajan、 GCueva、 M.Arafa、 P.Fay和I.Adesida的"采用集成增 強(qiáng)和耗盡型高電子遷移率晶體管的InAlAs/InGaAs/InP環(huán)形振蕩器的 制作和表征"，正EE Electron Device Lett, vol. 18， no.8，第391-393頁， 1997年8月；
本申請中任何描述不應(yīng)當(dāng)理解為暗示任何具體元件、步驟或功能 是必須包含在權(quán)利要求范圍中的必要元素。專利主題的范圍僅由允許 的權(quán)利要求來定義。此夕卜，這些權(quán)利要求中沒有一個意在援引35 USC 第112節(jié)的第六段，除非確切的詞語"用于...的部件"之后跟隨分詞。
所提交的權(quán)利要求意在盡可能全面，以及沒有主題被有意放棄、 專用或丟棄。
權(quán)利要求
1.一種用于制作半導(dǎo)體有源器件的方法，包括以下動作a)在垂直不同質(zhì)III-N半導(dǎo)體層形成圖案，以便使第一晶體管的溝道區(qū)而不是第二晶體管的溝道區(qū)曝光；b)把氟引入所述第一晶體管的所述溝道區(qū)，但基本上沒有引入所述第二晶體管的所述溝道區(qū)，以便為所述第一和第二晶體管提供不同的門限電壓值；以及c)形成源極、漏極和柵極，從而完成所述晶體管的形成；其中，所述動作(b)使所述第一晶體管而不是所述第二晶體管具有正門限電壓。
2. 如權(quán)利要求1所述的方法，其中，所述半導(dǎo)體層是AlGaN/GaN 分層結(jié)構(gòu)。
3. 如權(quán)利要求1所述的方法，其中，所述步驟(b)還把氟引入器件 隔離區(qū)。
4. 如權(quán)利要求l所述的方法，其中，把氟引入所述笫一晶體管的 所述溝道區(qū)的所述動作自對準(zhǔn)所述柵極的位置。
5. 如權(quán)利要求l所述的方法，其中，所迷半導(dǎo)體層是由藍(lán)寶石、 硅、SiC、 AlN或GaN的襯底支撐的外延層。
6. 如權(quán)利要求1所迷的方法，其中，所述半導(dǎo)體層是包括GaN 或A1N的核化層、GaN或MGaN的緩沖層、GaN溝道以及AlGaN勢 壘的外延結(jié)構(gòu)。
7. 如權(quán)利要求l所述的方法，其中，所述晶體管的所述源極和所 述漏極通過淀積多個金屬層和快速熱退火來形成，其中，所迷金屬從 由Ti、 Al、 Ni和Au構(gòu)成的組中選取。
8. 如權(quán)利要求l所述的方法，其中，所述溝道區(qū)經(jīng)辻基于氟的等 離子體處理，該處理采用從由CF4、 SF6、 BF3及其混合物構(gòu)成的組中 選取的原料氣。
9. 如權(quán)利要求l所述的方法，其中，柵電極通過淀積柵極金屬、 然后進(jìn)行剝離或金屬蝕刻來形成，采用從由Ti、 Al、 M和Au構(gòu)成的 組中選取的至少一種金屬。
10. 如權(quán)利要求1所述的方法，還包括在所述晶體管上淀積從由 氮化硅、氧化硅、聚酰亞胺和苯并環(huán)丁烯構(gòu)成的組中選取的鈍化材料 的后續(xù)步驟。
11. 如權(quán)利要求1所述的方法，其中，所述第一以及所述第二晶 體管都經(jīng)過大致在不會改變柵極之下的肖特基勢壘的最高溫度的最 終熱退火。
12. 如權(quán)利要求1所述的方法，其中，附加的介質(zhì)材料薄膜被插 入所迷柵極與III-N半導(dǎo)體的表面之間，由此，所述第一晶體管和所 述第二晶體管都被單片集成到金屬絕緣體半導(dǎo)體HFET中。
13. 如權(quán)利要求1所述的方法，其中，基于氟的等離子體處理用 來實(shí)現(xiàn)器件隔離。
14. 如權(quán)利要求13所述的方法，其中，啟用平面單片集成工藝。
15. 如權(quán)利要求14所述的方法，其中，附加的介質(zhì)材料薄膜被插 入所述柵極與m-N半導(dǎo)體的表面之間，由此，所述第一晶體管和所 述第二晶體管都被單片集成到金屬絕緣體半導(dǎo)體HFET中。
16. —種用于制作m-N半導(dǎo)體有源器件的方法，包括以下動作 在具有(AlxMo-x))Y的一般成分的垂直不同質(zhì)半導(dǎo)體層中，在預(yù)期耗盡型晶體管溝道位置上，形成第一柵電極圖案，其中，M主要是 Ga并且Y主要是N,以及A1份額在所述層的表面附近更高；在自對準(zhǔn)的動作組合中，在預(yù)期增強(qiáng)型晶體管溝道位置上引入氟 并形成第二柵電極圖案；以及形成源極、漏極和互連，以便完成電路的形成。
17. 如權(quán)利要求16所述的方法，其中，所述半導(dǎo)體層是由藍(lán)寶石、 硅、SiC、 A1N或GaN的襯底所支撐的外延層。
18. 如權(quán)利要求16所述的方法，其中，所述半導(dǎo)體層是包括GaN或A1N的核化層、GaN或AlGaN的緩沖層、GaN溝道以及AlGaN勢 壘的外延結(jié)構(gòu)。
19. 如權(quán)利要求16所述的方法，其中，所述源極和所述漏極通過 淀積多個金屬層和快速熱退火來形成，其中，所述金屬從由Ti、 Al、 Ni和Au構(gòu)成的組中選取。
20. 如權(quán)利要求16所述的方法，其中，所述預(yù)期增強(qiáng)型晶體管溝 道位置經(jīng)過基于氟的等離子體處理，該處理采用從由CF4、 SF6、 BF3 及其混合物構(gòu)成的組中選取的原料氣。
21. 如權(quán)利要求16所述的方法，其中，柵電極通過淀積柵極金屬、 然后進(jìn)行剝離或金屬蝕刻來形成，采用從由Ti、 Al、 Ni和Au構(gòu)成的 組中選取的至少 一種金屬。
22. 如權(quán)利要求16所述的方法，還包括淀積從由氮化硅、氧化硅、 聚酰亞胺和苯并環(huán)丁烯構(gòu)成的組中選取的鈍化材^F的后續(xù)步驟。
23. —種集成電路，包括 增強(qiáng)型和M型晶體管，相互地互連以形成電路； 其中，所迷晶體管都具有在垂直不同質(zhì)III族氮化物半導(dǎo)體材料的 公共層中形成的溝道，在所述層的表面附近具有更高Al份額；以及其中，所述增強(qiáng)型晶體管在所述層的至少一個水平面中具有氟濃 度，它高于所述耗盡型晶體管處的所述層的對應(yīng)部分中的氟濃度的一 千倍。
24. 如權(quán)利要求23所述的電路，其中，所述半導(dǎo)體材料是由藍(lán)寶 石、硅、SiC、 AlN或GaN的襯底所支撐的外延層。
25. 如權(quán)利要求23所述的電路，其中，所述半導(dǎo)體材料是包括 GaN或AIN的核化層、GaN或AlGaN的緩沖層、GaN溝道以及AlGaN 勢壘的外延結(jié)構(gòu)。
26. 如權(quán)利要求23所述的電路，還包括淀積從由氮化硅、氧化硅、 聚酰亞胺和苯并環(huán)丁烯構(gòu)成的組中選取的鈍化材料的后續(xù)步驟。
全文摘要
公開一種利用增強(qiáng)型和耗盡型AlGaN/GaN異質(zhì)結(jié)場效應(yīng)晶體管(HFET)的單片集成的方法及器件。首先定義HFET的源極和漏極歐姆接觸。然后定義耗盡型HFET的柵電極。然后采用樣本的基于氟化物的等離子體處理和高溫后柵極退火來定義增強(qiáng)型HFET的柵電極。器件隔離通過臺面蝕刻或者基于氟化物的等離子體處理來實(shí)現(xiàn)。這種方法為高密度和高速度應(yīng)用中青睞的基于GaN的集成電路提供完全平面工藝。
文檔編號H01L29/786GK101405868SQ200680051990
公開日2009年4月8日 申請日期2006年11月29日 優(yōu)先權(quán)日2005年11月29日
發(fā)明者劉紀(jì)美, 勇 蔡, 敬 陳 申請人:香港科技大學(xué)