專利名稱：具有沉積在其上的多個金屬層的半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體器件，更具體地，涉及具有沉積在其上的多個金屬層以改善絕緣的半導體器件。
背景技術：
一種類型的半導體器件是金屬氧化物半導體(MOS)，其包括具有柵極氧化物層的半導體襯底和依次沉積在襯底上的金屬層。也有利用互補的n溝道MOS(nMOS)和p溝道MOS(pMOS)晶體管的對的互補金屬氧化物半導體(CMOS)。由于諸如CMOS的半導體器件消耗低量功率，因此它們在電子學中廣泛使用并且被活躍地研究。使用金屬插入的多晶Si堆疊(MIPS)結構的制造方法已被廣泛使用，其中金屬層和多晶硅(poly-Si)被堆疊在柵極氧化物層上以形成半導體器件的柵極電極。
圖1是現(xiàn)有的半導體器件的橫截面圖。參照圖1，柵極氧化物層12沉積在半導體襯底11上，并且金屬層13沉積在柵極氧化物層12上。當多晶硅層14堆疊在金屬層13上時柵極電極形成為MIPS結構。半導體襯底11由硅形成，柵極氧化物層12由鉿氧化物(HfO2)形成，并且金屬層13由鉭氮化物(TaN)形成。在柵極氧化物層12和金屬層13上的兩種類型的材料之間有化學反應；即，在HfO2和TaN之間有化學反應，并且界面層產(chǎn)生。界面層的厚度通過電容等效氧化物厚度(capacitance equivalent oxide thicknessCET)特性來表示。當柵極氧化物層12和金屬層13之間的界面層的厚度增加時，CET特性退化。然而，當柵極氧化物層12的厚度減小時，柵極氧化物層12的電容減小，并且諸如電子空穴的載流子的隧穿增加。因此，泄漏電流產(chǎn)生并且半導體器件的絕緣下降。

發(fā)明內(nèi)容
因此，本發(fā)明的一方面包括提供具有改進的CET和絕緣的半導體器件，其具有通過在彼此上堆疊多個金屬層制造的柵極電極，接觸柵極氧化物層的金屬層由具有和柵極氧化物層的材料共同的金屬元素的材料形成。
根據(jù)本發(fā)明的示例性實施例，半導體器件包括襯底；沉積在襯底上并且由高k電介質材料形成的柵極氧化物層；沉積在柵極氧化物層上、并且由柵極氧化物層的高k電介質材料的金屬的氮化物形成的第一金屬層；沉積在第一金屬層上的第二金屬層；沉積在第二金屬層上的第三金屬層；及沉積在第三金屬層上的材料層，其中該材料層與第一、第二、和第三金屬層一起形成柵極電極。
根據(jù)另一示例性實施例，制造半導體器件的方法包括在襯底上沉積包括高k電介質的柵極氧化物層；在柵極氧化物層上沉積第一金屬層，其中第一金屬層由柵極氧化物層的高k電介質材料的金屬的氮化物形成；在第一金屬層上沉積至少再一金屬層；在所述至少再一金屬層上沉積材料層，其中材料層與所有的金屬層一起形成柵極電極。
柵極氧化物層可由SiO2和具有大于或等于大約3.9的介電常數(shù)的材料形成。
柵極氧化物層材料還可包括氮化物。
第一金屬層可由選自HfH、ZrN、AIN、TiN、LaN、YN、GdN和TaN組成的組中的一種或更多元素形成。
第一金屬層材料也可包括含硅成分或者含鋁成分。
第二金屬層可由包含選擇W、Mo、Ti、Ta、Al、Hf、La、Gd、Y、Pr、Dy、Er和Zr組成的組的一種或更多元素的金屬氮化物形成。
第二金屬層材料也可包括含硅成分或含鋁成分。
第三金屬層可由包含選擇由W、Mo、Ti、Ta、Al、Hf和Zr組成的組的一種或更多元素的金屬氮化物或金屬形成。
第三金屬層材料也可包括含硅成分或含鋁成分。
柵極氧化物層可由HfSiO形成，并且第一金屬層可由HfN形成。
第二金屬層可由AlN形成，并且第三金屬層由TaN形成。
第一金屬層可具有大約1到大約100埃( )的平均厚度。
第二金屬層可具有大約1到大約100 的平均厚度。
第三金屬層可具有大約1到大約1000 的平均厚度。
沉積在第三金屬層上的材料層可由多晶硅、W、WN和WSi之一形成。


通過參照附圖的下述詳細描述，本發(fā)明的上述方面和特征將更加清楚地被理解，附圖中圖1是現(xiàn)有的半導體器件的橫截面圖；圖2是根據(jù)本發(fā)明的半導體器件的示例性實施例的橫截面圖；圖3A是各種半導體器件的C-V特性的圖形表示；圖3B是各種半導體器件的泄漏電流密度-電壓特性的圖形表示；圖3C是在特定電壓時各種半導體器件的泄漏電流密度和CET的圖形表示。
具體實施例方式
下面將參照附圖更全面描述本發(fā)明，附圖中示出了本發(fā)明的示例性實施例。然而，本發(fā)明可以許多不同形式實施并且不應該局限于這里提出的示例性實施例。而提供這些實施例是為了使本公開徹底和完整，并且向本領域技術人員充分傳達本發(fā)明的范圍。在附圖中，為清晰起見層和區(qū)域的尺寸和相對尺寸擴大了，并且相同的附圖標記在全文中指相同元件。
應當理解當元件或層被稱為在另一元件或層“上”或“連接到”它們時，元件或層能夠直接在其它元件或層上或與之直接連接，或者其間存在居間元件或層。相反，當元件被稱為“直接在”另一元件或層上或“直接連接到”它們時，沒有居間元件或層存在。這里使用時，詞語“和/或”包括關聯(lián)的所列條目的一個或更多的任意和所有組合。
這里使用的術語僅為描述特定實施例并且無意限制本發(fā)明。這里使用時，單數(shù)形式“一”和“所述”也有意包括復數(shù)形式，除非上下文清楚地另外表示。還將理解在本說明書中使用時，術語“包括”和/或“由…組成”確定所列特征、整體、步驟、操作、元件、和/或部件的存在，但不排除一個或更多其它特征、整體、步驟、操作、元件、部件、和/或其群組的存在或添加。
本發(fā)明的實施例在這里參照本發(fā)明的理想化實施例(和中間結構)的示意圖來描述。這樣，可以預期由于例如制造技術和/或容差導致的示意圖形狀的變化。因此，本發(fā)明的實施例不應解釋為局限于這里示出的區(qū)域的特定形狀而應該包括由于例如制造導致的形狀的偏差。另外，沒有詳細描述公知的功能或構造，因為不必要的細節(jié)會使本發(fā)明不分明。
現(xiàn)在參照圖2，示出了根據(jù)本發(fā)明的半導體器件的示例性實施例。半導體器件通常包括襯底110、柵極氧化物層120、多個金屬層130、和材料層140。
襯底110可以為硅(Si)襯底。
柵極氧化物層120保護襯底110，并且從上部部件電隔離襯底110。柵極氧化物層120可由SiO2和/或具有高介電常數(shù)(下文“高k電介質材料”)的材料形成。這里使用時，高k電介質材料具有大于或等于大約3.9的介電常數(shù)。具有大于或等于大約3.9的介電常數(shù)的示例性材料為包括鉿(Hf)、鋯(Zr)、鋁(Al)、鈦(Ti)、鑭(La)、釔(Y)、釓(Gd)和鉭(Ta)的成分。柵極氧化物層120可包括SiO2和含有上述高k材料中的一種或更多的金屬氧化物。柵極氧化物層120可包括上述材料和/或氮化物的組合。柵極氧化物層120可使用諸如化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、和外延的膜處理技術沉積。
金屬層130可包括第一金屬層131、第二金屬層132、和第三金屬層133，并且當與材料層140一起時可用作柵極電極。更具體地，第一金屬層131在柵極氧化物層120上沉積，并且由具有與柵極氧化物層120的材料(如，柵極氧化物層120的高k電介質材料)公共的元素的材料形成。例如，如果柵極氧化物層120由鉿硅氧化物層(HfSiO)形成，第一金屬層131可由具有鉿和/或硅的材料形成，諸如鉿氮化物(HfN)。因此，界面層的形成能夠通過控制發(fā)生在柵極氧化物層120和第一金屬層131之間的化學反應的類型來減少。隨著界面層的厚度被減小，電容等效氧化物厚度(CET)特性得到改善，并且在半導體器件內(nèi)有更少的電流泄漏。
第一金屬層131可包括選自鋯氮化物(ZrN)、鋁氮化物(AlN)、鈦氮化物(TiN)、鑭氮化物(LaN)、釔氮化物(YN)、釓氮化物(GdN)和鉭氮化物(TaN)組成的組中的一種或更多。供選地，第一金屬層131可包括選自鋯氮化物(ZrN)、鋁氮化物(AlN)、鈦氮化物(TiN)、鑭氮化物(LaN)、釔氮化物(YN)、釓氮化物(GdN)和鉭氮化物(TaN)組成的組中的一種或更多，與含硅成分和/或含鋁成分結合。在示例性實施例中，第一金屬層131具有大約1到100埃( )的平均厚度。
第二金屬層132可在第一金屬層131上沉積。第二金屬層132可由具有好的熱穩(wěn)定性的材料形成以使發(fā)生在第一金屬層131和第三金屬層133之間的任何化學反應能夠被控制。在示例性實施例中，第二金屬層132可由鋁氮化物(AlN)形成。然而，第二金屬層132可包括一種或更多的金屬氮化物，其中金屬元素選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鋁(Al)、鉿(Hf)、鑭(La)、釓(Gd)、釔(Y)、鐠(Pr)、鏑(Dy)、鉺(Er)和鋯(Zr)組成的組。供選地，第二金屬層132可包括一種或更多的金屬氮化物，其中金屬元素選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鋁(Al)、鉿(Hf)、鑭(La)、釓(Gd)、釔(Y)、鐠(Pr)、鏑(Dy)、鉺(Er)和鋯(Zr)組成的組，與含硅成分和/或含鋁成分結合。在示例性實施例中，第二金屬層132具有大約1到約100埃( )的平均厚度。
第三金屬層133可在第二金屬層132上沉積。在示例性實施例中，第三金屬層133由鉿氮化物(HfN)形成。然而，第三金屬層133可包括一種或更多的金屬和/或一種或更多的金屬氮化物，其中金屬選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鋁(Al)、鉿(Hf)和鋯(Zr)組成的組。供選地，第三金屬層133可由一種或更多的金屬和/或一種或更多的金屬氮化物形成，其中金屬選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鋁(A1)、鉿(Hf)和鋯(Zr)組成的組，與含硅成分和/或含鋁成分結合。在示例性實施例中，第三金屬層133具有大約1到1000埃( )的平均厚度。
與柵極氧化物層120類似，柵極電極的第一金屬層131、第二金屬層132和第三金屬層133可獨立地通過PVD、CVD，或者外延沉積。
材料層140具有好的導電性，并且可在金屬層130上沉積以使材料層140和金屬層130的結構可用作柵極電極。材料層140可使用多晶硅(Poly-Si)、鎢(W)、鎢氮化物(WN)和鎢硅化物(WSi)中的一種。例如，當由多晶硅(Poly-Si)形成時，材料層140可以MIPS(金屬插入多晶硅堆疊)結構形成。
下文中，本發(fā)明將參照下述例子更詳細地解釋。然而給出的這些例子目的為了說明目的而不是用以限制本發(fā)明的范圍。
根據(jù)本發(fā)明的半導體器件的示例性實施例的特性通過與其它技術對比將變得更加明顯。在第一個對比性的例子中，由單金屬層和多晶硅形成的柵極電極沉積在由HfSiO形成的柵極氧化物層上。單金屬層由TaN形成，并且具有大約40 的厚度。
在第二個對比性的例子中，由單金屬層(HfN)和多晶硅形成的柵極電極沉積在由HfSiO形成的柵極氧化物層上。金屬層(HfN)的厚度大約為40

在第三個對比性的例子中，由三個金屬層和多晶硅形成的柵極電極沉積在由HfSiO形成的柵極氧化物層上。在這個例子中，第一金屬層由TaN形成并且具有大約20

的厚度，第二金屬層由AlN形成并且具有大約10

的厚度，第三金屬層由TaN形成并且具有大約20

的厚度。
第四個例子是根據(jù)本發(fā)明的半導體器件的示例性實施例，其中由三個金屬層和多晶硅形成的柵極電極沉積在由HfSiO形成的柵極氧化物層上。在這個例子中，第一金屬層由HfN形成，其具有和柵極氧化物層材料共同的金屬元素。由HfN形成的第一金屬層具有大約20

的厚度，第二金屬層由AlN形成并且具有大約10

的厚度，第三金屬層由TaN形成并且具有大約20

的厚度。
第一到第四例子的成分列表如下表1

圖3A是根據(jù)表1中示出的各例子的半導體器件的C-V特性的圖形表示?？v軸是電容，并且橫軸為電壓水平。半導體器件的C-V特性根據(jù)電壓水平可分為積累區(qū)(accumulation area)、耗盡區(qū)(depletion area)、和反型區(qū)(inversion area)；在這些區(qū)域中，半導體器件的操作在反型區(qū)內(nèi)受影響。
與使用單金屬層的第一和第二例子相比，或者與不考慮柵極氧化物層選擇用于第一金屬層的材料的第三例子相比，根據(jù)本發(fā)明的示例性半導體器件的第四例子，采用了具有與柵極氧化物層材料共同的金屬元素的材料用于第一金屬層，并且對半導體器件提供更高電容。
圖3B是表1中所列的半導體器件的泄漏電流密度-電壓特性的圖形表示。縱軸為泄漏電流密度，橫軸為電壓水平。如圖3B所示，通過形成根據(jù)本發(fā)明的第一金屬層131，在柵極氧化物層120和第一金屬層131之間的界面層的產(chǎn)生減少，并且泄漏電流密度減小。
圖3C是表1中所列的半導體器件在特定電壓下的泄漏電流和CET特性的圖形表示。如圖3C所示，通過彼此之上堆疊多個金屬層，并根據(jù)本發(fā)明形成它們中的一個為接觸柵極氧化物層，CET得到改善并且泄漏電流密度減少。結果，從該半導體器件中可預期改善的絕緣。
如上所述，根據(jù)本發(fā)明的示例性實施例，柵極電極通過在柵極氧化物層上堆疊多個金屬層形成，其中接觸柵極氧化物層的金屬層由具有與柵極氧化物層的材料共同的金屬元素的材料形成。因此，柵極氧化物層和金屬層之間的任何反應被控制，CET得到改善，并且泄漏電流減少。結果，可提供具有改進的絕緣的半導體器件。
盡管本發(fā)明參照前面的示例性實施例進行了描述，這些示例性實施例不是用來限制本發(fā)明的范圍。因此，本領域技術人員將理解，在所附權利要求定義的本發(fā)明的精神和范圍內(nèi)的可進行各種變化和改動。
權利要求
1.一種半導體器件，包括襯底；柵極氧化物層，其沉積在所述襯底上，并且由高k電介質材料形成；第一金屬層，其沉積在所述柵極氧化物層上，并且由所述柵極氧化物層的所述高k電介質材料的金屬的氮化物形成；第二金屬層，其沉積在所述第一金屬層上；第三金屬層，其沉積在所述第二金屬層上；及材料層，其沉積在所述第三金屬層上，其中所述材料層與所述第一。第二、和第三金屬層一起形成柵極電極。
2.如權利要求1的半導體器件，其中所述柵極氧化物層由SiO2和/或具有大于或等于大約3.9的介電常數(shù)的材料形成。
3.如權利要求2的半導體器件，其中所述柵極氧化物層還包括氮化物。
4.如權利要求1的半導體器件，其中所述第一金屬層由選擇HfN、ZrN、AlN、TiN、LaN、YN、GdN和TaN組成的組中的一種或更多成分形成。
5.如權利要求4的半導體器件，其中所述第一金屬層還包括含硅成分或者含鋁成分。
6.如權利要求1的半導體器件，其中所述第二金屬層由包含選自W、Mo、Ti、Ta、Al、Hf、La、Gd、Y、Pr、Dy、Er和Zr構成的組的一種或更多元素的金屬氮化物形成。
7.如權利要求6的半導體器件，其中所述第二金屬層還包括含硅成分或含鋁成分。
8.如權利要求1的半導體器件，其中所述第三金屬層由金屬和/或金屬氮化物形成，包含選自W、Mo、Ti、Ta、Al、Hf和Zr構成的組的一種或更多元素。
9.如權利要求8的半導體器件，其中所述第三金屬層還包括含硅成分或含鋁成分。
10.如權利要求1的半導體器件，其中所述柵極氧化物層由HfSiO形成并且所述第一金屬層由HfN形成。
11.如權利要求1的半導體器件，其中所述第二金屬層由AlN形成并且第三金屬層由TaN形成。
12.如權利要求1的半導體器件，其中所述第一金屬層具有大約1埃到大約100埃的平均厚度。
13.如權利要求1的半導體器件，其中所述第二金屬層具有大約1埃到大約100埃的平均厚度。
14.如權利要求1的半導體器件，其中所述第三金屬層具有大約1埃到大約1000埃的平均厚度。
15.如權利要求1的半導體器件，其中沉積在所述第三金屬層上的所述材料層由多晶硅、W、WN和WSi之一形成。
16.一種方法，包括在襯底上沉積包括高k電介質的柵極氧化物層；在所述柵極氧化物層上沉積第一金屬層，其中所述第一金屬層由所述柵極氧化物層的所述高k電介質材料的金屬的氮化物形成；在所述第一金屬層上沉積至少再一金屬層；及在所述至少再一金屬層上沉積材料層，其中所述材料層與所有的所述金屬層一起形成柵極電極。
17.如權利要求16的方法，其中在所述第一金屬層上沉積至少再一金屬層包括在所述第一金屬層上沉積第二金屬層；及在所述第二金屬層上沉積第三金屬層。
全文摘要
本發(fā)明提供半導體器件，具有多個堆疊的金屬層。該半導體器件包括襯底；在該襯底上沉積且由高k電介質材料形成的柵極氧化物層；在該柵極氧化物層上沉積且由該柵極氧化物層的高k電介質材料的金屬的氮化物形成的第一金屬層；在該第一金屬層上沉積的第二金屬層；在該第二金屬層上沉積的第三金屬層；及在該第三金屬層上沉積的材料層，其中該材料層與該第一、第二、和第三金屬層一起形成柵極電極。因為該柵極氧化物層和該金屬層之間的任何化學反應能夠被控制，防止了電容等效氧化物的厚度的變壞和電流的泄漏，并且提供了具有改進的絕緣的半導體器件。
文檔編號H01L29/40GK101013723SQ20071000672
公開日2007年8月8日 申請日期2007年2月2日 優(yōu)先權日2006年2月2日
發(fā)明者丁英洙, 韓成基, 丁炯碩, 李炯益 申請人:三星電子株式會社