專利名稱：半導(dǎo)體裝置和半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置和半導(dǎo)體裝置的制造方法，特別是涉及具有在雜質(zhì)擴(kuò)散區(qū)域的表面所形成的金屬硅化物(metal silicide)層的半導(dǎo)體裝置和半導(dǎo)體裝置的制造方法。
背景技術(shù)：
伴隨近年來(lái)的半導(dǎo)體設(shè)備的微型化，雜質(zhì)擴(kuò)散區(qū)域的結(jié)合深度變淺。在具有這樣薄的雜質(zhì)擴(kuò)散區(qū)域的半導(dǎo)體裝置中，作為金屬硅化物層正在采用硅化物化時(shí)的浸蝕深度小，而且可以在比較低的溫度下硅化物化的硅化鎳(NiSi)。
圖17是表示采用硅化鎳的現(xiàn)有的觸點(diǎn)形成過(guò)程的工序斷面圖。在圖17中，在通過(guò)由硅構(gòu)成的半導(dǎo)體基板1上的元件分離(圖中沒(méi)有表示)劃分的區(qū)域內(nèi)，用公知的自對(duì)準(zhǔn)硅化物(SalicideSelf-aliginedSilicide)處理，形成有2個(gè)晶體管。
如圖17(a)所示，各晶體管在半導(dǎo)體基板1上具有由隔著柵極絕緣膜2所形成的多晶硅構(gòu)成的柵極電極3。各柵極電極3在兩側(cè)具有側(cè)壁襯墊(sidewall spacer)5，在側(cè)壁襯墊5的下方有由低濃度雜質(zhì)擴(kuò)散區(qū)域4構(gòu)成的擴(kuò)展區(qū)域。在各柵極電極3之間配置由高濃度雜質(zhì)擴(kuò)散區(qū)域6構(gòu)成的共同的漏極區(qū)域，在該漏極區(qū)域上形成觸點(diǎn)。此外，在把各柵極電極3夾在中間的、與漏極區(qū)域相反一側(cè)的位置上，配置由高濃度雜質(zhì)擴(kuò)散區(qū)域6構(gòu)成的源極區(qū)域。此外，在柵極電極3的上面以及高濃度雜質(zhì)擴(kuò)散區(qū)域6的上面，自匹配形成有硅化鎳層7。
在觸點(diǎn)形成過(guò)程中如圖17(a)所示，在形成有上述晶體管的半導(dǎo)體基板1上，用CVD(Chemical Vapor Deposition化學(xué)氣相淀積法)法，堆積由硅氮化膜等構(gòu)成的阻擋膜8。在該阻擋膜8上，用CVD法堆積由氧化硅膜等構(gòu)成的層間絕緣膜9，在絕緣膜9的上面用CMP(Chemical Mechanical Polishing化學(xué)機(jī)械拋光法)法和回蝕刻(etch-back)使其平坦。然后，用公知的照相平版印刷技術(shù)在絕緣膜9上形成在形成觸點(diǎn)位置有開口的抗蝕圖形110。然后通過(guò)把該抗蝕圖形110作為掩膜的各向異性的干蝕刻，形成貫通絕緣膜9的觸點(diǎn)孔111。在此蝕刻過(guò)程中，上述阻擋膜8具有作為阻擋蝕刻的功能。因此，該各向異性干蝕刻在觸點(diǎn)孔111的底部在阻擋膜8露出的狀態(tài)下停止。
然后如圖17(b)所示，在觸點(diǎn)孔111的底部露出的阻擋膜8用干蝕刻去除，在觸點(diǎn)孔111的底部露出硅化鎳層7。此后，用灰化(ashing)去除抗蝕圖形110后，通過(guò)在觸點(diǎn)孔111內(nèi)填充導(dǎo)電體，如圖17(c)所示，形成與硅化鎳層7進(jìn)行電連接的觸點(diǎn)塞(接觸插栓)115(例如參照專利文獻(xiàn)1)。
專利文獻(xiàn)1日本特開2001-196327號(hào)公報(bào)上述硅化鎳(NiSi)是亞穩(wěn)定相。因此在制造過(guò)程中的熱處理等通常在硅化鎳(NiSi)沒(méi)有相變成穩(wěn)定相的二硅化鎳(NiSi2)的溫度下實(shí)施?？墒?，即使在這樣的制造過(guò)程中，因形成硅化鎳層7的區(qū)域周圍的構(gòu)造，有時(shí)也產(chǎn)生局部相變。例如圖17所示那樣的、在狹窄的間隔設(shè)置的柵極電極3之間的一硅化鎳(NiSi)，存在有容易產(chǎn)生相變的傾向。這樣的局部相變推測(cè)是因?yàn)榘雽?dǎo)體基板的表面狀態(tài)和應(yīng)力等引起的。
在P型硅基板表面上形成的一硅化鎳(NiSi)相變成二硅化鎳(NiSi2)的情況下，公知的是二硅化鎳沿硅基板的晶面((111)面)生長(zhǎng)。因此，硅化鎳層7在2個(gè)柵極電極3之間形成的情況下，硅化鎳層7的斷面形狀在柵極電極3的間隔寬的情況下變成楔形，特別是在柵極電極3的間隔窄到140nm以下的情況下，變成倒三角形(參照?qǐng)D17(b))。
如上所述，硅化鎳層7通過(guò)阻擋膜8的干蝕刻，在觸點(diǎn)孔111的底部露出。用阻擋膜8的干蝕刻進(jìn)行過(guò)蝕刻，在半導(dǎo)體基板1的面內(nèi)完全去除阻擋膜8，一部分硅化鎳層7也被蝕刻去除。
此時(shí)，一旦硅化鎳層7是倒三角形，觸點(diǎn)孔111的一部分底部貫通硅化鎳層7，到達(dá)高濃度雜質(zhì)擴(kuò)散區(qū)域6。這種情況下，高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔111的底部111a露出。
圖18是表示在硅化鎳層7表面的觸點(diǎn)孔直徑為80nm的情況下，硅化鎳層7的蝕刻量、和硅化鎳層7相對(duì)于觸點(diǎn)孔111的底部111a的總面積所占的比例(下面稱為硅化物面積比)的關(guān)系的圖。如圖18所示，即使在蝕刻量為10nm左右的情況下，硅化物面積比可以理解為減少20％左右。一旦這樣減少面積比，觸點(diǎn)塞115和硅化鎳層7的接觸面積減少，產(chǎn)生觸點(diǎn)電阻(接觸電阻)增加的問(wèn)題。
圖19是表示硅化鎳層7表面上的觸點(diǎn)孔直徑為80nm的情況下，硅化物面積比和觸點(diǎn)電阻的關(guān)系的圖。如圖19所示，可以理解為一旦面積比減少，觸點(diǎn)電阻就急劇增加。例如，在面積比減少20％時(shí)(蝕刻量為10nm)，觸點(diǎn)電阻變成硅化物面積比為100％時(shí)的1.25倍。
在硅化鎳層7的斷面形狀為倒三角形的情況下，為了使高濃度雜質(zhì)擴(kuò)散區(qū)域6不在觸點(diǎn)孔111的底部111a露出，可以縮小觸點(diǎn)孔111的底部111a的直徑?？墒?，用這種方法由于減少了觸點(diǎn)塞115和硅化鎳層7的接觸面積，所以沒(méi)有抑制觸點(diǎn)電阻增加的效果。此外，減小硅化鎳層7的蝕刻量，也可以抑制高濃度雜質(zhì)擴(kuò)散區(qū)域6向觸點(diǎn)孔111的底部111a露出?？墒牵诎雽?dǎo)體基板1的面內(nèi)，阻擋膜8的厚度和阻擋膜蝕刻時(shí)的蝕刻速度存在波動(dòng)。因此，一旦使蝕刻量減少，不完全去除阻擋膜8，發(fā)生觸點(diǎn)不合格的比例增加，制造合格率降低。
發(fā)明內(nèi)容
鑒于上述現(xiàn)有的情況，本發(fā)明的目的是提供一種可以抑制高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部露出，可以高合格率地形成低電阻的觸點(diǎn)的半導(dǎo)體裝置和半導(dǎo)體裝置的制造方法。
本發(fā)明為了達(dá)到上述的目的，采用了以下的技術(shù)手段。首先，作為本發(fā)明前提的半導(dǎo)體裝置具有在半導(dǎo)體層的表面形成的雜質(zhì)擴(kuò)散區(qū)域、在該雜質(zhì)擴(kuò)散區(qū)域的表面形成的金屬硅化物層。在該金屬硅化物層上形成有層間絕緣膜，形成貫通該層間絕緣膜與金屬硅化物層進(jìn)行電連接的觸點(diǎn)塞。本發(fā)明的半導(dǎo)體裝置具有在與觸點(diǎn)塞的接觸面上有凹陷部的金屬硅化物層、在與該金屬硅化物層的一部分接觸面上具有與上述凹陷部嵌合的突起部的觸點(diǎn)塞。在該構(gòu)成中，可以在上述凹陷部采用多臺(tái)階構(gòu)造。此外，與金屬硅化物層的觸點(diǎn)塞的接觸面也可以做成凹的曲面。
按照本構(gòu)成，可以增加觸點(diǎn)塞和金屬硅化物層的接觸面積。此外，通過(guò)把上述觸點(diǎn)塞的突起部配置在硅化鎳層有足夠厚度的位置，即使在二硅化鎳沿硅基板的晶面生長(zhǎng)了的情況下，也可以防止高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)塞和金屬硅化物層的接觸面露出。
另一方面，從另外的觀點(diǎn)看，本發(fā)明提供使上述半導(dǎo)體裝置具體化的半導(dǎo)體裝置的制造方法。也就是，在本發(fā)明的半導(dǎo)體裝置的制造方法中，首先在半導(dǎo)體層的表面形成雜質(zhì)擴(kuò)散區(qū)域。在雜質(zhì)擴(kuò)散區(qū)域的表面上形成金屬硅化物層。在形成金屬硅化物層的半導(dǎo)體層上，形成層間絕緣膜。然后在層間絕緣膜上形成在觸點(diǎn)塞形成位置上有開口的掩膜圖案。利用通過(guò)該掩膜圖案的蝕刻，在層間絕緣膜上形成貫通孔。此外，利用通過(guò)該貫通孔的蝕刻，在金屬硅化物層上形成凹陷部。然后，把貫通孔的直徑擴(kuò)大，通過(guò)在擴(kuò)大后的貫通孔中填充導(dǎo)電體，形成觸點(diǎn)塞。例如可以通過(guò)在層間絕緣膜上形成貫通孔時(shí)的蝕刻，同時(shí)形成上述金屬硅化物層的凹陷部。
此外，在形成上述貫通孔后，也可以在該貫通孔的內(nèi)壁上形成襯墊。這種情況下，利用通過(guò)形成有襯墊的貫通孔的蝕刻，形成金屬硅化物層的凹陷部。此外，在形成凹陷部后去除貫通孔的襯墊，這樣可以擴(kuò)大貫通孔的直徑。再有，形成凹陷部和擴(kuò)大貫通孔的直徑也可以反復(fù)進(jìn)行多次。這種情況下，在金屬硅化物層表面形成具有多臺(tái)階構(gòu)造的凹陷部。
另一方面，替代形成上述襯墊，在形成金屬硅化物層后，通過(guò)設(shè)置限制貫通孔底部直徑的圖案，也可以形成金屬硅化物層的凹陷部。這種情況下，在形成有限制圖案的半導(dǎo)體層上形成層間絕緣膜，在包括限制圖案的區(qū)域形成上述貫通孔。然后利用通過(guò)限制圖案的蝕刻，在金屬硅化物層上形成凹陷部。形成凹陷部后去除該限制圖案，可以擴(kuò)大貫通孔直徑。例如在把上述貫通孔夾在中間，2個(gè)柵極電極面對(duì)配置的情況下，作為該柵極電極的側(cè)壁，可以形成這樣的限制圖案。
此外，在上述構(gòu)成中，在形成上述金屬硅化物層前，通過(guò)進(jìn)行各向同性的蝕刻，也可以在半導(dǎo)體層表面的包括觸點(diǎn)塞的接觸面的區(qū)域形成凹的曲面。這樣可以擴(kuò)大觸點(diǎn)塞和金屬硅化物層的接觸面積。例如在把上述貫通孔夾在中間，2個(gè)柵極電極面對(duì)配置的情況下，可以把柵極電極的側(cè)壁作為掩膜進(jìn)行上述各向同性的蝕刻。此外，可以用濕蝕刻進(jìn)行該各向同性的蝕刻。
此外，在擴(kuò)大上述貫通孔直徑后利用通過(guò)該擴(kuò)大后的貫通孔的各向同性的蝕刻，也可以去除一部分金屬硅化物層，形成上述凹的曲面。利用濕蝕刻也可以實(shí)施該各向同性的蝕刻。
按照以上的各種方法，在硅化鎳層足夠厚的區(qū)域形成凹陷部，在該凹陷部上形成底部的一部分嵌合的觸點(diǎn)塞。因此，按照本發(fā)明，可以防止高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)塞和金屬硅化物層的接觸面露出。此外，由于貫通孔直徑比形成上述凹陷部的區(qū)域大，所以也可以確保觸點(diǎn)塞和金屬硅化物層的接觸面積。其結(jié)果可以抑制因觸點(diǎn)電阻增加造成的制造合格率降低。
按照本發(fā)明，在層間絕緣膜上形成觸點(diǎn)孔時(shí)，可以抑制半導(dǎo)體基板在觸點(diǎn)孔底部露出。此外，也可以確保觸點(diǎn)塞和金屬硅化物層的足夠的接觸面積。也就是，可以抑制因觸點(diǎn)電阻增加造成的制造合格率降低，可以高合格率地制造低電阻的觸點(diǎn)。
圖1是表示本發(fā)明第一實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖2是表示本發(fā)明第一實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖3是表示本發(fā)明第一實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖4是表示本發(fā)明第一實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖5是表示本發(fā)明第二實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖6是表示本發(fā)明第二實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖7是表示本發(fā)明第二實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖8是表示本發(fā)明第三實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖9是表示本發(fā)明第三實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖10是表示本發(fā)明第四實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖11是表示本發(fā)明第四實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖12是表示本發(fā)明第四實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖13是表示本發(fā)明第五實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖14是表示本發(fā)明第五實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖15是表示本發(fā)明第五實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖16是表示本發(fā)明第六實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖17是表示現(xiàn)有的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
圖18是表示觸點(diǎn)底部的蝕刻量和觸點(diǎn)底部的硅化物面積比的關(guān)系的圖。
圖19是表示觸點(diǎn)底部的硅化物面積比和觸點(diǎn)電阻的關(guān)系的圖。
標(biāo)號(hào)說(shuō)明1半導(dǎo)體基板(硅基板)；2柵極絕緣膜；3柵極電極；4低濃度雜質(zhì)擴(kuò)散區(qū)域；5側(cè)壁襯墊；6高濃度雜質(zhì)擴(kuò)散區(qū)域；7硅化鎳層；8阻擋膜；9絕緣膜；10、20、30、40、50、60光致抗蝕劑(photoresist)；11、21、31、41、51、61觸點(diǎn)孔；12、22、32、42、52、62凹陷部；15導(dǎo)電體(觸點(diǎn)塞)；24襯墊；44第二側(cè)壁；53凹曲面。
具體實(shí)施例方式
下面參照?qǐng)D，根據(jù)適用于在用元件分離劃分的半導(dǎo)體基板上的區(qū)域形成2個(gè)晶體管的半導(dǎo)體裝置的事例，參照?qǐng)D對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。在各實(shí)施方式中，通過(guò)金屬硅化物層與高濃度雜質(zhì)擴(kuò)散區(qū)域進(jìn)行電連接的觸點(diǎn)塞，與配置在各晶體管的柵極電極之間的共同的漏極區(qū)域連接。在各晶體管的源極區(qū)域也形成同樣的觸點(diǎn)，下面省略了連接在源極區(qū)域的觸點(diǎn)的圖和說(shuō)明。此外，在以下的各圖中，與現(xiàn)有相同的部位采用相同的符號(hào)。此外，各圖為簡(jiǎn)圖，不是縱橫尺寸比例嚴(yán)格的圖。
第一實(shí)施方式圖1～圖4是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
首先，在由硅等構(gòu)成的半導(dǎo)體基板1上用STI法等形成元件分離(圖中沒(méi)有表示)。然后，在半導(dǎo)體基板1的表面上，用RTP(RapidThermal Process快速熱處理法)等形成膜厚2nm左右的、由氧化硅膜或氧氮化硅膜等構(gòu)成的柵極絕緣膜2。隨后在半導(dǎo)體基板1上用CVD法等堆積膜厚為150nm左右的多晶硅膜。對(duì)于該柵極絕緣膜2和多晶硅膜，通過(guò)使用公知的平版印刷技術(shù)(lithograph)和蝕刻技術(shù)，形成2個(gè)柵極電極3。此外，柵極電極材料不限定為多晶硅，也可以采用硅化合物、鎢、鈦、鋁等其他材料。
然后，把柵極電極3作為掩膜，例如以3keV左右的注入能量，在半導(dǎo)體基板1上離子注入硼等的p型雜質(zhì)。這樣形成成為擴(kuò)展區(qū)域的深度20nm左右的淺的低濃度雜質(zhì)擴(kuò)散區(qū)域4(圖1(a))。
隨后，在半導(dǎo)體基板1上，堆積膜厚60nm左右的由氮化硅膜等構(gòu)成的絕緣膜。通過(guò)在該絕緣膜上進(jìn)行氬濺射蝕刻等的各向異性蝕刻，如圖1(b)所示，在柵極電極3的兩側(cè)形成側(cè)壁襯墊5。隨后，以柵極電極3和側(cè)壁襯墊5為掩膜，例如以40keV的注入能量離子注入硼等的p型雜質(zhì)。這樣如圖1(b)所示，形成具有源極區(qū)域和漏極區(qū)域功能的、深度100nm左右的深的高濃度雜質(zhì)擴(kuò)散區(qū)域6。
此后，利用眾所周知的自對(duì)準(zhǔn)硅化物處理，如圖1(c)所示，在高濃度雜質(zhì)擴(kuò)散區(qū)域6表面和柵極電極3的上面，自匹配地形成硅化鎳層7。如上所述，在側(cè)壁襯墊5之間的距離為140nm以下這樣窄的柵極之間，硅化鎳層7成為倒三角形的形狀。
形成硅化鎳層7后，如圖2(a)所示，在半導(dǎo)體基板1上，在后面敘述的觸點(diǎn)孔形成工序中，形成具有阻擋蝕刻功能的阻擋膜8(第一絕緣膜)。其中，用CVD法堆積膜厚30nm左右的氮化硅膜作為阻擋膜8。此外，阻擋膜8可以作為阻擋蝕刻的功能，也可以用碳化硅膜等的其他的材料膜構(gòu)成。
在阻擋膜8上用CVD法等形成膜厚700nm左右的、由氧化硅膜、BPSG(Boro-Phospho Silicate glass硼磷硅玻璃)膜、PSG(PhosphoSilicate glass磷硅玻璃)等構(gòu)成的絕緣膜9(第二絕緣膜)。此外，在絕緣膜9上用CMP法或回蝕刻(etch-back)等使其平坦。此外，在絕緣膜9上涂敷光致抗蝕劑后，進(jìn)行照相平版印刷(photolithograph)，形成在觸點(diǎn)孔形成位置有開口的抗蝕圖形10(圖2(b))。
在本實(shí)施方式中，抗蝕圖形10的開口直徑設(shè)計(jì)成在硅化鎳層7的厚度為足夠厚的區(qū)域內(nèi)的尺寸。也就是，在后面敘述的阻擋膜8的蝕刻工序中，在阻擋膜8下的硅化鎳層7過(guò)蝕刻時(shí)，直徑要使高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔的底部不露出。在本實(shí)施方式中，使抗蝕圖形10的開口直徑為70nm左右。
隨后，利用把抗蝕圖形10作為掩膜的各向異性蝕刻，在絕緣膜9上形成觸點(diǎn)孔11(貫通孔)(圖2(c))。相對(duì)阻擋膜8在可以有選擇地蝕刻絕緣膜9的條件下，實(shí)施該蝕刻。因此，在阻擋膜8露出于觸點(diǎn)孔11的底部11a的狀態(tài)下，停止該蝕刻。
例如可以通過(guò)在雙頻率平行平板型RIE(Reactive Ion Etching反應(yīng)性離子蝕刻)裝置中導(dǎo)入C5F8氣、O2氣、以及Ar氣，進(jìn)行上述蝕刻。其中，各氣體的流量是C5F8氣為15ml/min(標(biāo)準(zhǔn)狀態(tài)，以下表示為sccm)，O2氣為18sccm，Ar氣為950sccm，蝕刻室的內(nèi)部壓力保持在6.7Pa。此外，在平行平板電極的上部電極上施加1800W的高頻電力，在下部電極上施加1500W的高頻電力。這樣可以形成底部11a的直徑為50nm左右的觸點(diǎn)孔11。
然后如圖3(a)所示，用各向異性干蝕刻去除在觸點(diǎn)孔底部11a上露出的阻擋膜8。該蝕刻例如通過(guò)以CHF3氣為50sccm、O2氣為20sccm、Ar氣為600sccm的流量，導(dǎo)入雙頻率平行平板型RIE裝置中，可以實(shí)施此蝕刻。此時(shí)，蝕刻室的內(nèi)部壓力保持在6.7Pa，分別在上部電極上施加1500W的電功率，在下部電極上施加300W的電功率。
此外，該蝕刻的蝕刻時(shí)間設(shè)定為將阻擋膜8連同阻擋膜8下的一部分硅化鎳層7一起去除的時(shí)間，用該蝕刻在硅化鎳層7上形成凹陷部12。如上所述，在本實(shí)施方式中，由于在硅化鎳層7的厚度足夠厚的區(qū)域內(nèi)形成觸點(diǎn)孔11的直徑，所以在過(guò)蝕刻時(shí)，高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔底部11a中不露出。因此，在該蝕刻后的觸點(diǎn)孔底部11a上，僅硅化鎳層7露出(圖3(a))。
此外在本實(shí)施方式中，用灰化(ashing)等去除抗蝕圖形10后，對(duì)絕緣膜9進(jìn)行各向同性的干蝕刻。例如用上述雙頻率平行平板型RIE裝置可以實(shí)施該各向同性的干蝕刻。其中使用由C4F8氣、O2氣、以及Ar氣構(gòu)成的蝕刻氣體。各氣體的流量是C4F8氣為15sccm，O2氣為10sccm，Ar氣為950sccm。此外，蝕刻室的內(nèi)部壓力保持在13Pa，上部電極上施加1000W的高頻電力，在下部電極上施加500W的高頻電力。這樣如圖3(b)所示，絕緣膜9部分的觸點(diǎn)孔11的直徑擴(kuò)大，阻擋膜8重新在觸點(diǎn)孔11的底部露出。
這樣重新露出的阻擋膜8再一次用干蝕刻去除(圖3(c))。該蝕刻在僅去除阻擋膜8，阻擋膜8下的硅化鎳層7幾乎不蝕刻的條件下進(jìn)行。因此，用該蝕刻不會(huì)造成高濃度雜質(zhì)擴(kuò)散區(qū)域6露出。此外，在與上述的阻擋膜8(在此為硅氮化膜)的各向異性蝕刻條件相同的條件下，通過(guò)適當(dāng)設(shè)定蝕刻時(shí)間可以實(shí)現(xiàn)這樣的蝕刻。
此后用眾所周知的技術(shù)，在觸點(diǎn)孔11的內(nèi)部填充由氮化鈦膜和鎢膜的層疊膜等構(gòu)成的導(dǎo)電體，然后用CMP法去除絕緣膜9上的不需要的導(dǎo)電體，形成觸點(diǎn)塞15(圖4(a))。在本實(shí)施方式中，以它的一部分底部與硅化鎳層7的凹陷部12嵌合的狀態(tài)，形成觸點(diǎn)塞15。此外，如圖4(b)所示，在該觸點(diǎn)塞15上形成上層配線16等。
如上所述，在本實(shí)施方式中，在硅化鎳層7足夠厚的區(qū)域形成觸點(diǎn)孔11，在高濃度雜質(zhì)擴(kuò)散區(qū)域6不在觸點(diǎn)孔底部11a上露出的范圍內(nèi)，去除一部分硅化鎳層7。然后在可以有選擇地而且各向同性地蝕刻的條件下，僅對(duì)絕緣膜9進(jìn)行蝕刻，擴(kuò)大觸點(diǎn)孔11的直徑，去除重新在觸點(diǎn)孔底部11a上露出的阻擋膜8。因此按照本實(shí)施方式，可以抑制現(xiàn)有技術(shù)產(chǎn)生的、高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔底部11a上露出，同時(shí)可以確保觸點(diǎn)塞15和硅化鎳層7的接觸面積。此外，通過(guò)對(duì)硅化鎳層7進(jìn)行過(guò)蝕刻，形成凹陷部12，所以可以得到穩(wěn)定的觸點(diǎn)電阻。
此外，在形成有上層配線16的半導(dǎo)體基板1上，根據(jù)需要形成其他配線層等的上部構(gòu)造，完成半導(dǎo)體裝置的制作。
象上述這樣，按照本實(shí)施方式，在形成觸點(diǎn)孔時(shí)，可以抑制高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部上露出，并且可以確保在觸點(diǎn)孔底部的接觸面積。這樣可以高合格率地制造低電阻的觸點(diǎn)。
(第二實(shí)施方式)在上述第一實(shí)施方式中，對(duì)首先在硅化鎳層7足夠厚的區(qū)域形成觸點(diǎn)孔和金屬硅化物層的凹陷部，此后擴(kuò)大觸點(diǎn)孔直徑的方法進(jìn)行了說(shuō)明。可是，用其他方法也可以形成與第一實(shí)施方式的觸點(diǎn)相同的構(gòu)造。圖5～圖7是表示本發(fā)明第二實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
在本實(shí)施方式中，首先經(jīng)過(guò)與圖1(a)～圖2(a)所示的工序相同的工序，在形成有晶體管的半導(dǎo)體基板1上，形成由氮化硅膜和炭化硅膜等構(gòu)成的、膜厚30nm左右的阻擋膜8(圖5(a))。然后如圖5(b)所示，在阻擋膜8上用CVD法等形成由氧化硅膜、BPSG膜或PSG膜等構(gòu)成的、膜厚700nm左右的絕緣膜9，用CMP法和回蝕刻(etch-back)等，使絕緣膜9的上面平坦。在該絕緣膜9上涂敷光致抗蝕劑后進(jìn)行照相平版印刷，形成在觸點(diǎn)孔形成位置有開口的抗蝕圖形20。在本實(shí)施方式中，抗蝕圖形20的開口直徑為100nm左右。
然后，通過(guò)把抗蝕圖形20作為掩膜的各向異性蝕刻，如圖5(c)所示，形成貫通絕緣膜9的觸點(diǎn)孔21。對(duì)阻擋膜8在可以有選擇地蝕刻絕緣膜9的條件下，實(shí)施該蝕刻。因此，在阻擋膜8露出于觸點(diǎn)孔21的底部的狀態(tài)下，停止該蝕刻。在本實(shí)施方式的情況下，觸點(diǎn)孔21的底部直徑為80nm。此外，該蝕刻例如可以使用上述第一實(shí)施方式中的絕緣膜的各向異性蝕刻工序(圖2(c))中例舉的條件。
然后，用灰化(ashing)等去除抗蝕圖形20后，如圖6(a)所示，用CVD法堆積膜厚10nm左右的、可以相對(duì)絕緣膜9進(jìn)行有選擇蝕刻的絕緣膜23。在本實(shí)施方式中，絕緣膜9是氮化硅膜，絕緣膜23是氧化硅膜。
對(duì)該絕緣膜23進(jìn)行氬濺射蝕刻等的各向異性蝕刻。該各向異性蝕刻在絕緣膜9上堆積的絕緣膜23被蝕刻去除時(shí)停止。這樣如圖6(b)所示，在觸點(diǎn)孔21的內(nèi)壁上形成襯墊24。
然后如圖6(c)所示，把襯墊24作為掩膜，對(duì)阻擋膜8進(jìn)行蝕刻。該蝕刻例如可以在上述第一實(shí)施方式中的阻擋膜的各向異性蝕刻工序(圖3(a))中舉例表示的條件下進(jìn)行。該蝕刻的蝕刻時(shí)間設(shè)定成將阻擋膜8連同阻擋膜8下的一部分硅化鎳層7一起去除的時(shí)間。因此，用該蝕刻在硅化鎳層7上形成凹陷部22。在本實(shí)施方式中，用上述襯墊24限制觸點(diǎn)孔底部21a的直徑在50nm。也就是，觸點(diǎn)孔底部21a的直徑由于設(shè)定在硅化鎳層7的厚度足夠厚的區(qū)域內(nèi)，在過(guò)蝕刻時(shí)，高濃度雜質(zhì)擴(kuò)散區(qū)域6不會(huì)在觸點(diǎn)孔底部21a上露出。因此，在該蝕刻后的觸點(diǎn)孔底部21a上僅露出硅化鎳層7。
然后蝕刻去除襯墊24。例如在平行平板RIE裝置中，通過(guò)使用CHF3氣和O2氣構(gòu)成的蝕刻氣體，可以實(shí)施該蝕刻。其中，在保持蝕刻室內(nèi)的壓力為10Pa的狀態(tài)下，導(dǎo)入流量為50sccm的CHF3氣和流量為30sccm的O2氣，在下部電極上施加300W的高頻電。利用該蝕刻，被襯墊24覆蓋的阻擋膜8在觸點(diǎn)孔底部21a露出。通過(guò)去除該露出的阻擋膜8，完成在觸點(diǎn)孔底部21a上僅露出硅化鎳層7的觸點(diǎn)孔21(圖7(b))。此外，該阻擋膜8的蝕刻在僅去除阻擋膜8，阻擋膜8下的硅化鎳層7幾乎不被蝕刻的條件下進(jìn)行。因此，用該蝕刻使高濃度雜質(zhì)擴(kuò)散區(qū)域6不露出。這樣的蝕刻在與上述的阻擋膜8的各向異性蝕刻條件相同的條件下，通過(guò)適當(dāng)設(shè)定蝕刻時(shí)間可以實(shí)現(xiàn)。
此外，圖中省略了，在觸點(diǎn)孔21的內(nèi)部，此后與第一實(shí)施方式相同，填充由氮化鈦膜和鎢膜的層疊膜等構(gòu)成的導(dǎo)電體后，用CMP法去除絕緣膜9上的不需要的導(dǎo)電體，形成觸點(diǎn)塞。此外，在該導(dǎo)電體上形成上層配線。
如上所述，在本實(shí)施方式中，形成直徑比較大的觸點(diǎn)孔21后，通過(guò)在觸點(diǎn)孔21的內(nèi)壁上形成襯墊24，限制觸點(diǎn)孔底部21a的直徑在硅化鎳層7足夠厚的區(qū)域。然后在該狀態(tài)下，通過(guò)蝕刻去除阻擋膜8，在高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔底部21a不露出的范圍內(nèi)，可以去除一部分硅化鎳層7。然后去除襯墊24，去除在觸點(diǎn)孔底部21a重新露出的阻擋膜8。因此，可以抑制現(xiàn)有技術(shù)中發(fā)生的高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔底部21a上露出，同時(shí)可以確保觸點(diǎn)塞和硅化鎳層7的接觸面積。此外，通過(guò)對(duì)硅化鎳層7進(jìn)行過(guò)蝕刻，形成有凹陷部22，所以可以得到穩(wěn)定的觸點(diǎn)電阻。
此外，在形成上層配線的半導(dǎo)體基板1上，根據(jù)需要形成其他的配線層等的上部構(gòu)造，完成半導(dǎo)體裝置的制作。
象以上這樣，按照本實(shí)施方式，在形成觸點(diǎn)孔時(shí)，可以抑制高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部上露出，同時(shí)可以確保在觸點(diǎn)孔底部上的接觸面積。這樣可以高合格率地形成低電阻的觸點(diǎn)。
(第三實(shí)施方式)在上述各實(shí)施方式中，在金屬硅化物層上形成一個(gè)臺(tái)階的凹陷部，該凹陷部也可以構(gòu)成多個(gè)臺(tái)階。圖8和圖9是表示本發(fā)明第三實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
在本實(shí)施方式中，首先經(jīng)過(guò)與圖1(a)～圖3(a)所示的工序相同的工序，在形成有晶體管的半導(dǎo)體基板1上，形成底部直徑為50nm左右的觸點(diǎn)孔31和硅化鎳層7的凹陷部32(圖8(a))。然后，在沒(méi)有選擇性的條件下對(duì)絕緣膜9和阻擋膜8各向同性地進(jìn)行蝕刻。例如在平行平板型RIE裝置中，通過(guò)以壓力15Pa把流量為50sccm的CHF3氣和流量為30sccm的O2氣導(dǎo)入蝕刻室，在下部電極上施加120W的高頻電力，可以進(jìn)行該蝕刻。這樣如圖8(b)所示，可以擴(kuò)大觸點(diǎn)孔31的直徑。
然后如圖8(c)所示，用各向異性蝕刻，進(jìn)行在觸點(diǎn)孔31的底部31a露出的硅化鎳層7的蝕刻。例如在平行平板型的RIE裝置中，通過(guò)以壓力6.7Pa把流量為5sccm的C4F8氣和流量為20sccm的O2氣導(dǎo)入蝕刻室，在下部電極上施加1000W的高頻電力，可以進(jìn)行該蝕刻。這樣在硅化鎳層7上形成二個(gè)臺(tái)階構(gòu)成的凹陷部32。
隨后再一次實(shí)施在圖8(b)中所示的各向同性蝕刻，擴(kuò)大觸點(diǎn)孔31(圖9(a))。然后再一次實(shí)施在圖8(c)中所示的蝕刻，進(jìn)行在觸點(diǎn)孔底部31a上露出的硅化鎳層7的蝕刻(圖9(b))。用以上工序把在觸點(diǎn)孔底部31a上露出的硅化鎳層7的表面加工成臺(tái)階狀，形成有多個(gè)臺(tái)階構(gòu)造的凹陷部32。此外，反復(fù)進(jìn)行擴(kuò)大觸點(diǎn)孔直徑、硅化鎳層的蝕刻的次數(shù)沒(méi)有特別的限定，在高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔底部31a不露出的范圍內(nèi)，反復(fù)的次數(shù)可以是任意的。
此外，圖中省略了，此后，與第一和第二的實(shí)施方式相同，在觸點(diǎn)孔31內(nèi)部填充由氮化鈦膜和鎢膜的層疊膜等構(gòu)成的導(dǎo)電體，用CMP法去除絕緣膜9上的不需要的導(dǎo)電體，形成觸點(diǎn)塞。在該導(dǎo)電體上形成上層配線。
如上所述，在本實(shí)施方式中，首先在硅化鎳層7足夠厚的區(qū)域形成觸點(diǎn)孔31，在高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔底部31a不露出的范圍內(nèi)，去除一部分硅化鎳層7。然后，在絕緣膜9和阻擋膜8之間在可以沒(méi)有選擇性的各向同性的蝕刻的條件下，進(jìn)行蝕刻，擴(kuò)大觸點(diǎn)孔31的直徑。此后，通過(guò)以該觸點(diǎn)孔31為掩膜的各向異性蝕刻，對(duì)硅化鎳層7進(jìn)行蝕刻。此外，通過(guò)使擴(kuò)大該觸點(diǎn)孔31直徑的各向同性的蝕刻和對(duì)硅化鎳層7蝕刻的各向異性蝕刻交替反復(fù)進(jìn)行，在硅化鎳層7表面上形成最初被蝕刻的區(qū)域變成最低位的臺(tái)階狀的凹陷部32。因此，按照本實(shí)施方式，可以抑制現(xiàn)有技術(shù)發(fā)生的高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部的露出，同時(shí)，可以確保觸點(diǎn)塞和硅化鎳層的接觸面積。此外，由于通過(guò)對(duì)硅化鎳層7進(jìn)行蝕刻，形成有凹陷部32，所以可以得到穩(wěn)定的觸點(diǎn)電阻。
此外，在形成有上層配線的半導(dǎo)體基板1上，根據(jù)需要形成其他配線層等的上部構(gòu)造，完成半導(dǎo)體裝置的制作。
如上所述，按照本實(shí)施方式，與上述第一和第二實(shí)施方式相同，在形成觸點(diǎn)孔時(shí)，可以抑制高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部露出，并且可以確保在觸點(diǎn)孔底部的接觸面積。這樣可以高合格率地形成低電阻的觸點(diǎn)。
(第四實(shí)施方式)在上述各實(shí)施方式中，通過(guò)以在絕緣膜9上形成的觸點(diǎn)孔本身為掩膜的蝕刻，在金屬硅化物層上形成凹陷部。在本實(shí)施方式中，對(duì)有關(guān)替代觸點(diǎn)孔，通過(guò)在半導(dǎo)體基板上形成掩膜圖形，形成金屬硅化物層的凹陷部的方法進(jìn)行說(shuō)明。圖10～圖12是表示本發(fā)明的第四實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
在本實(shí)施方式中，首先如圖10(a)所示，經(jīng)過(guò)與圖1(a)～圖1(c)所示的工序相同的工序，在形成有晶體管的半導(dǎo)體基板1上，用CVD法堆積膜厚20nm左右的、氮化硅膜等的絕緣膜43。該絕緣膜43的材質(zhì)只要是能確保與絕緣膜9的選擇比的材質(zhì)，就沒(méi)有特別的限定。
然后，對(duì)絕緣膜43進(jìn)行氬濺射蝕刻等的各向異性干蝕刻，作為限制圖形，在側(cè)壁襯墊5的側(cè)面上形成由氮化硅膜構(gòu)成的第二側(cè)壁襯墊44(圖10(b))。
然后，用CVD法等堆積膜厚30nm的、由成為阻擋膜8的氮化硅膜(圖10(c))。如圖11(a)所示，在該阻擋膜8上，用CVD法等形成膜厚約700nm的由氧化硅膜等構(gòu)成的絕緣膜9，在絕緣膜9的上面用CMP法和回蝕刻(etch-back)使其平坦。在絕緣膜9上涂敷光致抗蝕劑后，進(jìn)行照相平版印刷，形成在觸點(diǎn)孔形成位置有開口的抗蝕圖形40。在本實(shí)施方式中，使抗蝕圖形40的開口直徑為100nm左右。
然后，如圖11(b)所示，利用把抗蝕圖形40作為掩膜的各向異性蝕刻，形成貫通絕緣膜9的觸點(diǎn)孔41。相對(duì)阻擋膜8在可以有選擇地蝕刻絕緣膜9的條件下，實(shí)施該蝕刻。因此，在阻擋膜8露出于觸點(diǎn)孔41的底部41a的狀態(tài)下，停止該蝕刻。此外，該蝕刻例如可以使用在上述第一實(shí)施方式中的絕緣膜各向異性蝕刻工序(圖2(c))中舉例表示的條件。
此外，用各向異性蝕刻，去除在觸點(diǎn)孔底部41a上露出的阻擋膜8。這樣在第二側(cè)壁襯墊44的側(cè)面，形成第三側(cè)壁襯墊45(圖11(c))，它是用阻擋膜8的各向異性蝕刻形成的。例如，可以在上述第一實(shí)施方式中的阻擋膜的各向異性蝕刻工序(圖3(a))中舉例表示的條件下進(jìn)行。
隨后，用灰化等去除抗蝕圖形40后，用各向異性蝕刻進(jìn)行在觸點(diǎn)孔的底部41a上露出的硅化鎳層7的蝕刻(圖12(a))。該蝕刻例如使用在第三實(shí)施方式中的硅化鎳層的各向異性蝕刻工序(圖8(c))中舉例表示的條件。這樣在硅化鎳層7的表面上形成凹陷部42。在本實(shí)施方式中，第三側(cè)壁襯墊45之間的開口區(qū)域設(shè)定為硅化鎳層7的厚度足夠厚的區(qū)域內(nèi)的尺寸。因此在該蝕刻中，高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔底部41a不露出。
此后，如圖12(b)所示，例如在與上述的阻擋膜8的各向異性蝕刻工序相同的條件下，蝕刻去除在觸點(diǎn)孔底部41a露出的第二側(cè)壁襯墊44和第三側(cè)壁襯墊45，完成觸點(diǎn)孔41的制作。
此外，圖中省略了，此后，與上述各實(shí)施方式相同，在觸點(diǎn)孔41內(nèi)部填充由氮化鈦膜和鎢膜的層疊膜等構(gòu)成的導(dǎo)電體，用CMP法去除絕緣膜9上的不需要的導(dǎo)電體，形成觸點(diǎn)塞。在該導(dǎo)電體上形成上層配線。
如上所述，在本實(shí)施方式中，在半導(dǎo)體基板上堆積阻擋膜8和絕緣膜9之前，在硅化鎳層7足夠厚的區(qū)域形成第二側(cè)壁襯墊44，第二側(cè)壁襯墊44在側(cè)壁襯墊5的側(cè)面限制觸點(diǎn)孔底部41a的開口區(qū)域。然后，在形成有阻擋膜8和絕緣膜9后，使第二側(cè)壁襯墊44限制的區(qū)域在觸點(diǎn)孔底部41a上露出。此后，以第二側(cè)壁襯墊44為掩膜，進(jìn)行硅化鎳層7的蝕刻，去除第二側(cè)壁襯墊44。因此，可以抑制現(xiàn)有技術(shù)發(fā)生的高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部41a的露出，同時(shí)，可以確保觸點(diǎn)塞和硅化鎳層的接觸面積。此外，由于通過(guò)對(duì)硅化鎳層7進(jìn)行蝕刻，形成凹陷部42，所以可以得到穩(wěn)定的觸點(diǎn)電阻。
此外，在形成有上層配線的半導(dǎo)體基板1上，根據(jù)需要形成其他配線層等的上部構(gòu)造，完成半導(dǎo)體裝置的制作。
象上述這樣，按照本實(shí)施方式，與上述的各實(shí)施方式相同，在形成觸點(diǎn)孔時(shí)，可以抑制高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部上露出，并且可以確保在觸點(diǎn)孔底部的接觸面積。這樣可以高合格率地制造低電阻的觸點(diǎn)。
(第五實(shí)施方式)在上述各實(shí)施方式中，在平坦的半導(dǎo)體基板1上形成觸點(diǎn)。可是，在象上述各實(shí)施方式那樣的觸點(diǎn)構(gòu)造中，使觸點(diǎn)塞和金屬硅化物層的接觸面為曲面，可以使接觸面積更大。所以，在本實(shí)施方式中，在觸點(diǎn)形成部位的半導(dǎo)體基板表面形成凹曲面。圖13～圖15是表示本發(fā)明的第五實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
在本實(shí)施方式中，首先用與從圖1(a)到圖1(c)所示的工序相同的工序，在半導(dǎo)體基板1上形成側(cè)壁襯墊5(圖13(a))。然后，以柵極電極3和側(cè)壁襯墊5為掩膜，進(jìn)行半導(dǎo)體基板1的各向同性蝕刻。這樣如圖13(b)所示，在半導(dǎo)體基板1的表面上形成凹曲面53。該各向同性蝕刻例如可以用濕蝕刻進(jìn)行。其中，作為濕蝕刻的蝕刻液使用60℃的氟硝酸(氟酸0.2wt％、硝酸0.55wt％)，把硅基板蝕刻20nm左右。
然后，以柵極電極3和側(cè)壁襯墊5為掩膜，例如以40keV注入能量，離子注入硼等的p型雜質(zhì)。這樣如圖13(c)所示，形成具有源極區(qū)域和漏極區(qū)域的功能的、深度100nm左右的深的高濃度雜質(zhì)擴(kuò)散區(qū)域6。
此后，利用眾所周知的自對(duì)準(zhǔn)硅化物處理，如圖14(a)所示，在高濃度雜質(zhì)擴(kuò)散區(qū)域6表面和柵極電極3的上面，自匹配地形成硅化鎳層7。如上所述，在側(cè)壁襯墊之間的距離為140nm以下這樣窄的柵極之間，硅化鎳層7的斷面形狀成為倒三角形的形狀。
形成硅化鎳層7后，如圖14(b)所示，堆積由成為阻擋膜8的、膜厚30nm左右的氮化硅膜、以及膜厚700nm左右的氧化硅膜等構(gòu)成的絕緣膜9。與上述各實(shí)施方式相同，在絕緣膜9上用CMP法和回蝕刻(etch-back)等使其平坦。在絕緣膜9上涂敷光致抗蝕劑后，進(jìn)行照相平版印刷，形成在觸點(diǎn)孔形成位置有開口的抗蝕圖形50。與第一實(shí)施方式相同，抗蝕圖形50的開口直徑設(shè)定在硅化鎳層7的厚度為足夠厚的區(qū)域內(nèi)的尺寸。因此，在后面敘述的阻擋膜8的蝕刻工序中，高濃度雜質(zhì)擴(kuò)散區(qū)域6在觸點(diǎn)孔的底部不露出。
然后，通過(guò)把抗蝕圖形50作為掩膜的各向異性蝕刻，如圖14(c)所示，形成貫通絕緣膜9的觸點(diǎn)孔51。相對(duì)阻擋膜8在可以有選擇地蝕刻絕緣膜9的條件下，實(shí)施該蝕刻。因此，在阻擋膜8露出于觸點(diǎn)孔51的底部的狀態(tài)下，停止該蝕刻。此蝕刻例如在與第一實(shí)施方式中的絕緣膜的各向異性蝕刻工序(圖2(c))中舉例表示的條件相同的蝕刻條件下進(jìn)行。
此后，如圖15(a)所示，用干蝕刻去除在觸點(diǎn)孔51的底部51a露出的阻擋膜8。例如在與第一實(shí)施方式中的阻擋膜的各向異性蝕刻工序(圖3(a))相同的蝕刻條件下，可以實(shí)現(xiàn)該蝕刻。
此外，在本實(shí)施方式中與第一實(shí)施方式不同，在去除觸點(diǎn)孔的底部51a的阻擋膜8后，用各向異性蝕刻，把硅化鎳層7蝕刻10nm左右。例如在與上述第三實(shí)施方式中的硅化鎳層的各向異性蝕刻工序(圖8(c))中舉例表示的條件相同的蝕刻條件下，可以實(shí)施該蝕刻。這樣就在硅化鎳層7上形成凹陷部52。
然后用灰化等去除抗蝕圖形50后，對(duì)絕緣膜9進(jìn)行各向同性干蝕刻，如圖15(b)所示，擴(kuò)大絕緣膜9的部分的觸點(diǎn)孔51直徑。這樣阻擋膜8重新在觸點(diǎn)孔51的底部51a露出。新露出的阻擋膜8用與上述阻擋膜8的蝕刻相同條件下的干蝕刻去除。
此外，圖中省略了，在觸點(diǎn)孔51的內(nèi)部，此后與上述各實(shí)施方式相同，填充由氮化鈦膜和鎢膜的層疊膜等構(gòu)成的導(dǎo)電體后，用CMP法去除絕緣膜9上的不需要的導(dǎo)電體，形成觸點(diǎn)塞。此外，在該導(dǎo)電體上形成上層配線。
按照本實(shí)施方式，與上述各實(shí)施方式相同，可以抑制現(xiàn)有技術(shù)發(fā)生的高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部的露出，同時(shí)，可以確保觸點(diǎn)塞和硅化鎳層的接觸面積。此外，由于通過(guò)對(duì)硅化鎳層7進(jìn)行蝕刻，形成凹陷部52，可以得到穩(wěn)定的觸點(diǎn)電阻。此外，在本實(shí)施方式中，通過(guò)對(duì)半導(dǎo)體基板1進(jìn)行蝕刻，由于使金屬硅化物層的接觸面為凹曲面，所以與觸點(diǎn)塞的接觸面積增加。其結(jié)果，可以形成更低電阻的觸點(diǎn)。
此外，在形成有上述配線的半導(dǎo)體基板1上，根據(jù)需要形成其他配線層等的上部構(gòu)造，完成半導(dǎo)體裝置的制作。
象上述這樣，按照本實(shí)施方式，與上述各實(shí)施方式相同，在形成觸點(diǎn)孔時(shí)，可以抑制高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部上露出，并且可以確保在觸點(diǎn)孔底部的接觸面積。此外，由于觸點(diǎn)塞和金屬硅化物層的接觸面積增加，所以可以高合格率地制造低電阻的觸點(diǎn)。
(第六實(shí)施方式)在第五實(shí)施方式中，在進(jìn)行硅化前，在半導(dǎo)體基板表面形成凹曲面，也可以在進(jìn)行硅化后形成凹曲面。圖16是表示本發(fā)明第六實(shí)施方式中的半導(dǎo)體裝置的制造過(guò)程的工序斷面圖。
在本實(shí)施方式中，首先經(jīng)過(guò)與圖1(a)到圖3(b)所示的工序相同的工序，在形成有晶體管的半導(dǎo)體基板1上，形成觸點(diǎn)孔61和凹陷部62，并且擴(kuò)大觸點(diǎn)孔61的直徑(圖16(a))。
然后，通過(guò)擴(kuò)大觸點(diǎn)孔的直徑，例如通過(guò)與在上述第一實(shí)施方式中的阻擋膜的各向異性蝕刻工序(圖3(a))中舉例表示的條件相同的條件的蝕刻，去除在觸點(diǎn)孔61的底部61a上重新露出的阻擋膜8(圖16(b))。
在本實(shí)施方式中，在該狀態(tài)下，用濕蝕刻對(duì)硅化鎳層7進(jìn)行各向同性的蝕刻。其中，把60℃的氟硝酸(氟酸0.2wt％、硝酸0.55wt％)作為腐蝕劑，把硅化鎳層7蝕刻10mm左右。通過(guò)該蝕刻，阻擋膜8成為掩膜，進(jìn)行硅化鎳層7的各向同性的蝕刻。這樣就在與觸點(diǎn)塞的接觸面上形成凹曲面63。
此外，圖中省略了，在觸點(diǎn)孔61的內(nèi)部，此后與上述各實(shí)施方式相同，填充由氮化鈦膜和鎢膜的層疊膜等構(gòu)成的導(dǎo)電體后，用CMP法去除絕緣膜9上的不需要的導(dǎo)電體，形成觸點(diǎn)塞。此外，在該導(dǎo)電體上形成上層配線。
按照本實(shí)施方式，與上述各實(shí)施方式相同，可以抑制現(xiàn)有技術(shù)發(fā)生的高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部的露出，同時(shí)，可以確保觸點(diǎn)塞和硅化鎳層的接觸面積。此外，在本實(shí)施方式中通過(guò)對(duì)半導(dǎo)體基板1進(jìn)行蝕刻，使金屬硅化物層的接觸面做成凹曲面，所以可以擴(kuò)大與觸點(diǎn)塞的接觸面積。其結(jié)果，可以形成更低電阻的觸點(diǎn)。
此外，在形成有上述配線的半導(dǎo)體基板1上，根據(jù)需要形成其他配線層等的上部構(gòu)造，完成半導(dǎo)體裝置的制作。
象上述這樣，按照本實(shí)施方式，與上述各實(shí)施方式相同，在形成觸點(diǎn)孔時(shí)，可以抑制高濃度雜質(zhì)擴(kuò)散區(qū)域在觸點(diǎn)孔底部上露出，并且可以確保在觸點(diǎn)孔底部的接觸面積。此外，由于觸點(diǎn)塞和金屬硅化物層的接觸面積增加，所以可以高合格率地制造低電阻的觸點(diǎn)。
此外，本發(fā)明不是限定于上述的各實(shí)施方式，在獲得本發(fā)明效果的范圍內(nèi)，可以有各種變化的形式和應(yīng)用。例如，在上述各實(shí)施方式中，作為特別適合的事例，對(duì)金屬硅化物層是硅化鎳層的事例進(jìn)行了說(shuō)明?？墒牵瑥纳鲜龈鲗?shí)施方式可以認(rèn)為本發(fā)明與現(xiàn)有的相比，具有增加觸點(diǎn)塞和金屬硅化物層的接觸面積的效果。也就是，本發(fā)明與金屬硅化物層的材質(zhì)無(wú)關(guān)，可以適用于具有與金屬硅化物層進(jìn)行電連接的觸點(diǎn)塞的所有的半導(dǎo)體裝置。此外，在上述各實(shí)施方式中說(shuō)明的工序當(dāng)然可以換成公知的等效的工序。
工業(yè)實(shí)用性本發(fā)明作為具有可以高合格率地制造低電阻的觸點(diǎn)的效果、具有與硅化鎳層等的金屬硅化物層連接的觸點(diǎn)的半導(dǎo)體裝置和它的制造方法是有用的。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有在半導(dǎo)體層表面部形成的雜質(zhì)擴(kuò)散區(qū)域、在所述雜質(zhì)擴(kuò)散區(qū)域的表面上形成的金屬硅化物層、貫通在所述金屬硅化物層上形成的層間絕緣膜而與所述金屬硅化物層電連接的觸點(diǎn)塞，其特征在于，包括金屬硅化物層，它在與觸點(diǎn)塞的接觸面上具有凹陷部；和觸點(diǎn)塞，它在與所述金屬硅化物層的接觸面的一部分上，具有與所述凹陷部嵌合的突起部。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述凹陷部具有多臺(tái)階的構(gòu)造。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述金屬硅化物層的與觸點(diǎn)塞的接觸面是凹曲面。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體層的主要成分是硅。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述層間絕緣膜具有在第一絕緣膜上形成有第二絕緣膜的多層構(gòu)造，所述第一絕緣膜在所述第二絕緣膜上形成貫通孔時(shí)，具有作為阻擋蝕刻的功能。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，所述第二絕緣膜是氧化硅膜、摻雜硼-磷的氧化硅膜、或摻雜磷的氧化硅膜。
7.如權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，所述第一絕緣膜是氮化硅膜或碳化硅膜。
8.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述金屬硅化物層是硅化鎳層。
9.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置具有通過(guò)金屬硅化物層而與半導(dǎo)體層表面部的雜質(zhì)擴(kuò)散區(qū)域進(jìn)行電連接的觸點(diǎn)塞，其特征在于，該方法包括在半導(dǎo)體層的表面部形成雜質(zhì)擴(kuò)散區(qū)域的工序；在所述雜質(zhì)擴(kuò)散區(qū)域的表面部形成金屬硅化物層的工序；在形成有所述金屬硅化物層的半導(dǎo)體層上，形成層間絕緣膜的工序；在所述層間絕緣膜上形成在觸點(diǎn)塞形成位置上有開口的掩膜圖案的工序；利用通過(guò)所述掩膜圖案的蝕刻，在所述層間絕緣膜上形成貫通孔的工序；利用通過(guò)所述貫通孔的蝕刻，在所述金屬硅化物層上形成凹陷部的工序；把所述貫通孔的直徑擴(kuò)大的工序；和在所述直徑擴(kuò)大后的貫通孔中填充導(dǎo)電體，形成觸點(diǎn)塞的工序。
10.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成所述貫通孔的蝕刻時(shí)形成所述凹陷部。
11.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，還具有在形成所述貫通孔后，在該貫通孔的內(nèi)壁形成襯墊的工序，利用通過(guò)形成有所述襯墊的貫通孔的蝕刻，形成所述凹陷部，并且在形成該凹陷部后，通過(guò)去除所述襯墊，擴(kuò)大所述貫通孔直徑。
12.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，反復(fù)交替進(jìn)行形成所述凹陷部和擴(kuò)大所述貫通孔直徑，在所述金屬硅化物層上形成多臺(tái)階的構(gòu)造。
13.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，還具有在形成所述金屬硅化物層后，形成限制所述貫通孔底部直徑的圖案的工序，利用通過(guò)所述限制圖案的蝕刻，形成所述凹陷部，并且在形成凹陷部后，通過(guò)去除所述限制圖案，擴(kuò)大所述貫通孔直徑。
14.如權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于，所述限制圖案是在與所述貫通孔相鄰的柵極電極上形成的側(cè)壁。
15.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，還包括在形成所述金屬硅化物層前，通過(guò)進(jìn)行所述半導(dǎo)體層的各向同性蝕刻，在該半導(dǎo)體層表面的包括所述觸點(diǎn)塞的接觸面的區(qū)域，形成凹曲面的工序。
16.如權(quán)利要求15所述的半導(dǎo)體裝置的制造方法，其特征在于，把與所述貫通孔相鄰的柵極電極上所形成的側(cè)壁作為掩膜，進(jìn)行所述各向同性蝕刻。
17.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，還包括在擴(kuò)大所述貫通孔直徑后，利用通過(guò)該擴(kuò)大后的貫通孔的各向同性蝕刻，去除一部分所述金屬硅化物層的工序。
18.如權(quán)利要求15或17所述的半導(dǎo)體裝置的制造方法，其特征在于，所述各向同性蝕刻是濕蝕刻。
19.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，所述半導(dǎo)體層的主要成分是硅。
20.如權(quán)利要求19所述的半導(dǎo)體裝置的制造方法，其特征在于，所述層間絕緣膜具有在第一絕緣膜上形成有第二絕緣膜的多層構(gòu)造，所述第一絕緣膜在進(jìn)行在所述第二絕緣膜上形成貫通孔的蝕刻時(shí)，具有作為阻擋蝕刻的功能。
21.如權(quán)利要求20所述的半導(dǎo)體裝置的制造方法，其特征在于，所述第二絕緣膜是氧化硅膜、摻雜硼-磷的氧化硅膜、或摻雜磷的氧化硅膜。
22.如權(quán)利要求20所述的半導(dǎo)體裝置的制造方法，其特征在于，所述第一絕緣膜是氮化硅膜或碳化硅膜。
23.如權(quán)利要求19所述的半導(dǎo)體裝置的制造方法，其特征在于，所述金屬硅化物層是硅化鎳層。
全文摘要
本發(fā)明提供一種可以高合格率地形成低電阻的觸點(diǎn)的半導(dǎo)體裝置和半導(dǎo)體裝置的制造方法。在硅化鎳層(7)具有足夠膜厚的區(qū)域，形成觸點(diǎn)孔(11)，并且進(jìn)行金屬硅化物層(7)的蝕刻，在金屬硅化物層(7)形成凹陷部。然后，把觸點(diǎn)孔(11)擴(kuò)大到希望的觸點(diǎn)直徑。這樣，不降低占有觸點(diǎn)孔的底部的硅化物面積比，可以確保希望的觸點(diǎn)孔(11)的底板面積，可以抑制因觸點(diǎn)電阻增加造成的制造合格率降低。
文檔編號(hào)H01L21/768GK101017807SQ20071000708
公開日2007年8月15日 申請(qǐng)日期2007年2月8日 優(yōu)先權(quán)日2006年2月8日
發(fā)明者及川弘太 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社