專利名稱：高壓驅(qū)動集成電路的制造工藝的制作方法
技術(shù)領域：
本發(fā)明涉及一種集成電路，特別涉及一種高壓驅(qū)動集成電路的制造工 藝，屬于半導體制造技術(shù)領域。
背景技術(shù)：
對于高壓(HIGH VOLTAGE)的驅(qū)動器產(chǎn)品，其所涉及到的指令處理器(CP) 不能消除一些邊緣芯片所引發(fā)的故障。這些故障很可能會傳遞給最終面板 的使用者，再者，由于這些問題驅(qū)動芯片是由最終面板的用戶所使用，可 會^會導致面板使用出現(xiàn)故障。也就是說，它可能導致客戶使用的面板組裝 廠芯片在驅(qū)動器的區(qū)域返回使用過程中，出現(xiàn)數(shù)據(jù)丟失。因此，目前常用 的許多芯片都被認為具有襯底缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的以上問題，提供一種高壓驅(qū)動 集成電路的制造工藝。
本發(fā)明的目的通過以下技術(shù)解決方案來實現(xiàn) 高壓驅(qū)動集成電路的制造工藝，包括以下步驟 第一、襯底材料選擇步驟；
第二、形成P型埋層步驟，即在襯底材料形成氧化層，形成P型埋層 的區(qū)域；
第三、外延的生長步驟，漂光二氧化硅后，生長外延層； 第四、P-區(qū)域和P阱區(qū)域的形成步驟，生長氧化層經(jīng)光刻構(gòu)圖；第五、P+環(huán)的形成步驟，P阱推進后，進行P環(huán)區(qū)域的光刻；第六、第一層多晶的區(qū)域的選擇步驟，在P環(huán)推進后，淀積多晶硅且 磷注入，經(jīng)光刻和刻蝕形成；第七、第一層多晶與第二層多晶之間介質(zhì)層的選擇步驟，第一層多晶 刻蝕后，再淀積氧化層，形成柵氧化；第八、第二層多晶與鋁線之間介質(zhì)的選擇步驟，淀積第二層多晶，分 別進行P+區(qū)域、N+區(qū)域、接觸 L區(qū)域的構(gòu)圖形成。其中第四步驟前對感光底層添加一個熱氧化工藝步驟，即以爐管濕 氧方式形成熱氧化物，且成長溫度為950+/_5°C ，成長時間為30min-120min。本發(fā)明的目的還可通過以下技術(shù)措施皿一步實現(xiàn)上述的高壓驅(qū)動集成電路的制造工藝，其中，所述的熱氧化物的厚度 從100A至5000A。進一步地，上述的高壓驅(qū)動集成電路的制造工藝，其中，所述的熱氧 化物的厚度為1500A至3000A。再進一步地，上述的高壓驅(qū)動集成電路的制造工藝，其中，所述的熱 氧化過程同時結(jié)合P阱步驟與N阱步驟。本發(fā)明的優(yōu)點在于通過采用提前熱氧化，避免了邊緣芯片所存在的 引發(fā)故障可能性，有效阻止了其向最終面板的使用者來傳遞故障，也進一 步避免了面板組裝廠芯片在驅(qū)動器的區(qū)域返回使用過程中有可能出現(xiàn)數(shù)據(jù) 丟失，實施效果良好。本發(fā)明的目的、優(yōu)點和特點，將通過下面優(yōu)先實施例的非限制性說明 進行圖示和解釋，這些實施例是參照附圖
僅作為例子給出的。
具體實施方式
高壓驅(qū)動集成電路的制造工藝首先是襯底材料選擇步驟。在本發(fā)明中原始硅片襯底可采用P(IOO)晶向，電阻率為25 — 42ohrn * cm的硅拋光 片；然后，采用形成BLP埋層步驟，即在硅襯底上形成氧化層；然后在該 氧化層上涂一層光致抗蝕劑，進行光刻構(gòu)圖，以暴露形成BLP層的區(qū)域； 腐蝕暴露區(qū)域的二氧化硅，并去除光致抗蝕劑，在進行BLP區(qū)域硼注入后， 對其進行推進，在氮氣和氧氣的氣氛下進行。接著是外延的生長步驟，也 就是在漂光二氧化硅后，生長外延層電阻率控制在12ohm * cm 。
在上述過程完成后，進入熱氧化工藝步驟，即以爐管濕氧方式形成熱 氧化物，且成長溫度為950+/_5°C，成長時間為30min-120min。所述的熱 氧化物根據(jù)高壓驅(qū)動集成電路的需求不同，其厚度可以是從100A至5000A 或者是1500A至3000A。該氧化物作為上隔離注入的阻擋層，然后通過涂附 光致抗蝕劑，進行光刻構(gòu)圖，暴露上隔離區(qū)域后去除光致。
隨后，進入P—區(qū)域和P阱PWELL區(qū)域的形成。也就是說，漂光二氧 化硅后，生長一層氧化層。涂附光致抗蝕劑，進行光刻構(gòu)圖，暴露P—區(qū)域。 然后進行硼注入，注入后再涂附光致抗蝕劑，進行光刻構(gòu)圖，暴露P阱區(qū) 域，再進行硼注入，注入后去除光致抗蝕劑、推進。在P環(huán)推進后，再進 行磷注入，然后退火。并且，在上述的熱氧化過程同時可以結(jié)合P阱步驟 與N阱步驟。
通過采用提前熱氧化，避免了邊緣芯片所存在的引發(fā)故障可能性，有 效阻止了其向最終面板的使用者來傳遞故障，也進一步避免了面板組裝廠 芯片在驅(qū)動器的區(qū)域返回使用過程中有可能出現(xiàn)數(shù)據(jù)丟失，實施效果良好。
當然，以上僅是本發(fā)明的具體應用范例，對本發(fā)明的保護范圍不構(gòu)成 任何限制。除上述實施例外，本發(fā)明還可以有其它實施方式。凡采用等同 替換或等效變換形成的技術(shù)方案，均落在本發(fā)明所要求保護的范圍之內(nèi)。
權(quán)利要求
1、高壓驅(qū)動集成電路的制造工藝，包括以下步驟第一、襯底材料選擇步驟；第二、形成P型埋層步驟，即在襯底材料形成氧化層，形成P型埋層的區(qū)域；第三、外延的生長步驟，漂光二氧化硅后，生長外延層；第四、P-區(qū)域和P阱區(qū)域的形成步驟，生長氧化層經(jīng)光刻構(gòu)圖；第五、P+環(huán)的形成步驟，P阱推進后，進行P環(huán)區(qū)域的光刻；第六、第一層多晶的區(qū)域的選擇步驟，在P環(huán)推進后，淀積多晶硅且磷注入，經(jīng)光刻和刻蝕形成；第七、第一層多晶與第二層多晶之間介質(zhì)層的選擇步驟，第一層多晶刻蝕后，再淀積氧化層，形成柵氧化；第八、第二層多晶與鋁線之間介質(zhì)的選擇步驟，淀積第二層多晶，分別進行P+區(qū)域、N+區(qū)域、接觸孔區(qū)域的構(gòu)圖形成，其特征在于第四步驟前對感光底層添加一個熱氧化工藝步驟，即以爐管濕氧方式形成熱氧化物，且成長溫度為950+/-5℃，成長時間為30min-120min。
2、 根據(jù)權(quán)利要求1所述的高壓驅(qū)動集成電路的制造工藝，其特征在于: 所述的熱氧化物的厚度從100A至5000A。
3、 根據(jù)權(quán)利要求1所述的高壓驅(qū)動集成電路的制造工藝，其特征在于: 所述的熱氧化物的厚度為1500A至3000A。
4、 根據(jù)權(quán)利要求1所述的高壓驅(qū)動集成電路的制造工藝，其特征在于: 所述的熱氧化過程同時結(jié)合P阱步驟與N阱步驟。
全文摘要
本發(fā)明涉及一種高壓驅(qū)動集成電路的制造工藝。該工藝包括襯底材料選擇、形成P型埋層、外延的生長、P-區(qū)域和P阱區(qū)域的形成、P+環(huán)的形成、第一層多晶的區(qū)域選擇、第一層多晶與第二層多晶之間介質(zhì)層的選擇、第二層多晶與鋁線之間介質(zhì)的選擇等步驟，其特點是在P-區(qū)域和P阱區(qū)域的形成之前，對感光底層添加一個熱氧化工藝步驟，即以爐管濕氧方式形成熱氧化物，且成長溫度為950+/-5℃，成長時間為30min-120min。該方案避免了邊緣芯片所存在的引發(fā)故障可能性，有效阻止了其向最終面板的使用者來傳遞故障，從而避免了面板組裝廠芯片在驅(qū)動器的區(qū)域返回使用過程中有可能出現(xiàn)數(shù)據(jù)丟失等問題。
文檔編號H01L21/70GK101315908SQ200710023419
公開日2008年12月3日 申請日期2007年6月1日 優(yōu)先權(quán)日2007年6月1日
發(fā)明者李秋德, 蔡元禮 申請人:和艦科技(蘇州)有限公司