專(zhuān)利名稱(chēng)：利用深亞微米技術(shù)制造高電壓裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種利用深亞微米技術(shù)制造高電壓裝置的方法，是一種M0S組件結(jié)構(gòu)中添加 圖案化金屬硅化物的制造方法，特別涉及一種將圖案化金屬硅化物的水平寬度限縮在小于M0S 組件結(jié)構(gòu)中源/漏極內(nèi)之高濃度離子區(qū)的水平寬度的一種制造方法。
背景技術(shù)：
漏極工程最早的努力，是使用一個(gè)稱(chēng)為雙擴(kuò)散漏極的工藝，此技術(shù)中，磷及砷均植入基 板中以形成源極和漏極擴(kuò)散。因?yàn)榱椎臄U(kuò)散較砷快，通常邊緣的分布主要是磷，且接面不至 于太陡。由于側(cè)面擴(kuò)散之故，柵極電極下將擴(kuò)展類(lèi)似的漸變分布。而后發(fā)展出側(cè)向雙擴(kuò)散漏 極。利用此方法可減少電場(chǎng)尖峰值20%以上。
現(xiàn)有的高電壓柵極結(jié)構(gòu)是在一柵極堆棧兩側(cè)的源/漏極內(nèi)，再制作出一相較于源/漏極區(qū) 域離子濃度更高的區(qū)域，這種柵極結(jié)構(gòu)在承受電壓方面有不錯(cuò)的表現(xiàn)，但在源/漏極區(qū)域上直 連接其它的導(dǎo)電層，如鋁、銅等，導(dǎo)電層的材料對(duì)以硅為基板的附著力并不良好，兩者之間 的接觸電阻也不低，就算為了降低導(dǎo)電層與基板之間的接觸電壓，采用自行對(duì)準(zhǔn)金屬硅化物 工藝來(lái)降低接觸電阻，卻會(huì)因?yàn)樵陂g隙壁(spacer)與圖案化金屬硅化物(Salicide)之間的接 合面引發(fā)漏電(leakage)的問(wèn)題。
為解決現(xiàn)有技術(shù)上述之問(wèn)題，本發(fā)明提出一種利用深亞微米技術(shù)制造高電壓裝置的方法.-先制作一具有半導(dǎo)體組件的基板，于基板上制作柵極結(jié)構(gòu)及間隙壁后；于制作后的基板上設(shè) 金屬層，并加設(shè)一組圖案化掩膜于金屬層上，圖案化掩膜位于柵極結(jié)構(gòu)上方、源/漏極內(nèi)的高 濃度離子區(qū)位置上方，源/漏極內(nèi)的高濃度離子區(qū)位置上方的圖案化光刻膠其水平寬度分別小 于源/漏極內(nèi)的高濃度離子區(qū)位置的水平寬度，以此組圖案化光刻膠對(duì)金屬層進(jìn)行刻蝕，刻蝕 后進(jìn)行回火，并加入溶劑將未反應(yīng)的金屬加以去除，完成本發(fā)明的結(jié)構(gòu)；相較于現(xiàn)有技術(shù)， 本發(fā)明的結(jié)構(gòu)可以承受更高的接觸電阻及維持擊穿電壓。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，提供一種利用深亞微米技術(shù)制造高電壓裝置的方法，其控制圖 案化金屬硅化物層位于源/漏極內(nèi)的高濃度離子區(qū)位置，相較于現(xiàn)有技術(shù)更可降低接觸電阻， 維持柵極結(jié)構(gòu)的擊穿電壓。
為達(dá)上述目的，本發(fā)明的適用于半導(dǎo)體的高電壓結(jié)構(gòu)及其制造方法是于沉積金屬層后加設(shè)一組圖案化光刻膠于金屬層上，將未被圖案化光刻膠掩膜覆蓋的金屬層加以刻蝕去除，再 經(jīng)由加溫回火，使金屬層下方與硅基板反應(yīng)成圖案化金屬硅化物層，再添加溶劑去除未反應(yīng) 的金屬層；圖案化金屬硅化物層位于柵極結(jié)構(gòu)上、源/漏極內(nèi)的高濃度離子區(qū)位置，相較于現(xiàn) 有技術(shù)圖案化金屬硅化物層位于柵極結(jié)構(gòu)上、整個(gè)源/漏極內(nèi)，本發(fā)明更能夠降低接觸電阻并 維持柵極結(jié)構(gòu)的擊穿電壓。
以下結(jié)合附圖及實(shí)施例進(jìn)一步說(shuō)明本發(fā)明。


圖1 (a)至圖1 (1)為本發(fā)明較佳實(shí)施例在制作M0S組件的各步驟構(gòu)造剖視圖。
圖2為本發(fā)明實(shí)施方式流程圖。
標(biāo)號(hào)說(shuō)明
10基底
20 STI區(qū)域
30柵極氧化層
40多晶硅層
50源極
60漏極
70第一離子區(qū)
80第二離子區(qū)
90介電層
95 間隙壁
100圖案化光致抗蝕涂層 110金屬層
120圖1的圖案化光致抗蝕涂層
130圖案化金屬圖案化金屬硅化物圖案化金屬硅化物層
具體實(shí)施例方式
圖l(a)至圖l(l)為本發(fā)明較佳實(shí)施例在制作MOS組件的各步驟構(gòu)造剖視圖，圖2為本發(fā) 明實(shí)施方式流程圖。請(qǐng)同時(shí)參照?qǐng)D1及圖2。
首先，進(jìn)行步驟SIO，提供具有半導(dǎo)體組件基底10，如圖l(a)所示，基底10上已具有 STI區(qū)域20、柵極結(jié)構(gòu)(由柵極氧化層30及多晶硅層40組成)，柵極結(jié)構(gòu)的源/漏極(50及60)及源/漏極(50及60)內(nèi)的分別有第一離子區(qū)70及第二離子區(qū)80，第一離子區(qū)70及第二離 子區(qū)80的離子濃度的較源/漏極(50及60)高，第一離子區(qū)70及第二離子區(qū)80垂直深度未貫 穿源/漏極(50及60)的垂直高度。
再來(lái)進(jìn)行步驟S20，請(qǐng)參照?qǐng)D1 (b)，于完成S10后的基底10上沉積介電層90，沉積的方 式為低壓化學(xué)汽相沉積技術(shù)，介電層90的材料可以選用二氧化硅、氮化硅或二氧化硅加氮化 硅的化合物組成；之后進(jìn)行步驟S30，請(qǐng)參照?qǐng)Dl(c)，于柵極結(jié)構(gòu)上方，設(shè)圖案化光致抗蝕 涂層IOO，在設(shè)圖案化光致抗蝕涂層100前也可先做一回刻蝕的工藝，去除部分的介電層90; 接著進(jìn)行步驟S40，請(qǐng)參照?qǐng)D1 (d)，以圖案化光致抗蝕涂層100為掩膜對(duì)該介電層90進(jìn)行刻 蝕，刻蝕的方式可采用干式非等向性離子刻蝕，于刻蝕結(jié)束后，該介電層90將成為柵極結(jié)構(gòu) 兩側(cè)的間隙璧(spacer)。
接著進(jìn)行歩驟S50及S60，請(qǐng)參照?qǐng)D1 (e)及圖1 (f)，將圖案化光致抗蝕涂層100去除， 并對(duì)多晶硅層40上殘留的介電層90進(jìn)行去除，讓多晶硅層40露出；接著進(jìn)行步驟S70，請(qǐng) 參照?qǐng)Dl(g)，在整個(gè)柵極結(jié)構(gòu)及基底10上沉積金屬層110，沉積的方式可以選用低壓化學(xué)汽 相沉積技術(shù)；然后進(jìn)行歩驟S80、 S90及S100，請(qǐng)參照?qǐng)Dl(h)、圖l(i)及圖l(j)，在柵極氧 化層30、第一離子區(qū)70及第二離子區(qū)80上方設(shè)置圖1案化光致抗蝕涂層120后，以圖1的 圖案化光致抗蝕涂層120為掩膜對(duì)圖案化金屬硅化物層130進(jìn)行干式刻蝕與濕式刻蝕，刻蝕 結(jié)束后將圖案化光致抗蝕涂層120去除?？涛g后僅于第一離子區(qū)70上、第二離子區(qū)80上與 門(mén)極結(jié)構(gòu)上留下金屬層110，其中位于第一離子區(qū)70上及第二離子區(qū)80上的金屬層110的水 平寬度小于柵極結(jié)構(gòu)源/漏極(50及60)的水平寬度。
再進(jìn)行步驟SllO，請(qǐng)參照?qǐng)Dl(k)，將整個(gè)完成上述步驟的基底10送至爐管內(nèi)進(jìn)行加溫 回火，金屬層110的下方的金屬將會(huì)與基底10上的硅反應(yīng)成圖案化金屬硅化物層130，金屬 層110的上方則是維持原來(lái)的金屬層110組成；最后，進(jìn)行步驟S120，請(qǐng)參照?qǐng)Dl(l)，添加 溶劑將未與基底10上的硅原子反應(yīng)的金屬層110去除，僅留下圖案化金屬硅化物層130，完 成高電壓柵極結(jié)構(gòu)的制造。圖案化金屬硅化物層130可以降低與外部導(dǎo)電層連接時(shí)的接觸電 阻，增加外部導(dǎo)電層與柵極結(jié)構(gòu)及其源/漏極(50及60)的吸附力，又因圖案化金屬硅化物層 130并不與間隙壁95有接觸，無(wú)漏電流的問(wèn)題并且可以維持擊穿電壓。
以上所述的實(shí)施例僅用于說(shuō)明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使本領(lǐng)域內(nèi)的技術(shù)人 員能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，當(dāng)不能僅以本實(shí)施例來(lái)限定本發(fā)明的專(zhuān)利范圍，即凡 依本發(fā)明所揭示的精神所作的同等變化或修飾，仍落在本發(fā)明的專(zhuān)利范圍內(nèi)。
權(quán)利要求
1、 一種利用深亞微米技術(shù)制造高電壓的裝置，其特征在于包括下列步驟提供一基板，該基板包含，一柵極結(jié)構(gòu)，位于該基板上，該柵極結(jié)構(gòu)由下而上依次由一柵極氧化層及一多晶硅層組成，該柵極結(jié)構(gòu)兩側(cè)有一源/漏極區(qū)，該源/漏極區(qū)內(nèi)分別有一第一離子摻雜區(qū)及一第二離子摻雜區(qū)，該第一離子摻雜區(qū)及該第二離子摻雜區(qū)并未貫穿該源/漏極區(qū)；沉積一介電層于該柵極結(jié)構(gòu)上；用一干式非等向性刻蝕方式對(duì)該介電層進(jìn)行間隙壁刻蝕形成柵極間隙壁；形成一圖案化金屬圖案化金屬硅化物層于該第一離子摻雜區(qū)及該第二離子摻雜區(qū)上，該圖案化金屬層的水平寬度小于該第一離子摻雜區(qū)及該第二離子摻雜區(qū)的水平寬度。
2、 根據(jù)權(quán)利要求l所述的利用深亞微米技術(shù)制造高電壓的裝置，其特征在于該第一離 子摻雜區(qū)及該第二離子摻雜區(qū)系屬相同離子摻雜。
3、 根據(jù)權(quán)利要求1所述的利用深亞微米技術(shù)制造高電壓的裝置，其特征在于該第一離 子摻雜區(qū)及該第二離子摻雜區(qū)系P+型離子摻雜或N—型離子摻雜。
4、 根據(jù)權(quán)利要求l所述的利用深亞微米技術(shù)制造高電壓的裝置，其特征在于該圖案化 金屬圖案化金屬硅化物層形成的圖案化為通過(guò)一圖案化光致抗蝕涂層形成。
5、 根據(jù)權(quán)利要求1所述的利用深亞微米技術(shù)制造高電壓的裝置，其特征在于該圖案化 金屬圖案化金屬硅化物層形成的圖案化所經(jīng)過(guò)的刻蝕工藝為一干式刻蝕及一濕式刻蝕。
6、 一種MOS組件的結(jié)構(gòu)，包括具有半導(dǎo)體組件的基板，其特征在于該基板包含 一柵極結(jié)構(gòu)，由下而上依次由一柵極氧化層及一多晶硅層組成；該柵極結(jié)構(gòu)之源/漏極區(qū)位于該柵極結(jié)構(gòu)的兩側(cè)內(nèi)， 一第一離子摻雜區(qū)及一第二離子摻雜 區(qū)分別位于該柵極結(jié)構(gòu)的源/漏極之內(nèi)；一圖案化金屬圖案化金屬硅化物層，位于該柵極結(jié)構(gòu)、該第一離子摻雜區(qū)及該第二離子 摻雜區(qū)上，位于該第一離子摻雜區(qū)及該第二離子摻雜區(qū)上的該圖案化金屬圖案化金屬硅化物 層其水平寬度小于該第一離子摻雜區(qū)及該第二離子摻雜區(qū)，通過(guò)該圖案化金屬圖案化金屬硅 化物層來(lái)降低柵極結(jié)構(gòu)及源/漏極與外部連接的接觸電阻及繼續(xù)維持柵極結(jié)構(gòu)的擊穿電壓。
7、 根據(jù)權(quán)利要求6所述的MOS組件的結(jié)構(gòu)，其特征在于該第一離子摻雜區(qū)及該第二離 子摻雜區(qū)系屬相同離子摻雜。
8、 根據(jù)權(quán)利要求6所述的M0S組件的結(jié)構(gòu)，其特征在于該第一離子摻雜區(qū)及該第二離 子摻雜區(qū)系P+型離子摻雜或N一型離子摻雜。
9、 根據(jù)權(quán)利要求6所述的M0S組件的結(jié)構(gòu)，其特征在于該圖案化金屬圖案化金屬硅化 物層形成的圖案化是通過(guò)一圖案化光致抗蝕涂層形成。
10、根據(jù)權(quán)利要求6所述的M0S組件的結(jié)構(gòu)，其特征在于該圖案化金屬圖案化金屬硅 化物層形成的圖案化所經(jīng)過(guò)的刻蝕工藝為一干式刻蝕及一濕式刻蝕。
全文摘要
本發(fā)明一種利用深亞微米技術(shù)制造高電壓裝置的方法，于源/漏極內(nèi)之高濃度離子區(qū)(第一離子區(qū)及第二離子區(qū))上與門(mén)極結(jié)構(gòu)上，設(shè)有圖案化金屬硅化物層。位于第一離子區(qū)及第二離子區(qū)上的圖案化金屬硅化物層的水平寬度，小于第一離子區(qū)及第二離子區(qū)的水平寬度。此種柵極結(jié)構(gòu)能保持原有的高擊穿電壓的特性，于柵極結(jié)構(gòu)上及第一離子區(qū)及第二離子區(qū)上的圖案化金屬硅化物，可以降低與外部導(dǎo)電層連接時(shí)的接觸電阻，增加與硅基板的附著性。
文檔編號(hào)H01L29/43GK101286451SQ20071003943
公開(kāi)日2008年10月15日 申請(qǐng)日期2007年4月12日 優(yōu)先權(quán)日2007年4月12日
發(fā)明者高榮正 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司