專利名稱：薄膜晶體管陣列基板的制造方法
技術領域：
本發(fā)明涉及一種陣列基板的制造方法，特別是涉及一種用于液晶顯 示裝置的可減小寄生電容的薄膜晶體管陣列基板的制造方法。
背景技術：
使用薄膜晶體管(TFT)的有源矩陣液晶顯示器件(AMLCD)已經(jīng)成為平 板顯示的主流技術。用于TFT-LCD的TFT—般包括柵極，作為柵極掃描 線的一部分；半導體層，形成溝道；源極，作為數(shù)據(jù)線的一部分；以及漏 電，面對半導體層上的源極，并與像素電極間電氣連接。TFT—般用作開 關元件，其作用是使得通過柵極掃描線傳遞到柵極的電氣信號能夠控制經(jīng) 由數(shù)據(jù)線傳遞來的數(shù)據(jù)信號向像素電極的傳送。
半導體層可以由多種材料形成，這些材料可能是非晶硅、多晶硅或
其他無機單質半導體材料，或者無機化合物半導體材料如氧化鋅(Zn0)、 硫化鎘(CdS)、硒化鎘(CdSe)等，或者有機半導體材料。TFT根據(jù)此類 半導體材料與柵極的相對位置可以分為底部柵極型和頂部柵極型?，F(xiàn)在的 實踐中，非晶硅TFT多是底部柵極型，多晶硅TFT多是頂部柵極型。在多 數(shù)情況下，源極與漏極都會與柵極形成一定面積的交疊區(qū)域。這部分交疊 區(qū)域會形成寄生電容。寄生電容會增大數(shù)據(jù)線的驅動負載，并且柵極的電 壓變化會耦合到漏極，從而影響充電或放電后的TFT-LCD相應行的像素的 電壓值。這個柵極耦合電壓對像素電壓值的影響通常從液晶像素的公共電
極來補償。如果補償不當，會帶來直流殘留效應，導致畫面殘像的發(fā)生，
并且可能發(fā)生畫面閃爍。即使公共電極電壓(Vcom)能夠很好地進行補償， 柵極耦合電壓仍然可能帶來問題。因為Vcom同一時刻只能設定為一個值， 而在陣列基板側由于信號延時導致不同區(qū)域掃描信號波形不同，柵極耦合 電壓有差異，因此公共電極的補償不能夠實現(xiàn)不同區(qū)域的區(qū)別化補償。如 果能夠減小漏極與柵極之間的寄生電容，就可以減小耦合電壓。
柵極耦合電壓主要是由于寄生電容的耦合效應引起的。 一般來說， 其值與柵極掃描線高低電壓差大小成正比，與柵極掃描線與像素側電極間 耦合電容值近似成正比，與像素電容成反比。對非晶硅TFT-LCD而言，其 公式可近似表示如下
-Vfeedthrough= (Voff-Von)*Cgd/Cpixel
其中，Vfeedthrough為柵電極耦合電壓幅值大小，Voff與Von分別 為柵極掃描線在低電壓與高電壓時的電壓值，Cpixel為像素電極電容， 包括寄生電容。Cgd為柵極掃描線與像素電極間的耦合電容，該電容主要 有柵極與連接像素電極的漏極形成的交疊部分構成。
另外，數(shù)據(jù)線與掃描柵電極線的金屬連線交疊的區(qū)域會形成寄生電 容，增大驅動集成電路(IC)的負載，使驅動IC輸出的信號發(fā)生波形變 形，時間上發(fā)生延時。
發(fā)明內(nèi)容
本發(fā)明解決的技術問題在于提供 一種薄膜晶體管陣列基板的制造方 法，通過該方法制造出來的薄膜晶體管陣列基板在不影響TFT溝道區(qū)特性 的前提下，增加相應金屬層交疊區(qū)域的絕緣層厚度以減小交疊區(qū)域的寄生 電容。
為達上述目的，本發(fā)明提供了 一種薄膜晶體管陣列基板的制造方法， 包括如下步驟:在一透明基板上形成一柵極層圖案及與所述柵極電氣連接 的一柵極掃描線;使用半曝光掩模版通過光刻與兩次絕緣層薄膜生長形成
具有不同厚度的柵極絕緣層；形成半導體層；形成溝道區(qū)、漏極/源極以 及與源極電氣連接的數(shù)據(jù)線，并定義出像素區(qū)域；在漏極上方形成鈍化絕 緣層，并在鈍化絕緣層上刻蝕出接觸孔；在透明基板表面形成像素電極。
所述的半曝光掩模版具有非曝光區(qū)、半曝光區(qū)和曝光區(qū)，溝道區(qū)相對 應的為非曝光區(qū)，柵極與漏極或源極交疊區(qū)域、柵極掃描線與數(shù)據(jù)線交疊 區(qū)域相對應的為半曝光區(qū)，像素區(qū)域相對應的為全曝光區(qū)。
所述的柵極層上還形成有與柵極掃描線平行的公共電極線，所述數(shù)據(jù) 線與公共電極線交疊區(qū)域相對應的為掩模版的半曝光區(qū)。
本發(fā)明還提供了另一種薄膜晶體管陣列基板的制造方法,包括如下步 驟在一透明基板上方依序形成第一金屬層和一較厚的柵極絕緣膜，使用 半曝光掩模板進行刻蝕減薄后形成一柵極及與所述柵極電氣連接的一柵 極掃描線，并形成具有不同厚度的柵極絕緣層；形成半導體層；形成溝道 區(qū)、漏極/源極以及與源極電氣連接的數(shù)據(jù)線，并定義出像素區(qū)域；在漏 極上方形成鈍化絕緣層，并在鈍化絕緣層上刻蝕出接觸孔；在透明基板表 面形成像素電極。
所述的半曝光掩模版具有非曝光區(qū)、半曝光區(qū)和曝光區(qū)，溝道區(qū)對應 的為半曝光區(qū)，柵極與漏極或源極交疊區(qū)域、柵極掃描線與數(shù)據(jù)線交疊區(qū) 域相對應的為非曝光區(qū)，像素區(qū)域相對應的為全曝光區(qū)。 所述的第一金屬層上還形成有與柵極掃描線平行的公共電極線，所述 數(shù)據(jù)線與公共電極線交疊區(qū)域相對應的為非曝光區(qū)域。
基于上述構思，本發(fā)明的薄膜晶體管陣列基板的制造方法，通過使用 半曝光掩模版增加一次絕緣層的生長過程或者是先形成較厚的絕緣層然 后進行刻蝕減薄的方法，可保持不需要增加絕緣層厚度的TFT溝道區(qū)域的 厚度不變；而在需要增加絕緣層厚度的區(qū)域增加厚度，并在半導體層的沉 積之前完成厚度差異化絕緣層的制作工藝。不論是數(shù)據(jù)線與柵極掃描線的 交疊區(qū)域，還是源極或漏極與柵極的交疊區(qū)域，或者是數(shù)據(jù)線與公共電極
線之間的交疊區(qū)域，其交疊寄生電容都可以用如下公式描述 C=Epsilon*Area/Thickness—of—dielectric
其中，C為寄生電容，Epsilon為絕緣層的介電常數(shù)， Thickness—of—dielectric為絕緣層厚度。由上式可以看出寄生電容值與 絕緣層厚度成反比，本發(fā)明通過增加絕緣層厚度來減小寄生電容值。
為了更進一步了解本發(fā)明的特征及技術內(nèi)容,請參閱以下有關本發(fā)明 的詳細說明與附圖。然而附圖僅供參考與輔助說明用，不構成對本發(fā)明的 限制。
圖1 ~圖4為本發(fā)明實施例的薄膜晶體管的陣列基板的制造流程的俯
視示意圖及其剖面示意圖U-ID為形成不同厚度絕緣層的工藝流程的俯視示意圖及其剖面
示意圖2A、 2B為半導體層、源極/漏極的形成過程的俯視示意圖及其剖面
示意圖3A、 3B為鈍化絕緣層、接觸孔的形成過程的俯視示意圖及其剖面 示意圖4A、 4B為像素電極形成過程的俯視示意圖及其剖面示意圖； 圖5為本發(fā)明另一實施例的薄膜晶體管的陣列基板的制造流程的俯 視示意圖及其剖面示意圖。
圖中:
100:透明基板101:第一掩模板
101a:非曝光區(qū)101b:半曝光區(qū)101c:曝光區(qū)
102:柵極103:柵極掃描線
104:公共電極線105:柵極絕緣層
105a:第一絕緣層105b:第二絕緣層
106:光刻膠107:第二絕緣層膜108: TFT溝道區(qū)
201:第二掩模版
201a:非曝光區(qū)201b:半曝光區(qū)201c:曝光區(qū)
202:非晶硅半導體層203:摻雜非晶硅半導體層
204:源極205:漏極 206:數(shù)據(jù)線
207:像素區(qū)域
301:第三掩模板302:鈍化絕緣層303:接觸孔
401:第四掩模版402:像素電極
510:第一金屬層511:柵極絕緣膜
501:第一掩模板
501a:非曝光區(qū)
501b:半曝光區(qū)
501c:曝光區(qū)
502:柵極
503:柵極掃描線
504:公共電極線
505:柵極絕緣層
506:光刻膠
508:溝道區(qū)
具體實施例方式
下面結合附圖及典型實施例對本發(fā)明作進一步說明。 實施例1
圖1 ~圖4為本發(fā)明實施例的薄膜晶體管的陣列基板的制造流程的俯
視示意圖及其剖面示意圖1A 1D為形成不同厚度絕緣層的工藝流程的俯視示意圖及其剖面
示意圖。
參照圖1A、 1B，首先提供透明基板IOO，透明基板100為玻璃基板或 是塑膠基板。然后在透明基板100上依次形成一第一金屬層(Ml)和第一 絕緣層薄膜(圖中未示出)，并進行第一道光掩膜制造程序，利用第一掩 模板101形成一柵極102及與所述柵極102電氣連接的一柵極掃描線103、
與柵極掃描線103平行的公共電極線104及第一柵極絕緣層105a;柵極 絕緣層105a，覆蓋住柵極102、柵極掃描線103和公共電極線104。
第一金屬層的材料可以為鉻(Cr)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁 Ul)等金屬或合金，柵極絕緣層105a的材料可以為氮化硅(SiNx)、氧 化硅(SiOx)或氮氧化硅。第一掩模板101為半曝光掩模板，具有非曝光 區(qū)101a、半曝光區(qū)101b和全曝光區(qū)101c。對應TFT溝道區(qū)108的為非曝 光區(qū)101a,對應柵極102與漏極/源極交疊區(qū)域、柵極掃描線103與數(shù)據(jù)
線交疊區(qū)域及數(shù)據(jù)線與公共電極線交疊區(qū)域的為半曝光區(qū)101b,對應像 素區(qū)域的為全曝光區(qū)101c。
參照圖1B，光刻膠106對應掩模版101的曝光區(qū)不同，形成厚度不 同的區(qū)域?？涛g去除未受光刻膠106保護的第一絕緣層薄膜和第一金屬 層，將在有光刻膠106的區(qū)域形成柵極圖案和柵極絕緣層圖案，然后進行 光刻膠減薄，去除半曝光區(qū)101b對應區(qū)域的光刻膠，保留非曝光區(qū)101a 對應區(qū)域的光刻膠106,如TFT溝道區(qū)108。接著，參考圖1C，沉積具有 一定厚度的第二絕緣層膜107，然后去除溝道區(qū)的光刻膠106，并將沉積 在光刻膠106上面的第二層絕緣膜一并去除，形成第二絕緣層105b,從 而在透明基板100上不同區(qū)域形成不同厚度的絕緣層105。
參照圖2A、 2B，接下來在透明基板100上方依次進行本征非晶硅 (a-si )半導體薄膜、摻雜非晶硅(n+a-si )半導體薄膜與第二金屬層(M2 ) (圖中未繪示)的沉積和生長，利用第二道掩模板201在第二金屬層上刻 蝕出源極204、漏極205的圖案及與源極204電氣連接的數(shù)據(jù)線206,并 形成非晶硅半導體層202摻雜非晶硅半導體層203的圖案；接著進行光刻 膠減薄，去除半曝光區(qū)201b對應的光刻膠，并進行刻蝕工藝將溝道區(qū)108 處的M2及摻雜非晶硅半導體層203去除。第二金屬層的材料可以為鉻 (Cr)、鵠(W)、鈥(Ti)、鉬(Mo)、鋁(Al)等金屬或合金。數(shù)據(jù)線206 和柵極掃描線103交叉定義出像素區(qū)域207。
所述第二掩模版201同樣具有非曝光區(qū)201a、半曝光區(qū)201b和曝光 區(qū)201c。與第一道掩模版光刻工藝類似，進行光刻膠減薄后，再進行對 非晶硅的刻蝕工藝，將溝道區(qū)108的摻雜非晶硅去除，形成溝道區(qū)108。
接著，參照圖3A、 3B,在透明基板100上方沉積絕緣層(圖中未繪 示)，并進行第三道光掩膜制造工藝，利用第三道掩模版301對絕緣層進 行刻蝕，以形成圖案化的鈍化絕緣層302和接觸孔303。鈍化絕緣層302
的材料為氧化硅、氮化硅、氣氧化硅等。
最后，參照圖4A、 4B,在透明基板100上方沉積透明導電層(圖中 未繪示)，然后利用第四道掩模版401形成圖案化的像素電極402。其中 透明導電層的材料可以為氧化銦錫或氧化銦鋅。
經(jīng)過以上步驟，形成了具有差異化絕緣層厚度的薄膜晶體管陣列基板。
實施例2
圖5為本發(fā)明另一實施例的薄膜晶體管的陣列基板的制造流程的俯 視示意圖及其剖面示意圖。
參照圖5A,在透明基板100上依次形成一第一金屬層510和一柵極 絕緣膜511,并進行第一道光掩膜制造程序，利用第一掩模板501形成一 柵極502及與所述柵極502電氣連接的一柵極掃描線503、與柵極掃描線 503平行的公共電極線504及柵極絕緣層505;柵極絕緣層505，覆蓋住 柵極502、柵極掃描線503和公共電極線504。
第一掩模板501為半曝光掩模板,具有非曝光區(qū)501a、半曝光區(qū)501b 和全曝光區(qū)501c。對應TFT溝道區(qū)508的為半曝光區(qū)501b,對應柵極102 與漏極/源極交疊區(qū)域、柵極掃描線103與數(shù)據(jù)線交疊區(qū)域及數(shù)據(jù)線與公 共電極線交疊區(qū)域的為非曝光區(qū)501a，對應像素區(qū)域的為全曝光區(qū)501c。
接著，參考圖5B，光刻膠506對應掩模版501的曝光區(qū)不同，形成
厚度不同的區(qū)域。刻蝕去除未受光刻膠506保護的絕緣層薄膜和第一金屬 層，將在有光刻膠506的區(qū)域形成柵極圖案和柵極絕緣層圖案，然后進行
光刻膠減薄，去除半曝光區(qū)501b對應區(qū)域的光刻膠，如TFT溝道區(qū)508， 保留非曝光區(qū)501a對應區(qū)域的光刻膠506。接著，參考圖5c,刻蝕絕緣 層505，使光刻膠506完全被去除區(qū)域的絕緣層厚度減薄到期望值。將光
刻膠全部去除。如此，在透明基板ioo上不同區(qū)域形成不同厚度的柵極絕
緣層505。
后續(xù)工藝與實施例l對應圖2, 3， 4的步驟一樣。
綜上所述，本發(fā)明實施例方法與現(xiàn)有的制造方法相比具有如下優(yōu)點 (1)在不改變TFT溝道區(qū)108、 508的結構，保持TFT特性的情況下，減 小了柵極102、 502與漏極205之間的寄生電容，從而減小了柵極掃描線 103、 503與像素電極402之間的電氣信號的相互耦合，減小了柵極耦合 電壓幅值，減小了柵極耦合電壓對公共電極補償?shù)囊螅?2)減小數(shù)據(jù)線 206與柵極掃描線103、 503之間的耦合電容，也減小了數(shù)據(jù)線206與公 共電極線104、 504間的偶合電容，從而減小了在數(shù)據(jù)線206上傳輸?shù)男?號波形失真，并減小了在柵極掃描線103、 503上傳輸掃描信號的波形失 真的程度，更容易將準確的信號電壓在合理的時間寫入相應的像素；(3) 在不改變TFT溝道區(qū)108、 508結構，保持TFT特性的情況下，減小了柵 極102、 502與源極204之間的寄生電容，從而減小了數(shù)據(jù)線206與柵極 掃描線103、 503之間的電氣信號的相互耦合，降低了柵極掃描線103、 503和數(shù)據(jù)線206上傳輸信號的負載。
權利要求
1.一種薄膜晶體管陣列基板的制造方法，包括如下步驟在一透明基板上形成一柵極及與所述柵極電氣連接的一柵極掃描線；使用半曝光掩模版通過光刻與兩次絕緣層薄膜生長形成具有不同厚度的柵極絕緣層；形成半導體層；形成溝道區(qū)、漏極/源極以及與源極電氣連接的數(shù)據(jù)線，并定義出像素區(qū)域；在漏極上方形成鈍化絕緣層，并在鈍化絕緣層上刻蝕出接觸孔；在透明基板表面形成像素電極。
2. 根據(jù)權利要求l所述的制造方法，其特征在于所述的半曝光 掩模版具有非曝光區(qū)、半曝光區(qū)和曝光區(qū)，溝道區(qū)對應的為非曝光區(qū) 區(qū)，柵極與漏極或源極交疊區(qū)域、柵極掃描線與數(shù)據(jù)線交疊區(qū)域相對 應的為半曝光區(qū)，像素區(qū)域相對應的為全曝光區(qū)。
3. 根據(jù)權利要求2所述的制造方法，其特征在于所述的柵極層 上還形成有與柵極掃描線平行的公共電極線，所述數(shù)據(jù)線與公共電極 線交疊區(qū)域相對應的為半曝光區(qū)。
4. 一種薄膜晶體管陣列基板的制造方法，包括如下步驟 在一透明基板上方依序形成第一金屬層和一較厚的柵極絕緣膜，使用半曝光掩模板進行刻蝕減薄后形成一柵極及與所述柵極電氣連接 的一柵極掃描線，并形成具有不同厚度的柵極絕緣層；形成半導體層；形成溝道區(qū)、漏極/源極以及與源極電氣連接的數(shù)據(jù)線，并定義出像素區(qū)域；在漏極上方形成鈍化絕緣層，并在鈍化絕緣層上刻蝕出接觸孔； 在透明基板表面形成像素電極。
5. 根據(jù)權利要求4所述的制造方法，其特征在于所述的特征在 于所述的半曝光掩模版具有非曝光區(qū)、半曝光區(qū)和曝光區(qū)，溝道區(qū)對 應的為半曝光區(qū)域，柵極與漏極或源極交疊區(qū)域、柵極掃描線與數(shù)據(jù) 線交疊區(qū)域相對應的為非曝光區(qū)，像素區(qū)域相對應的為全曝光區(qū)。
6. 根據(jù)權利要求5所述的制造方法，其特征在于所述的第一金 屬層上還形成有與柵極掃描線平行的公共電極線，所述數(shù)據(jù)線與公共 電極線交疊區(qū)域相對應的為非曝光區(qū)。
全文摘要
本發(fā)明公開了一種薄膜晶體管陣列基板的制造方法，包括如下步驟在一透明基板上形成一柵極層圖案及與所述柵極電氣連接的一柵極掃描線；使用半曝光掩模版通過光刻與兩次絕緣層薄膜生長形成具有不同厚度的柵極絕緣層；形成半導體層；形成溝道區(qū)、漏極/源極以及與源極電氣連接的數(shù)據(jù)線，并定義出像素區(qū)域；在漏極上方形成鈍化絕緣層，并在鈍化絕緣層上刻蝕出接觸孔；在透明基板表面形成像素電極。
文檔編號H01L21/84GK101101892SQ20071004345
公開日2008年1月9日 申請日期2007年7月5日 優(yōu)先權日2007年7月5日
發(fā)明者李俊峰, 李喜峰 申請人:上海廣電光電子有限公司