專利名稱：一種cmos工藝兼容的懸浮式可變電容的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種提供與CMOS工藝兼容的懸浮式可變電容的制作 方法，所述的器件采用不超過12(TC的低溫工藝，能夠與CMOS (互補金屬 氧化物半導(dǎo)體)工藝相兼容實現(xiàn)射頻電路的單硅片上集成。屬于射頻微機械 器件和電路技術(shù)應(yīng)用領(lǐng)域。
背景技術(shù)：
隨著射頻技術(shù)的應(yīng)用越來越廣泛，對于高性能可變電容的要求，使得這 方面的研究越來越多。硅微機械加工技術(shù)具有一些表面CMOS工藝所沒有 的特點，它擴(kuò)展了器件設(shè)計的能力。從傳統(tǒng)的兩維器件擴(kuò)展到三維器件。隨 著無線通訊領(lǐng)域，對高靈敏度以和器件的低功耗的要求，特別的需要一些高 性能的射頻器件，如手機、衛(wèi)星通訊、射頻識別以及各種無線網(wǎng)絡(luò)。
可變電容是通訊電路中應(yīng)用較為廣泛的一種無源器件，或稱為變抗器。 它廣泛應(yīng)用在低噪聲放大器、諧波發(fā)生器以及頻率控制中。傳統(tǒng)的可變電容 利用pn結(jié)或者schottky-barrier (肖特勢壘)結(jié)構(gòu)制造在硅或者砷化鉀襯底上， 隨著MEMS的優(yōu)勢逐漸明顯，越來越多的研究者從事微機械可變電容的研 究，這些微機械可變電容通過調(diào)節(jié)器件物理尺寸來改變它們的電容值，電容 的介質(zhì)一般為空氣，能夠勾銷主要的介質(zhì)損耗。在MEMS可變電容的發(fā)展 過程中，平板式電容比較常見，這種電容結(jié)構(gòu)一般有一個懸浮的金屬上極板 可以通過靜電力驅(qū)動，改變上下金屬極板間的電容值。由于MEMS類型的 可變電容通過低阻的金屬材料來實現(xiàn)，它的Q值比傳統(tǒng)結(jié)構(gòu)pn結(jié)的可變電 容要高。1996年Young和Boser發(fā)表了第一個利用表面微機械工藝制作的通
過改變電容間距的可變電容[D. J. Yong, V. Malba, J丄Ou， A. F. Bernhardt and B. E. Boser， "A micromachined variable capacitor for monolithic low-noise VCOs ,，， rech. D/geWSo//<i Sto/e Seraor 爿c她tor ,由/2o/ ,
1988:128-131.]。但平板電容存在電容可變范圍不超過50%的理論限制，驅(qū) 動電壓較大，并且隨著電容值變化，電容的極板間距也相應(yīng)改變，使射頻(RF) 功率的承載能力受到影響。
為了解決平板式可變電容結(jié)構(gòu)中存在的不足，Larson等人在1991年第 一次報道利用表面微機械加工技術(shù)實現(xiàn)的變面積可變電容[L. E. Larson, R,H. Hackett, M. A. Melendes and R.F. Lohr， "Micromachined microwave actuator (MIMAC) technology-a new tuning approach for microwave integrated circuits" ZEE五Micra而ve aw/ M/〃/wefer-船ve Mo恥/她c "'rcw"s S，p， 1991: 27-30.]，
該器件為梳齒驅(qū)動，由于梳齒間的邊緣電容非常小，所以施加的電壓提高為 80—200V。電容從35fF變化到100fF，梳齒交疊間距從150微米變化到375 微米。梳齒驅(qū)動檢測的變面積可變電容能夠不受任何理論上可變比的限制， 線性度較好，射頻功率承受能力不受電容變化的影響。J.J.Yao等人在1998 年報道了一種懸浮式梳齒驅(qū)動檢測的變面積可變電容[J. J. Yao， S. Park and J. DeNatale， "High tuning-ratio MEMS-based tunable capacitors for RF communications applications" Sb/fcf iStafe Sewsor cmc/爿cfwafc^ ,rA;sAop， 1998:124-127.]，它利用深刻蝕單晶硅在SOI硅片上制作完成，最后為了降 低串聯(lián)電阻提高可變電容的Q值，又在梳齒表面覆蓋一薄層金屬來減小串聯(lián) 電阻。與上述間隙可變電容相比，這種結(jié)構(gòu)的電容可調(diào)節(jié)范圍，即可變比沒 有理論上的限制，已報道的器件的可變比為3.18: 1,也就是電容值變化了 218%，最高的甚至可以達(dá)到8.4:1。
但是目前的梳齒可變電容都是采用硅材料作為器件結(jié)構(gòu)，通過深刻蝕工 藝完成，串聯(lián)電阻較大，制造成本也較高。能否夠采用簡單的工藝且低成本， 又能與CMOS兼容的工藝步驟實現(xiàn)高性能的可變電容已成為本領(lǐng)域技術(shù)人 員渴望解決的技術(shù)難點，從而也引導(dǎo)出本發(fā)明的目的。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種與CMOS工藝兼容的懸浮式可變電容的制 作方法。從降低成本和減少工藝復(fù)雜程度考慮，本發(fā)明僅采用兩塊光刻版就 實現(xiàn)所述器件結(jié)構(gòu)。工藝步驟簡明，采用不超過12(TC的低溫工藝，便于 post-CMOS制造實現(xiàn)硅片上集成。為了制造懸浮式可變電容的結(jié)構(gòu)，首先在 硅片的表面，通過沉積或熱氧化方法覆蓋一層介質(zhì)膜，接著腐蝕定義出需要 釋放的介質(zhì)薄膜，電鍍形成懸浮式電容結(jié)構(gòu)，最后利用各向同性硅腐蝕氣體 移除器件底部周圍的硅襯底，釋放器件結(jié)構(gòu)。
由本發(fā)明提供的制作方法所制造的懸浮式可變電容結(jié)構(gòu)示意如圖1(1) 所示。整個結(jié)構(gòu)靠邊緣外框區(qū)域支撐，在底部的硅被移除后，器件懸浮在硅 片表面的特征。
綜上所述，本發(fā)明提供的一種CMOS工藝兼容的懸浮式可變電容，整 個結(jié)構(gòu)由兩邊的氧化硅或氮化硅介質(zhì)薄膜支撐。
本發(fā)明提供的旋轉(zhuǎn)式懸浮可變電容實現(xiàn)的具體工藝步驟是
1、 所選用的材料N型或P型硅片；采用熱氧化、低壓化學(xué)氣相沉積
(LPCVD)或用等離子體增強化學(xué)氣相沉積(PECVD)的方法在硅片表面 形成氧化硅或氮化硅介質(zhì)薄膜，作為整個器件結(jié)構(gòu)釋放后的支撐層，顧名思 義，本發(fā)明提供的懸浮式可變電容是懸浮在二氧化硅或氮化硅介質(zhì)薄膜上， 厚度為0.5 3微米；
2、 光刻出需要的各向異性腐蝕的區(qū)域并去除該區(qū)域氧化硅或者氮化硅 層，在硅片上濺射金屬種子層為鈦鵒/銅(即先濺射鈦鎢然后接著濺射銅， 下同)、鈦/金、鉻/銅、鉻/金、或鈦鎢/金，旋轉(zhuǎn)涂敷光刻膠厚度為1 10微 米，光刻定義出可變電容結(jié)構(gòu)形狀；
3、 電鍍一層0.5—9微米厚的金屬鎳，再接著電鍍一層0.2 0.5微米的 金層。該薄層金用來避免鎳在環(huán)境下被氧化。0.2微米厚度以上的金層是必 要的，可以實現(xiàn)對鎳的包覆；而比0.5微米再厚的金層將增加制造成本，并 不會進(jìn)一步提高電容性能。因此一般金層厚度為0.2 0.5微米，最后去除種 子層；
4、利用XeF2氣體進(jìn)行硅的各向同性腐蝕(XeF2氣體具有極好的腐蝕選 擇性，即只腐蝕硅不腐蝕其他任何材料)，器件底部周圍區(qū)域的硅全部被移 除，可變電容的結(jié)構(gòu)懸浮于硅片襯底的高度為5 70微米，整個器件結(jié)構(gòu)由 步驟1中形成的氧化硅介質(zhì)薄膜或氮化硅介質(zhì)薄膜在溝槽的兩邊支撐。
本器件為CMOS工藝兼容的方法制作，易于射頻電路的單片系統(tǒng)集成 和批量生產(chǎn)，并且器件結(jié)構(gòu)堅固能夠承受外界環(huán)境的高沖擊與振動。
綜上所述，本發(fā)明提供的與CMOS工藝兼容的懸浮式可變電容的結(jié)構(gòu) 及制作方法具有以下四個特點。
1、 整個器件采用與CMOS工藝兼容的不超過120"C低溫工藝，不會對 已形成的CMOS器件造成影響。
2、 利用不超過12(TC低溫電鍍工藝形成可變電容結(jié)構(gòu)層，并在表面覆蓋 一薄層抗氧化的金。
3、 采用干法各向同性腐蝕將器件結(jié)構(gòu)懸浮于硅片表面，僅通過邊緣外 框處的氧化硅或氮化硅介質(zhì)薄膜支撐。所形成懸浮式電容結(jié)構(gòu)中的中間電容 梳齒結(jié)構(gòu)，通過兩端折疊梁支撐連接到外框上。
4、 本發(fā)明中所提供的制作方法，技術(shù)簡單，成本低且成品率高。


圖l:懸浮式可變電容結(jié)構(gòu)與截面示意圖
(1) 懸浮電容結(jié)構(gòu)示意圖
(2) 懸浮電容截面示意圖
圖2:絕緣式可變電容的原理，制作流程和器件
(1) 絕緣式可變電容制作流程
(2) 制作完成器件
圖3:絕緣式可變電容測試結(jié)果 (1)電容變化值與驅(qū)動電壓的關(guān)系 (2) Q值與電容值的射頻特性 圖中-
1、驅(qū)動部分；2、敏感電容部分；3、薄層金；4、鎳金屬；5、金屬種 子層；6、氧化硅層或氮化硅介質(zhì)薄膜層；7、 XeF2氣體腐蝕移除部分；8、 絕緣橋；9、硅襯底
具體實施例方式
實施例與CMOS工藝兼容的電鍍懸浮式可變電容的制作
利用CMOS工藝兼容的方法制作電鍍懸浮式可變電容，整個工藝溫度
不超過12(TC。 一種可能的制作實施方式以和實際制作的器件如圖2 (1)和 (2)所示，其中(1)表示沿(2)中AA'視角制作過程。本器件的實施不
僅限于此工藝流程。結(jié)合

如下
1、 所選用的材料4英寸N型或P型(100)硅片，電阻率3 8Q'cm， 硅片厚450il0(im，硅片切邊的角度誤差<1%;采用離子體增強化學(xué)氣相沉 積(PECVD)的方法在硅片表面形成氧化硅薄膜，作為整個器件結(jié)構(gòu)釋放后 的支撐層，厚度為1 3微米；光刻出各向異性腐蝕的區(qū)域，去除該區(qū)域內(nèi) 的氧化層，如圖2 (1)中a所示；
2、 在硅片上濺射金屬種子層(鈦鎢和銅)，旋轉(zhuǎn)涂膠，光刻膠厚度為9 IO微米，光刻出可變電容結(jié)構(gòu)形狀，如圖2 (1)中b所示；
3、 電鍍金屬鎳和一層防止鎳被氧化的薄層金作為可變電容的結(jié)構(gòu)，金 屬鎳的厚度為7 9微米，薄層金厚度為0.5微米，然后去除種子層，如圖2
(1)中C所示；
4、 利用XeF2氣體進(jìn)行硅的各向同性腐蝕(XeF2氣體具有極好的腐蝕選 擇性，即只腐蝕硅不腐蝕其他任何材料)，電容周圍區(qū)域的硅全部被移除， 懸浮于硅片襯底的高度為30 50微米，整個電容結(jié)構(gòu)由步驟1中形成的氧 化硅薄膜在兩邊支撐，如圖2 (1)中d所示。
權(quán)利要求
1、一種與CMOS工藝兼容的懸浮式可變電容的制作方法，其特征在于先在硅片的表面覆蓋一層介質(zhì)薄膜，接著腐蝕定義出需要釋放的區(qū)域的介質(zhì)薄膜，電鍍形成懸浮式電容結(jié)構(gòu)，最后采用XeF2氣體各向同性干法腐蝕移除器件底部周圍的硅襯底，釋放器件結(jié)構(gòu)。
2、 按權(quán)利要求1所述的與CMOS工藝兼容的懸浮式可變電容的制作方 法，其特征在于工藝步驟是(a) 選用雙拋的(100)硅片，且在硅片的表面覆蓋形成一層氧化硅或 氮化硅的介質(zhì)薄膜；(b) 光刻出各向同性腐蝕的區(qū)域并去除區(qū)域內(nèi)的氧化硅層或氮化硅層；(c) 在硅片上濺射金屬種子層，旋轉(zhuǎn)涂敷光刻膠，光刻、顯影定義出 可變電容形狀，電鍍一層金屬鎳，然后再電鍍一層用來防止鎳在空氣中被氧 化的薄層金作為可變電容的金屬結(jié)構(gòu)層；(d) 去除金屬種子層后，利用XeF2氣體進(jìn)行各向同性腐蝕，暴露出的 硅被全部移除，可變電容懸浮于硅片襯底上，整個器件由步驟(a)形成的 氧化硅或氮化硅介質(zhì)薄膜在溝槽兩邊支撐。
3、 按權(quán)利要求1或2所述的與CMOS工藝兼容的懸浮式可變電容的制 作方法，其特征在于所述的硅片為N型或P型。
4、 按權(quán)利要求1或2所述的與CMOS工藝兼容的懸浮式可變電容的制 作方法，其特征在于硅片上覆蓋的一層氧化硅或氮化硅薄膜的厚度為 0.5-3|Lim，它是采用熱氧化、低壓化學(xué)氣相沉積或等離子體增強化學(xué)氣相沉 積的方法在硅片表面形成的。
5、 按權(quán)利要求2所述的與CMOS工藝兼容的懸浮式可變電容的制作方 法，其特征在于濺射的金屬種子層為鈦鎢/銅、鈦/金、鉻/銅、鉻/金、或鈦 鎢/金。
6、 按權(quán)利要求2所述的與CMOS工藝兼容的懸浮式可變電容的制作方 法，其特征在于電鍍金屬鎳層的厚度為0.5 9微米，在鎳的表面電鍍的金層 厚度為0.2 0.5微米。
7、 按權(quán)利要求2所述的與CMOS工藝兼容的懸浮式可變電容的制作方 法，其特征在于可變電容的結(jié)構(gòu)懸浮于硅片襯底的高度為5 70微米。
8、 按權(quán)利要求2所述的與CMOS工藝兼容的懸浮式可變電容的制作方 法，其特征在于旋轉(zhuǎn)涂敷光刻膠的厚度為1一10微米。
9、 按權(quán)利要求1所述的與CMOS工藝兼容的懸浮式可變電容的制作方 法，其特征在于懸浮式電容的結(jié)構(gòu)中的中間的電容梳齒結(jié)構(gòu)通過兩端折疊梁 支撐連接到外框上。
全文摘要
本發(fā)明涉及一種與CMOS工藝兼容的懸浮式可變電容的制作方法，其特征在于利用電鍍工藝形成器件結(jié)構(gòu)并通過XeF₂氣體各向同性腐蝕，部分移除襯底的硅材料釋放可變電容結(jié)構(gòu)，降低襯底損耗。懸浮的電容結(jié)構(gòu)由兩邊的氧化硅層支撐。本發(fā)明采用不超過120℃的低溫工藝在普通硅片上實現(xiàn)一種高Q值、低電壓和大可變范圍的可變電容，工藝步驟簡明，成品率高，整個器件的制作方法與CMOS工藝相兼容。
文檔編號H01L21/02GK101110354SQ20071004429
公開日2008年1月23日 申請日期2007年7月27日 優(yōu)先權(quán)日2007年7月27日
發(fā)明者李昕欣, 磊 顧 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所