專利名稱：使用通路和重配線的層疊封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及層疊封裝，更具體地涉及使用重配線和焊球的層疊封裝。
背景技術(shù)：
隨著電子產(chǎn)品的性能的改進，已經(jīng)開發(fā)將數(shù)量越來越多的封裝安裝到尺寸有限的基板的技術(shù)。一般來說，在層疊封裝中，將一個半導(dǎo)體芯片安裝在基板上，這增大了得到期望容量的困難。
增加存儲芯片容量的方法之一是提高集成度，也就是在有限空間中增加單元數(shù)目。然而該方法需要使用涉及精細(xì)設(shè)計規(guī)則的高精度工藝并導(dǎo)致較長的研發(fā)時間。因此，有人開發(fā)層疊技術(shù)以容易地實現(xiàn)高集成度，而層疊技術(shù)的開發(fā)也越來越受到注目。
在半導(dǎo)體產(chǎn)業(yè)中，術(shù)語“層疊”表示垂直地布置至少兩個半導(dǎo)體芯片以增加存儲容量。例如將兩個256M DRAM芯片層疊在一起，可以在單一封裝內(nèi)配置形成512M DRAM。此外層疊技術(shù)具有提高封裝密度和封裝面積的使用效率的優(yōu)點。
對于層疊至少兩個半導(dǎo)體芯片，本領(lǐng)域中已知的是將至少兩個半導(dǎo)體芯片層疊在一個封裝中的方法，以及層疊至少兩個封裝的方法。
圖1是示出了以第一方法制造的傳統(tǒng)層疊封裝的剖面視圖。參考圖1，在芯片周圍具有接合焊墊112、122和132的三個不同尺寸的半導(dǎo)體芯片110、120和130，堆疊在印刷電路板(以下簡稱為PCB)100上。半導(dǎo)體芯片110、120和130的接合焊墊112、122和132分別和PCB 100的電路圖形102通過金屬布線140連接。由成型材料150成型包括半導(dǎo)體芯片110，120和130以及金屬布線140的PCB 100上表面。提供與外部電路電連接的焊球160附著在PCB 100的下表面。
然而，在從上述構(gòu)造方法得到的傳統(tǒng)層疊封裝中，由于接合焊墊112、122和132形成于半導(dǎo)體芯片110、120和130的周圍并通過金屬布線140連接到PCB 100的電路圖形102，因此無法堆疊相同尺寸的半導(dǎo)體芯片，除非在兩個相接的半導(dǎo)體芯片之間加入包含吸振材質(zhì)的膠帶。此外，由于傳統(tǒng)層疊封裝中是由金屬布線140形成電連接，因此難以將該層疊封裝應(yīng)用于高速產(chǎn)品。此外傳統(tǒng)層疊封裝中的布線回路(wire loop)也會增大封裝的尺寸。

發(fā)明內(nèi)容
本發(fā)明的實施例涉及一種層疊封裝，其可以層疊相同尺寸的半導(dǎo)體芯片而不需要使用包含吸振材質(zhì)的膠帶。
此外，本發(fā)明的實施例涉及一種層疊封裝，其可以容易地應(yīng)用于高速產(chǎn)品。
另外，本發(fā)明的實施例涉及一種層疊封裝，其可以減小整體尺寸。
在一個實施例中，層疊封裝包括印刷電路板(PCB)，其形成有電路圖形，且其上表面上具有電極端子而下表面具有焊球盤；至少兩個半導(dǎo)體芯片，以面向下的方式層疊在PCB上，每個半導(dǎo)體芯片具有形成于其上表面并連接到接合焊墊的第一重配線、形成為貫穿該半導(dǎo)體芯片且連接到第一重配線的硅通路、和形成于該半導(dǎo)體芯片的下表面并連接到該硅通路的第二重配線；第一焊球，夾置于彼此相對的層疊的半導(dǎo)體芯片的第一和第二重配線之間，由此在其間形成電連接和物理連接；第二焊球，夾置于層疊的半導(dǎo)體芯片最下面的半導(dǎo)體芯片的第一重配線和該印刷電路板的電極端子之間，由此在其間形成電連接和物理連接；成型材料，成型包括該層疊的半導(dǎo)體芯片的印刷電路板的上表面；以及第三焊球，附著在該印刷電路板的下表面的焊球盤上，作為安裝裝置。
該第一和第二重配線由銅形成。
該硅通路由銅或鎳/金形成。
每個硅通路包括形成于半導(dǎo)體芯片和硅通路之間的絕緣層。
層疊封裝包括形成于每個半導(dǎo)體芯片的上表面和下表面上的防焊漆(solder resist)，其僅露出部分的第一和第二重配線。
半導(dǎo)體芯片的尺寸相同，且半導(dǎo)體芯片的第一和第二重配線的尺寸也相同。
半導(dǎo)體芯片具有不同尺寸，且其中一個半導(dǎo)體芯片的第二重配線長度足以將第二重配線連接到另一個半導(dǎo)體芯片的對應(yīng)的第一重配線。


圖1是示出了傳統(tǒng)層疊封裝的剖面視圖。
圖2A和圖2B是根據(jù)本發(fā)明一個實施例的層疊封裝剖面視圖。
圖3是說明本發(fā)明實施例的層疊封裝的焊球固定結(jié)構(gòu)的仰視圖。
圖4是根據(jù)本發(fā)明另一實施例的層疊封裝剖面視圖。
具體實施例方式
在本發(fā)明中，硅通路(以下簡稱為“TSV”)和重配線分別形成于將被層疊的各個半導(dǎo)體芯片內(nèi)，并藉由彼此連接重配線而形成上述半導(dǎo)體芯片的層疊。
在本發(fā)明的層疊封裝中，TSV、重配線和焊球形成半導(dǎo)體芯片之間的電連接，這提供了諸多優(yōu)點。第一，藉由使電信號傳輸路徑最小化而使得可以將層疊封裝應(yīng)用于高速產(chǎn)品。第二，相同尺寸和不同尺寸的半導(dǎo)體芯片都可以容易地相互堆疊，而不需要在兩個相接的半導(dǎo)體芯片之間放置包含吸振材質(zhì)的膠帶。第三，由于不需要考慮布線回路的問題，因此可以縮小層疊封裝的整體尺寸。
接下來，參考圖2A和2B說明本發(fā)明實施例的層疊封裝。圖2A是示出了形成有重配線和TSV的半導(dǎo)體芯片的剖面視圖。圖2B是示出了形成有重配線和TSV層疊在印刷電路板(PCB)上的層疊封裝的剖面視圖。
參考圖2A，半導(dǎo)體芯片210具有位于其上表面的周圍部分的接合焊墊212。穿過半導(dǎo)體芯片210確定毗鄰接合焊墊212的TSV 214。第一重配線216和第二重配線217形成于半導(dǎo)體芯片210的上表面和下表面上，使得第一重配線216和第二重配線217分別連接到TSV 214的上端和下端。第一重配線216連接到TSV 214的上端以及接合焊墊212。防焊漆218形成于包括第一重配線216和第二重配線217的半導(dǎo)體芯片210的上表面和下表面上，使得第一重配線216和第二重配線217只有部分被暴露。
接合焊墊212形成于半導(dǎo)體芯片210的上表面，而與TSV 214的尺寸和位置無關(guān)。每個TSV 214按照使得銅或鎳/金填入穿過半導(dǎo)體芯片210確定的通路內(nèi)的方式形式。具體而言，TSV 214包括用于電絕緣的絕緣層(未示出)，該絕緣層形成于半導(dǎo)體芯片210和TSV 214之間的界面上。第一重配線216和第二重配線217由銅形成。
參考圖2B中的PCB 200。PCB 200形成有電路圖形(未示出)，并具有位于其上表面的電極端子202和位于其下表面的焊球盤204。至少兩個，例如圖2B中三個具有上述結(jié)構(gòu)的半導(dǎo)體芯片210、220和230，以面向下的方式堆疊在PCB 200上。
這里，層疊的半導(dǎo)體芯片210、220和230通過第一焊球260a彼此電和物理連接，其中第一焊球260a夾置于彼此面對的第一重配線226和236和第二重配線217和227之間。層疊的半導(dǎo)體芯片210、220和230中最下面的半導(dǎo)體芯片210和PCB 200通過第二焊球260b彼此電連接和物理連接，其中第二焊球260b夾置于彼此面對的接合焊墊212和電極端子202之間。
為了避免半導(dǎo)體芯片210、220和230受到外界環(huán)境損害，包括層疊的半導(dǎo)體芯片210、220和230的PCB 200的上表面通過成型材料250成型。用做與外部電路安裝裝置的第三焊球260c附著在PCB 200下表面上的焊球盤204。在圖2B中，參考數(shù)字224和234表示分別形成為穿過半導(dǎo)體芯片220和230的TSV；參考數(shù)字222和232表示分別形成于半導(dǎo)體芯片220和230上的接合焊墊；參考數(shù)字237表示形成于半導(dǎo)體芯片230上的第二重配線。
在根據(jù)本發(fā)明的層疊封裝中，半導(dǎo)體芯片之間的電連接以及半導(dǎo)體芯片和PCB之間的電連接由TSV、重配線和焊球所構(gòu)成而非由金屬布線構(gòu)成。因此根據(jù)本發(fā)明可以將電信號的傳輸路徑縮短至最小距離，且該層疊封裝因此可以應(yīng)用于高速產(chǎn)品。此外，在本發(fā)明中，由于未使用金屬布線，所以不需要考慮布線回路的問題，因此可以縮小層疊封裝的整體尺寸。
此外，在本發(fā)明中，如圖3所示，焊球360可以通過接合焊墊和TSV的重新排列而附著在半導(dǎo)體芯片310的整個表面上。因此，相同尺寸和不同尺寸的半導(dǎo)體芯片都可以容易地堆疊而不需要使用包含吸振材料的膠帶。
圖4是示出根據(jù)本發(fā)明另一實施例的層疊封裝的剖面視圖。參考圖4，在根據(jù)一個實施例的層疊封裝中，每個具有不同尺寸的半導(dǎo)體芯片410、420和430彼此堆疊。這是通過下述情況實現(xiàn)的，即，第一焊球460a和第二焊球460b的附著位置可以通過重新排列接合焊墊412、422和432和TSV 414、424和434來進行調(diào)整。也就是說，在本實施例中，通過調(diào)整第一重配線416、426和436以及第二重配線417、427和437的長度并調(diào)整各個半導(dǎo)體芯片410、420和430中從防焊漆418、428和438的暴露位置，可以隨意調(diào)整第一焊球460a和第二焊球460b的附著位置，由此可以容易地堆疊不同尺寸的半導(dǎo)體芯片。
然而，在如上所述以及圖2所示的本發(fā)明的一個實施例的層疊封裝中，如果層疊的半導(dǎo)體芯片210、220和230為相同尺寸，則各個半導(dǎo)體芯片210、220和230的第一重配線216、226和236以及第二重配線217、227和237形成為具有相同的長度。相反地，在如上所述以及圖4所示的本發(fā)明的另一個實施例的層疊封裝中，如果層疊的半導(dǎo)體芯片410、420和430為不同尺寸，則各個半導(dǎo)體芯片410、420和430的第一重配線416、426和436以及第二重配線417、427、437形成為具有不同的長度。例如，各個半導(dǎo)體芯片410、420和430的第二重配線417、427和437的長度必須足以讓第二重配線417、427和437連接到位于上方的半導(dǎo)體芯片420和430的相對應(yīng)的第一重配線426和436。
在該層疊封裝中，包括層疊的半導(dǎo)體芯片410、420和430的PCB 400的上表面由成型材料成型。在圖4中，參考數(shù)字460c表示第三焊球。
通過上述描述顯而易見的是，根據(jù)本發(fā)明的各種實施例的層疊封裝的優(yōu)點包括由于半導(dǎo)體芯片之間的電連接以及半導(dǎo)體芯片和PCB之間的電連接是由TSV和重配線形成而無需使用金屬布線，因此該層疊封裝可以容易地應(yīng)用于高速產(chǎn)品。此外，在本發(fā)明中，由于不需要考慮布線回路的問題，因此可以縮小層疊封裝的整體尺寸。
此外，由于在本發(fā)明中可以適當(dāng)?shù)卣{(diào)整焊球位置，因此相同尺寸和不同尺寸的半導(dǎo)體芯片都可以容易地堆疊而不需要使用包含吸振材料的特殊膠帶。
另外，由于在本發(fā)明中焊球可以附著在半導(dǎo)體芯片的整個表面上，半導(dǎo)體芯片中所產(chǎn)生的應(yīng)力可以分布于大的區(qū)域，因此可以提高層疊封裝的可靠度。
本發(fā)明并不限于上述具體實施例，本領(lǐng)域技術(shù)人員在不偏離本發(fā)明的精神及發(fā)明范圍內(nèi)對本發(fā)明進行各種變更、添加和替代。
本專利申請主張于2006年3月17日提交的韓國專利申請No.10-2006-0025054的優(yōu)先權(quán)，其全部內(nèi)容于此引入作為參考。
權(quán)利要求
1.一種層疊封裝，包括印刷電路板，形成有電路圖形，且具有位于其上表面上的電極端子以及位于其下表面上的焊球盤；至少兩個半導(dǎo)體芯片，以面向下的方式層疊在所述印刷電路板上，每個半導(dǎo)體芯片具有形成于其上表面并連接到接合焊墊的第一重配線、形成為貫穿所述半導(dǎo)體芯片且連接到所述第一重配線的硅通路、以及形成于所述半導(dǎo)體芯片的下表面并連接到所述硅通路的第二重配線；第一焊球，夾置于彼此相對的層疊的半導(dǎo)體芯片的所述第一和第二重配線之間，由此在其間形成電連接和物理連接；第二焊球，夾置于所述層疊的半導(dǎo)體芯片最下面的半導(dǎo)體芯片的所述第一重配線和所述印刷電路板的所述電極端子之間，由此在其間形成電連接和物理連接；成型材料，用于成型包括所述層疊的半導(dǎo)體芯片的所述印刷電路板的上表面；以及第三焊球，附著在所述印刷電路板的下表面的所述焊球盤上，作為安裝裝置。
2.如權(quán)利要求1的層疊封裝，其中所述第一和第二重配線由銅形成。
3.如權(quán)利要求1的層疊封裝，其中所述硅通路由銅或鎳/金形成。
4.如權(quán)利要求1的層疊封裝，其中每個硅通路具有形成于所述半導(dǎo)體芯片和所述硅通路之間的界面上的絕緣層。
5.如權(quán)利要求1的層疊封裝，還包括形成于每個半導(dǎo)體芯片的上和下表面上的防焊漆，其僅露出部分的所述第一和第二重配線。
6.如權(quán)利要求1的層疊封裝，其中所述半導(dǎo)體芯片的尺寸相同。
7.如權(quán)利要求6的層疊封裝，其中所述半導(dǎo)體芯片的所述第一和第二重配線的尺寸相同。
8.如權(quán)利要求1的層疊封裝，其中所述半導(dǎo)體芯片具有不同尺寸。
9.如權(quán)利要求8的層疊封裝，其中一個半導(dǎo)體芯片的所述第二重配線的長度足以將所述第二重配線連接到另一個半導(dǎo)體芯片的對應(yīng)的第一重配線。
全文摘要
一種層疊封裝包括印刷電路板；至少兩個半導(dǎo)體芯片，以面向下的方式層疊在印刷電路板上，每個半導(dǎo)體芯片具有形成于其上表面并連接到接合焊墊的第一重配線、形成為貫穿該半導(dǎo)體芯片且連接到第一重配線的硅通路、和形成于該半導(dǎo)體芯片的下表面并連接到該硅通路的第二重配線；第一和第二焊球，夾置于彼此相對的第一和第二重配線之間以及最下面的半導(dǎo)體芯片的第一重配線和印刷電路板的電極端子之間；成型材料，用于成型包括該層疊半導(dǎo)體芯片的印刷電路板的上表面；以及第三焊球，附著在該印刷電路板的下表面的焊球盤上，作為安裝裝置。
文檔編號H01L25/065GK101038908SQ20071008778
公開日2007年9月19日 申請日期2007年3月19日 優(yōu)先權(quán)日2006年3月17日
發(fā)明者李升鉉, 徐敏碩 申請人:海力士半導(dǎo)體有限公司