專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有由多晶硅膜形成并具有小面積高電阻率的電阻器的半導(dǎo)體器件。
背景技術(shù)：
在模擬半導(dǎo)體器件中，電阻器廣泛地用作重要器件。用多晶硅膜構(gòu)造電阻器，要求電阻器具有最小寬度并且多晶硅膜的厚度應(yīng)當(dāng)薄以便用小面積獲得想要的電阻。然而，電阻器的寬度由工藝的精確度決定。另外，當(dāng)該膜的厚度薄時，出現(xiàn)在電極引出區(qū)形成接觸開口的刻蝕過程中發(fā)生多晶硅膜的過刻蝕和對下層結(jié)構(gòu)的滲透的問題。
作為上述問題的對策，如圖15所示，在半導(dǎo)體襯底101上形成場絕緣膜201，并且形成在其上的電阻器部分由第二多晶硅膜303構(gòu)成，其膜厚度是薄的。為了防止在形成接觸開口的部分處的過刻蝕和滲透，存在在第二多晶硅膜303之下提供其厚度厚的第一多晶硅膜302和形成在其上的氧化膜206的方法。(例如，見JP 06-69207A)存在另一個常規(guī)方法，通過該方法成為電阻器的多晶硅膜的區(qū)域經(jīng)受熱氧化，其使膜厚度變薄并提高了其電阻率，而電極引出區(qū)處的多晶硅膜的厚度保持是厚的，從而防止形成接觸開口時的過刻蝕和滲透。(例如，見JP 2004-140062A)在JP 06-69207A中描述的發(fā)明中，通過第一多晶硅膜的側(cè)表面與第二多晶硅膜的接觸來執(zhí)行第二多晶硅膜和第一多晶硅膜之間的電耦合。在這種情況下，出現(xiàn)的問題是，在刻蝕第一多晶硅膜時沒有充分地除去形成在第一多晶硅膜的側(cè)壁上的聚合物或者反應(yīng)產(chǎn)物以及在沉積第二多晶硅膜之前沒有充分地除去形成在第一多晶硅膜上的自然氧化膜的情況下不能獲得較好的電耦合。
另外，在JP 2004-140062A描述的發(fā)明中，使用熱氧化將變成電阻器的多晶硅膜制作成薄膜。存在的問題是，在通過加入p型雜質(zhì)例如硼獲得的多晶硅膜用于柵電極時在與用于電阻器的半導(dǎo)體襯底相同的半導(dǎo)體襯底上制造晶體管的情況下，在形成柵電極之后執(zhí)行的熱氧化中，引入多晶硅膜的雜質(zhì)再擴(kuò)散到晶體管的溝道區(qū)中，并引起晶體管的閾值電壓移動和增加晶體管的不穩(wěn)定性。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供以下措施。
(1)提供包含形成在基底絕緣膜上的電阻器的半導(dǎo)體器件，該電阻器由多晶硅膜形成并具有電阻區(qū)域和形成在該電阻區(qū)域的兩端處的電極引出區(qū)域，其中在電阻器的電阻區(qū)域下面的基底絕緣膜的一部分相對于電阻器的電極引出區(qū)域下面的基底絕緣膜的部分突出以便在其間存在高度差；并且該電阻器從多晶硅膜的表面?zhèn)缺惶幚硪员阍撾娮鑵^(qū)域具有小于每一電極引出區(qū)域的厚度的厚度。
(2)在該半導(dǎo)體器件中，由多晶硅膜形成的電阻器包含第二多晶硅膜；并且該高度差由在基底絕緣膜下面的第一多晶硅膜形成。
(3)在該半導(dǎo)體器件中，基底絕緣膜的高度差由氧化膜形成。
(4)提供一種半導(dǎo)體器件的制造方法，其中電阻器由第二多晶硅膜形成并且基底絕緣膜的高度差由基底絕緣膜下面的第一多晶硅膜形成，該方法包括如下步驟將形成在場絕緣膜上的基底絕緣膜形成為凸形；在該基底絕緣膜上形成第二多晶硅膜；將雜質(zhì)引入第二多晶硅膜中；圖案化第二多晶硅膜；在第二多晶硅膜上形成第二氧化膜；在第二氧化膜上形成SOG膜；以及除去第二氧化膜、SOG膜、和一部分第二多晶硅膜。
(5)在制造半導(dǎo)體器件的方法中，其中由多晶硅膜形成的電阻器由第二多晶硅膜形成并且基底絕緣膜的高度差由基底絕緣膜下面的第一多晶硅膜形成，將形成在多晶硅膜上的基底絕緣膜形成為凸形的步驟包含如下步驟在場絕緣膜上形成第一多晶硅膜；圖案化以便在成為高電阻的電阻器的區(qū)域下面留下一部分第一多晶硅膜；以及形成第一氧化膜。
(6)在半導(dǎo)體器件的制造方法中，其中由多晶硅膜形成的電阻器由第二多晶硅膜形成并且基底絕緣膜的高度差由基底絕緣膜下面的第一多晶硅膜形成，在基底絕緣膜上形成第二多晶硅膜的步驟中，形成第二多晶硅膜以便具有從100nm至200nm的膜厚度。
(7)在半導(dǎo)體器件的制造方法中，其中由多晶硅膜形成的電阻器由第二多晶硅膜形成并且基底絕緣膜的高度差由基底絕緣膜下面的第一多晶硅膜形成，在將形成在多晶硅膜上的基底絕緣膜形成為凸形的步驟中，形成第一多晶硅膜以便具有從300nm至400nm的膜厚度。
(8)提供一種半導(dǎo)體器件的制造方法，其中電阻器由多晶硅膜形成并且基底絕緣膜的高度差由氧化膜形成，該方法包括如下步驟將形成在多晶硅膜上的基底絕緣膜形成為凸形；在該基底絕緣膜上形成多晶硅膜；將雜質(zhì)引入多晶硅膜中；圖案化多晶硅膜；在多晶硅膜上形成氧化膜；在氧化膜上形成SOG膜；以及除去氧化膜、SOG膜、和一部分多晶硅膜。
(9)提供一種半導(dǎo)體器件的制造方法，其中電阻器由多晶硅膜形成并且基底絕緣膜的高度差由氧化膜形成，將形成在多晶硅膜上的基底絕緣膜形成為凸形的步驟包括如下步驟在場絕緣膜上形成第一氧化膜；以及圖案化以便在成為高電阻的電阻器的區(qū)域下面留下一部分氧化膜。
(10)在其中電阻器由多晶硅膜形成并且基底絕緣膜的高度差由氧化膜形成的半導(dǎo)體器件的制造方法中，在將形成在多晶硅膜上的基底絕緣膜形成為凸形的步驟的在場絕緣膜上形成第一氧化膜的步驟中，第一氧化膜被形成為具有在從100nm到400nm的范圍內(nèi)的厚度。
(11)在其中由多晶硅膜形成的電阻器由第二多晶硅膜形成并且基底絕緣膜的高度差由基底絕緣膜下面的第一多晶硅膜形成的半導(dǎo)體器件的制造方法中，或者在其中電阻器由多晶硅膜形成并且基底絕緣膜的高度差由氧化膜形成的半導(dǎo)體器件的制造方法中，在將雜質(zhì)引入變成電阻器的多晶硅膜中的步驟中，將雜質(zhì)引入多晶硅膜中以便具有在大約從1×1014/cm2到5×1015/cm2的范圍內(nèi)的濃度。
(12)在其中電阻器由多晶硅膜形成并且基底絕緣膜的高度差由氧化膜形成的半導(dǎo)體器件的制造方法中，在基底絕緣膜上形成多晶硅膜的步驟中，形成多晶硅膜以便具有從100nm至400nm的膜厚度。
(13)在制造其中由多晶硅膜形成的電阻器由第二多晶硅膜形成并且基底絕緣膜的高度差由基底絕緣膜下面的第一多晶硅膜形成的半導(dǎo)體器件的方法中，或者在其中基底絕緣膜的高度差由氧化膜形成的包含由多晶硅形成的電阻器的半導(dǎo)體器件的制造方法中，由多晶硅膜形成的電阻器的電阻區(qū)域具有在從10nm到100nm的范圍內(nèi)的最終膜厚度。
(14)提供一種半導(dǎo)體器件，其包括至少兩個電阻器；至少兩個熔絲器件，其每個與每一電阻器并聯(lián)；和用于調(diào)節(jié)通過熔絲器件的切斷由電阻器分配的電壓輸出的分泄電阻電路(bleeder resistance circuit)，其中所述電阻器均由多晶硅膜形成并具有電阻區(qū)域和形成在電阻區(qū)域的兩端處的電極引出區(qū)域，其形成在基底絕緣膜上；并且所述電阻器均被從多晶硅膜的表面?zhèn)葤伖庖员慊捉^緣膜包括具有高度差的部分使得電阻區(qū)域下面的部分相對于電極引出區(qū)域下面的部分突出；并且電阻區(qū)域具有小于每一電極引出區(qū)域的厚度的厚度。
根據(jù)本發(fā)明，提供包括由多晶硅膜形成的高度精確的電阻器的半導(dǎo)體器件及其制造方法，其中變成電阻區(qū)域的多晶硅膜的基底絕緣膜具有凸形形狀，變成電阻器的多晶硅膜被選擇性地形成為薄膜，而電極引出區(qū)域保持是厚的以便防止在接觸開口處的滲透，從而提供具有高精度、高電阻率、和較好的溫度系數(shù)的電阻器。


在附圖中圖1是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第一實(shí)施例的示意截面圖；圖2是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第一實(shí)施例的示意截面圖；圖3是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第一實(shí)施例的示意截面圖；圖4是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第一實(shí)施例的示意截面圖；圖5是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第一實(shí)施例的示意截面圖；圖6是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第一實(shí)施例的示意截面圖；圖7是示出根據(jù)本發(fā)明的半導(dǎo)體器件的第一實(shí)施例的示意截面圖；圖8是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第二實(shí)施例的示意截面圖；圖9是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第二實(shí)施例的示意截面圖；圖10是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第二實(shí)施例的示意截面圖；圖11是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第二實(shí)施例的示意截面圖；圖12是示出根據(jù)本發(fā)明制造半導(dǎo)體器件的方法的第二實(shí)施例的示意截面圖；圖13是示出根據(jù)本發(fā)明的半導(dǎo)體器件的第二實(shí)施例的示意截面圖；圖14是示出根據(jù)本發(fā)明的半導(dǎo)體器件的第二實(shí)施例的示意截面圖；以及圖15是示出根據(jù)現(xiàn)有技術(shù)的半導(dǎo)體器件的示意截面圖。
具體實(shí)施例方式
在下文，參考附圖描述根據(jù)本發(fā)明的半導(dǎo)體器件的優(yōu)選實(shí)施例。
(實(shí)施例1)圖1至7示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件及其制造方法。
如圖1所示，在半導(dǎo)體襯底101上形成作為器件隔離區(qū)的場絕緣膜201，然后通過化學(xué)汽相沉積(CVD)在其上沉積第一多晶硅膜302。多晶硅膜302具有大約300nm至400nm的膜厚度，其相對厚。當(dāng)圖1示出的多晶硅膜302還用作形成在半導(dǎo)體襯底101上的另一個區(qū)域中的MOS晶體管的柵電極或者用作布線層時，通過使用例如離子注入方法或者固相擴(kuò)散方法將雜質(zhì)引入到第一多晶硅膜302中。
然后，如圖2所示，用光刻工藝圖案化光致抗蝕劑401以在電阻器附近的外面是開口的以便除去除變成電阻器的電阻區(qū)域的基底的部分以外的第一多晶硅膜302的部分。然后，通過使用光致抗蝕劑401作為掩模，刻蝕第一多晶硅膜302，去除光致抗蝕劑401，然后在例如電爐中通過熱氧化形成變成基底絕緣膜的第一氧化膜202。在該工藝中，可以通過CVD方法形成第一氧化膜202。
通過以上工藝，獲得其中形成電阻器的高電阻部分的區(qū)域相對于電阻器的其他區(qū)域變成凸形的結(jié)構(gòu)，如圖3所示。
然后，如圖4所示，通過CVD方法在第一氧化膜202上沉積第二多晶硅膜303，然后在例如電爐中通過熱氧化，或者通過CVD方法形成第二氧化膜203。然后，通過離子注入方法將雜質(zhì)引入第二多晶硅膜303中。第二多晶硅膜具有100nm至400nm的膜厚度，優(yōu)選為100nm至200nm。作為雜質(zhì)，砷、磷等用于n型電阻器，并且硼、BF2等用于p型電阻器。用在大約從1×1014/cm2到5×1015/cm2的范圍內(nèi)的劑量執(zhí)行離子注入。在該工藝中，在需要以高雜質(zhì)濃度將雜質(zhì)引入圖4示出的電極引出區(qū)域403中以便減小接觸電阻，并且以低雜質(zhì)濃度將雜質(zhì)引入電阻區(qū)域402中以便提高薄層電阻的情況下，第二多晶硅膜303沉積在第一氧化膜上，并且第二氧化膜203形成在其上。其后，以低濃度將雜質(zhì)引入第二多晶硅膜303的整個表面中，然后用光刻工藝圖案化光致抗蝕劑以便每個電極引出區(qū)域403具有開口。然后，通過使用光致抗蝕劑作為掩模，以高濃度將雜質(zhì)引入電極引出區(qū)域403中。在這種情況下，不必形成第二氧化膜203。
然后，除去第二氧化膜203，并且用光刻工藝圖案化光致抗蝕劑401以便除變成電阻器的電阻區(qū)域的部分以外的第二多晶硅膜的部分成為開口。然后，通過使用光致抗蝕劑401作為掩模，刻蝕第二多晶硅膜303。因而，獲得圖5示出的結(jié)構(gòu)。
然后，在除去光致抗蝕劑401之后，為了使用回刻蝕(etch-back)方法，通過使用例如CVD法沉積TEOS基氧化膜204，在TEOS基氧化膜204上形成SOG膜205以在第二多晶硅膜303上平面化TEOS基氧化膜204，如圖6所示，然后執(zhí)行刻蝕。執(zhí)行刻蝕同時調(diào)整SOG膜205、TEOS基氧化膜204、和第二多晶硅膜303的每個刻蝕速率以便在執(zhí)行回刻蝕之后上表面是平坦的。連續(xù)地執(zhí)行刻蝕直到電阻區(qū)域402中的第二多晶硅膜303具有想要的厚度為止。電阻區(qū)域402中的第二多晶硅膜303具有大約10nm至90nm的最終厚度，其取決于沉積膜的厚度。在圖案化第二多晶硅膜303之后執(zhí)行回刻蝕方法，因此效果是，電阻器、在電阻器形成之前工藝中引起的不規(guī)則等被平面化。
通過以上工藝，如圖7所示，在形成在半導(dǎo)體襯底101上的場絕緣膜201上，在變成電阻區(qū)域402的電阻器的區(qū)域之下形成第一多晶硅膜302。另外，在第一氧化膜202上，可以獲得由第二多晶硅膜303形成并且包括電阻區(qū)域402和電極引出區(qū)域403使得電阻區(qū)域402比每一電極引出區(qū)域403薄的電阻器結(jié)構(gòu)。由于電極引出區(qū)域403的每個厚度厚，所以不會出現(xiàn)在用于接觸的開口中滲透的任何問題。同時，可以獲得具有具有高精確度、高電阻率、和較好的溫度特性的結(jié)構(gòu)和特征的電阻器。另外，可以使用該電阻器作為用于半導(dǎo)體器件的電阻器，該半導(dǎo)體器件包括不是單個電阻器而是兩個或更多個電阻器、其每個與每一電阻器并聯(lián)的熔絲器件、和能夠通過激光微調(diào)等調(diào)整通過熔絲器件的切斷被電阻器分配的電壓輸出的分泄電阻電路。電阻器和用于接觸開口的區(qū)域被形成為連續(xù)體，并且不必執(zhí)行引起雜質(zhì)再擴(kuò)散的熱處理工藝，因此不存在出現(xiàn)常規(guī)制造方法的問題的任何風(fēng)險。
在該實(shí)施例中，作為用于從圖6示出的結(jié)構(gòu)獲得圖7示出的結(jié)構(gòu)的制造方法，使用借助刻蝕的回刻蝕法?？商鎿Q地，可以使用化學(xué)機(jī)械拋光(CMP)法來執(zhí)行拋光和平面化，從而能夠容易地獲得圖7示出的結(jié)構(gòu)。
(實(shí)施例2)下面，參考圖8-14描述根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件及其制造方法。
如圖8所示，在半導(dǎo)體襯底101上形成作為器件隔離區(qū)的場絕緣膜201，然后通過CVD方法在其上沉積變成基底絕緣膜的第一氧化膜202，其具有大約100nm至400nm的厚度。然后，用光刻工藝圖案化光致抗蝕劑401以便除變成電阻器的電阻區(qū)域的基底的部分以外的第一氧化膜202的部分成為開口。然后，通過使用光致抗蝕劑401作為掩模，刻蝕第一氧化膜202，并除去光致抗蝕劑401。圖9示出由此獲得的結(jié)構(gòu)。
通過以上工藝，可以獲得其中將形成電阻器的高電阻率部分的區(qū)域相對于電阻器的其他區(qū)域變成凸形的結(jié)構(gòu)。
然后，如圖10所示，通過CVD方法在第一氧化膜202上沉積多晶硅膜301，然后在例如電爐中通過熱氧化，或者通過CVD方法形成第二氧化膜203。然后，通過離子注入方法將雜質(zhì)引入多晶硅膜301中。多晶硅膜301具有100nm至400nm的膜厚度。作為雜質(zhì)，砷、磷等用于n型電阻器，并且硼、BF2等用于p型電阻器。用在大約從1×1014/cm2到5×1015/cm2的范圍內(nèi)的劑量執(zhí)行離子注入。在該工藝中，在需要以高雜質(zhì)濃度將雜質(zhì)引入圖10示出的電極引出區(qū)域403中以便減小接觸電阻，并且以低雜質(zhì)濃度將雜質(zhì)引入電阻區(qū)域402中以便提高電阻的情況下，在第一氧化膜上沉積多晶硅膜301，并在其上形成犧牲氧化膜203。其后，以低濃度將雜質(zhì)引入第二多晶硅膜303的整個表面中，然后用光刻工藝圖案化光致抗蝕劑以便每個電極引出區(qū)域403具有開口。然后，通過使用光致抗蝕劑作為掩模，以高濃度將雜質(zhì)引入電極引出區(qū)域403中。在這種情況下，不必形成第二氧化膜203。
在上面的描述中，多晶硅膜301的膜厚度是100nm至400nm，而如圖14所示，當(dāng)由多晶硅膜301形成的MOS晶體管的柵電極405與形成在半導(dǎo)體襯底101上的電阻區(qū)域404分開地形成時，或者當(dāng)形成由多晶硅膜301形成的布線406時，將多晶硅膜301的膜厚度設(shè)置為大約400nm，其相對厚，以便降低柵電極405和布線305的每個電阻率。在這種情況下，能夠使用相同的多晶硅膜形成MOS晶體管的柵電極、布線、和電阻器。另外，當(dāng)使用第一多晶硅膜形成MOS晶體管的柵電極或者布線并且使用第二多晶硅膜形成電阻器時，變成電阻器的第二多晶硅膜的膜厚度可以為大約100nm至200nm。
之后，除去犧牲氧化膜203，并且用光刻工藝圖案化光致抗蝕劑401以便除變成電阻器的電阻區(qū)域的部分以外的多晶硅膜301的部分成為開口。然后，通過使用光致抗蝕劑401作為掩模，刻蝕多晶硅膜301以獲得圖11示出的結(jié)構(gòu)。接著，在除去光致抗蝕劑401之后，在采用回刻蝕方法的情況下，通過使用例如CVD方法沉積TEOS基氧化膜204，在TEOS基氧化膜204上進(jìn)一步形成SOG膜205以平面化多晶硅膜301上的表面層，如圖12所示，然后執(zhí)行刻蝕。在這種情況下，執(zhí)行刻蝕以便最后平面化SOG膜205、TEOS基氧化膜204、和多晶硅膜301，并且連續(xù)地執(zhí)行刻蝕直到電阻區(qū)域402中的多晶硅膜301具有想要的厚度為止。電阻區(qū)域402中的多晶硅膜301具有大約10nm至90nm的最終厚度，其取決于沉積膜的厚度。在圖案化多晶硅膜301之后執(zhí)行回刻蝕方法，因此效果是，電阻器、在電阻器形成之前工藝中引起的不規(guī)則等被平面化。
在這種情況下，如圖14所示，使用多晶硅膜301形成MOS晶體管的柵電極405并且圖案化多晶硅膜301。然后，在形成MOS晶體管的源/漏407的情形下，當(dāng)例如通過離子注入方法自半導(dǎo)體襯底101的上方引入雜質(zhì)時，由于TEOS基氧化膜204或者SOG膜205的大厚度，存在將要引入的雜質(zhì)沒有到達(dá)半導(dǎo)體襯底101的可能性。在這種情況下，可以除去留在半導(dǎo)體襯底101上的TEOS基氧化膜204或者SOG膜205。
通過以上工藝，如圖13所示，在形成在半導(dǎo)體襯底101上的場絕緣膜201上，在變成電阻區(qū)域402的電阻器的區(qū)域之下形成氧化膜202，并且由此能夠獲得由多晶硅膜301形成并包括電阻區(qū)域402和電極引出區(qū)域403使得電阻區(qū)域402比每一電極引出區(qū)域403薄的電阻器。由于每一電極引出區(qū)域403厚，因此沒有出現(xiàn)任何在用于接觸孔的開口中滲透的問題。同時，能夠獲得具有具有高精確度、高電阻率、和較好的溫度特性的結(jié)構(gòu)和特征的電阻器。另外，可以使用該電阻器作為用于半導(dǎo)體器件的電阻器，該半導(dǎo)體器件包括不是單個電阻器而是兩個或更多個電阻器、其每個與每一電阻器并聯(lián)的熔絲器件、和能夠通過激光微調(diào)等調(diào)整通過熔絲器件的切斷被電阻器分配的電壓輸出的分泄電阻電路。電阻器和接觸開口被形成為連續(xù)體，并且不必執(zhí)行引起雜質(zhì)再擴(kuò)散的熱處理工藝，因此不存在出現(xiàn)常規(guī)制造方法的問題的任何風(fēng)險。另外，可以使用相同的多晶硅膜形成形成在相同的半導(dǎo)體襯底上的MOS晶體管的柵電極或者布線，因此能夠抑制制造工藝的數(shù)目。
在該實(shí)施例中，作為用于從圖12示出的結(jié)構(gòu)獲得圖13示出的結(jié)構(gòu)的制造方法，使用借助刻蝕的回刻蝕法?？商鎿Q地，可以使用CMP方法執(zhí)行拋光和平面化，從而能夠容易地獲得圖13示出的結(jié)構(gòu)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；設(shè)置在半導(dǎo)體襯底的表面上的場絕緣膜；設(shè)置在場絕緣膜的表面上的基底絕緣膜；和設(shè)置在基底絕緣膜上的電阻器，該電阻器由多晶硅膜形成并具有電阻區(qū)域和設(shè)置在該電阻區(qū)域的兩端處的電極引出區(qū)域，其中在電阻器的電阻區(qū)域下面的基底絕緣膜的一部分相對于電阻器的電極引出區(qū)域下面的基底絕緣膜的部分突出以便在其間存在高度差；以及電阻區(qū)域具有比每一電極引出區(qū)域的厚度薄的厚度。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中由多晶硅膜形成的電阻器包括第二多晶硅膜；以及該高度差由在基底絕緣膜下面的第一多晶硅膜形成。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中基底絕緣膜的高度差由氧化膜形成。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中在電極引出區(qū)域下面的基底絕緣膜的所述部分均具有零厚度。
5.一種制造包括由多晶硅膜形成的電阻器的半導(dǎo)體器件的方法，包括如下步驟將形成在場絕緣膜上的基底絕緣膜形成為凸形；在基底絕緣膜上形成第二多晶硅膜；將雜質(zhì)引入第二多晶硅膜中；圖案化第二多晶硅膜以便所述凸形上方的一部分變成電阻器的電阻區(qū)域；在第二多晶硅膜上形成第二氧化膜；在第二氧化膜上形成第三氧化膜；以及除去從第三氧化膜的表面到由第二多晶硅膜形成的電阻區(qū)域的表面的一部分的膜并且平面化該除去的部分。
6.根據(jù)權(quán)利要求5的制造半導(dǎo)體器件的方法，其中將形成在場絕緣膜上的基底絕緣膜形成為凸形的步驟包括如下步驟在場絕緣膜上形成第一多晶硅膜；圖案化第一多晶硅膜以便在成為高電阻的電阻器的區(qū)域下面留下第一多晶硅膜的一部分；以及形成第一氧化膜。
7.根據(jù)權(quán)利要求5的制造半導(dǎo)體器件的方法，其中在形成第二多晶硅膜的步驟中第二多晶硅膜具有在100nm至400nm的范圍內(nèi)的膜厚度。
8.根據(jù)權(quán)利要求6的制造半導(dǎo)體器件的方法，其中在形成第一多晶硅膜的步驟中第一多晶硅膜具有在300nm至400nm的范圍內(nèi)的膜厚度。
9.根據(jù)權(quán)利要求5的制造半導(dǎo)體器件的方法，其中通過回刻蝕方法執(zhí)行除去從第三氧化膜的表面到由第二多晶硅膜形成的電阻區(qū)域的表面的一部分的膜并平面化該除去的部分的步驟。
10.根據(jù)權(quán)利要求5的制造半導(dǎo)體器件的方法，其中通過CMP方法執(zhí)行除去從第三氧化膜的表面到由第二多晶硅膜形成的電阻區(qū)域的表面的一部分的膜并平面化該除去的部分的步驟。
11.一種制造包括由多晶硅膜形成的電阻器的半導(dǎo)體器件的方法，包括如下步驟將形成在場絕緣膜上的基底絕緣膜形成為凸形；在基底絕緣膜上形成多晶硅膜；將雜質(zhì)引入多晶硅膜中；圖案化多晶硅膜以便所述凸形上方的一部分變成電阻器的電阻區(qū)域；在多晶硅膜上形成第一氧化膜；在第一氧化膜上形成第二氧化膜；以及除去從第二氧化膜的表面到由多晶硅膜形成的電阻區(qū)域的表面的一部分的膜并平面化該除去的部分。
12.根據(jù)權(quán)利要求11的制造半導(dǎo)體器件的方法，其中將形成在場絕緣膜上的基底絕緣膜形成為凸形的步驟包括如下步驟在場絕緣膜上形成第一氧化膜；以及圖案化以便在成為高電阻的電阻器的區(qū)域下面留下氧化膜的一部分。
13.根據(jù)權(quán)利要求12的制造半導(dǎo)體器件的方法，其中在于場絕緣膜上形成第一氧化膜的步驟中第一氧化膜具有在100nm至400nm的范圍內(nèi)的膜厚度。
14.根據(jù)權(quán)利要求11的制造半導(dǎo)體器件的方法，其中在形成多晶硅膜的步驟中多晶硅膜具有在從100nm至400nm的范圍內(nèi)的膜厚度。
15.根據(jù)權(quán)利要求11的制造半導(dǎo)體器件的方法，其中通過回刻蝕方法執(zhí)行除去從第二氧化膜的表面到由多晶硅膜形成的電阻區(qū)域的表面的一部分的膜并平面化該除去的部分的步驟。
16.根據(jù)權(quán)利要求11的制造半導(dǎo)體器件的方法，其中通過CMP方法執(zhí)行除去從第二氧化膜的表面到由多晶硅膜形成的電阻區(qū)域的表面的一部分的膜并平面化該除去的部分的步驟。
17.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中由多晶硅膜形成的電阻器的電阻區(qū)域具有在10nm至90nm的范圍內(nèi)的最終膜厚度。
18.一種半導(dǎo)體器件，包括至少兩個電阻器；至少兩個熔絲器件，其每個與每一電阻器并聯(lián)；和用于調(diào)整通過熔絲器件的切斷由電阻器分配的電壓輸出的分泄電阻器電路，其中每一電阻器包括根據(jù)權(quán)利要求1的由多晶硅膜形成的電阻器。
19.根據(jù)權(quán)利要求5的制造半導(dǎo)體器件的方法，其中在將雜質(zhì)引入第二多晶硅膜的步驟中被引入多晶硅膜的雜質(zhì)具有在1×1014/cm2至5×1015/cm2的范圍內(nèi)的濃度。
20.根據(jù)權(quán)利要求11的制造半導(dǎo)體器件的方法，其中在將雜質(zhì)引入多晶硅膜的步驟中被引入多晶硅膜的雜質(zhì)具有在從1×1014/cm2至5×1015/cm2的范圍內(nèi)的濃度。
全文摘要
提供包括由多晶硅膜形成的高精度電阻器的半導(dǎo)體器件及其制造方法，其中在變成電阻區(qū)域的多晶硅膜的一部分下面的基底絕緣膜的一部分成為凸形；并且變成電阻器的多晶硅膜被選擇性地形成為薄膜，而電極引出區(qū)域保持是厚的以便獲得具有高精度、高電阻率和較好的溫度系數(shù)的電阻器同時防止在用于接觸的開口中的滲透。
文檔編號H01L21/822GK101030580SQ200710092360
公開日2007年9月5日 申請日期2007年2月17日 優(yōu)先權(quán)日2006年2月22日
發(fā)明者北島裕一郎 申請人:精工電子有限公司