專利名稱：半導體器件中金屬柵的形成方法
技術領域：
本發(fā)明涉及一種金屬柵形成方法，尤其涉及一種尺寸小于等于65nm 和45nm半導體器件中金屬柵的形成方法。
背景技術：
當半導體器件尺寸減小到65nm， 45nm之后，其柵疊層結構中需要使 用金屬而不是多晶硅來用作柵極材料；同時，其中側墻的尺寸也會變得非 常小，從而導致柵與源漏間的寄生邊緣電容變得非常大，嚴重影響了器件 的運行速度，響應頻率等性能。尤其對高性能器件而言，其工作頻率會大 大降低。
目前，金屬柵的形成方法一般如下
首先，在硅襯底上形成氧化層和多晶硅層后，再在所述襯底頂部形成 偽柵極絕緣層和偽柵極,其中所述偽柵極可以是多晶硅柵或者多硅酸鹽柵 等。
然后，進行源漏離子注入形成源極/漏極區(qū)域，之后再在所述偽柵極 的兩側形成側墻；當然，所述源極/漏極區(qū)域也可以形成為LDD結構，即 在形成偽柵極后，先形成低濃度的源極/漏極區(qū)域，并形成側墻后，形成 高濃度的源極/漏極區(qū)域；
然后，以選擇性刻蝕的方法去除所述偽柵極及偽柵極絕緣層，從而在(7c小/il inn :Cti /丄丄nn 士t7.厶& f=" AAi "iV口 / rrz r4^ 、V~i +浙 促、兀ty OT《K ^ W側不漢f巴￡家/云tf、j罰yUL丌- p乂 — faj /|>苜；
在溝槽底部形成柵介質層，然后使用物理淀積的方法在所述溝槽內填 充鎢、鈦等物質，從而形成金屬柵。
在一個實施例中，采用上述方法形成金屬柵的半導體器件的剖面結構 如圖1所示。
發(fā)明內容
本發(fā)明要解決的技術問題是提供一種半導體器件中金屬柵的形成方
法，可降低柵極和源漏之間的寄生邊緣電容(fringe capacitance)。
為解決上述技術問題，本發(fā)明提供了一種半導體器件中金屬柵的形成
方法，包括
在襯底頂部形成偽柵極介質層和偽柵極；
以選擇性刻蝕的方法去除所述偽柵極及偽柵極介質層，形成溝槽；
在所述溝槽的底部淀積一層柵介質層；
在所述柵介質層上淀積一層金屬層；
在所述溝槽的左右兩側分別形成內側墻；
使用物理淀積的方法，在所述溝槽內形成金屬柵。
本發(fā)明由于采用了上述技術方案，具有這樣的有益效果，即通過在柵 介質層上先淀積一層金屬薄層，然后在柵極兩側分別形成內側墻，最后再 進行物理淀積形成金屬柵，由于在金屬柵兩側形成有內側墻，從而增大了 柵極到源漏間的電介質厚度，補償了由于側墻尺寸的減小而引起的寄生電 容的增加，減小了柵極到源漏間的寄生電容。
下面結合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明 圖1為現(xiàn)有技術中半導體器件的一個實施例的剖面結構圖； 圖2為根據(jù)本發(fā)明的形成半導體器件金屬柵的流程示意圖； 圖3a-3d為根據(jù)本發(fā)明形成金屬柵過程中半導體器件的一個實施例 的剖面結構圖。
具體實施例方式
如圖2所示，為根據(jù)本發(fā)明，形成金屬柵的流程示意圖
(1) 使用公知的方法，在硅襯底頂部形成半導體器件的偽柵極介質 層和偽柵極，并形成半導體器件的源極/漏極區(qū)域，以及位于所述偽柵極 兩側的側墻，其中所述偽柵極可以是多晶硅柵或者多硅酸鹽柵等。
(2) 以選擇性刻蝕的方法去除所述偽柵極及偽柵極介質層，從而在
原先偽柵極和偽柵極介質層的部位形成一溝槽。
(3) 在所述溝槽的底部淀積一層柵介質層這時的剖面結構如圖3a 所示。本領域的一般技術人員應該知道，所述柵介質層的厚度因器件不同 而異，例如，對于90納米的器件而言，柵介質層的厚度應在15到30埃 之間。
(4) 在所述柵介質層上再淀積一層金屬層，且所述金屬層的厚度為 200 600埃，且可以使用鎢或者鈦等物質來實現(xiàn)，這時的剖面結構如圖 3b所示。
(5) 在所述溝槽的左右兩側分別形成內側墻(inner spacer)所述 內側墻可用二氧化硅，其形成方法與側墻的形成方法相同，這時的剖面結 構如圖3c所示。(6)使用物理淀積的方法(如濺射(Sputter)等)，在所述溝槽內填 充鎢、鈦等金屬物質，形成金屬柵，這時的剖面結構如圖3d所示。
本發(fā)明由于在金屬柵的兩側形成有內側墻，所以增大了柵極到源漏間 的電介質厚度，補償了由于側墻尺寸的減小而引起的寄生電容的增加，減 小了柵極到源漏間的寄生電容。
權利要求
1、一種半導體器件中金屬柵的形成方法，其特征在于，包括在襯底頂部形成偽柵極介質層和偽柵極；以選擇性刻蝕的方法去除所述偽柵極及偽柵極介質層，形成溝槽；在所述溝槽的底部淀積一層柵介質層；在所述柵介質層上淀積一層金屬層；在所述溝槽的左右兩側分別形成內側墻；使用物理淀積的方法，在所述溝槽內形成金屬柵。
2、 根據(jù)權利要求l所述半導體器件中金屬柵的形成方法，其特征在于， 所述金屬層的厚度為200 600埃。
3、 根據(jù)權利要求1或2所述半導體器件中金屬柵的形成方法，其特征在 于，所述內側墻由二氧化硅實現(xiàn)。
全文摘要
本發(fā)明公開了一種半導體器件中金屬柵的形成方法，通過在柵介質層上先淀積一層金屬薄層，然后在柵極兩側分別形成內側墻，最后再進行物理淀積形成金屬柵，由于在金屬柵兩側形成有內側墻，從而增大了柵極到源漏間的電介質厚度，補償了由于側墻尺寸的減小而引起的寄生電容的增加，減小了柵極到源漏間的寄生電容。
文檔編號H01L21/02GK101452840SQ200710094378
公開日2009年6月10日 申請日期2007年12月6日 優(yōu)先權日2007年12月6日
發(fā)明者呂趙鴻, 錢文生 申請人:上海華虹Nec電子有限公司