專利名稱：利用SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPROM工藝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路半導(dǎo)體制造的工藝方法，尤其涉及一種利用 SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPR0M工藝方法。
背景技術(shù)：
在嵌入式EEPR0M (電可擦除只讀存儲(chǔ)器)工藝中，要將邏輯低壓器 件和存儲(chǔ)器高壓器件集成在一起。傳統(tǒng)嵌入式EEPROM工藝中，在完成器 件離子注入后，會(huì)用濕法將犧牲氧化膜刻蝕掉，開始生長(zhǎng)高壓柵氧化膜， 然后淀積多晶浮柵，并用一道光刻將低壓區(qū)的浮柵刻掉，最后再用濕法刻 蝕把低壓區(qū)的高壓柵氧去處。在生長(zhǎng)高壓柵氧的過(guò)程中，低壓區(qū)要經(jīng)受額 外的高溫?cái)U(kuò)散；在去除高壓柵氧的過(guò)程中，低壓區(qū)則會(huì)經(jīng)受額外的隔離氧 化層損失。低壓區(qū)注入的硼離子和磷離子，在高溫氧氣氛中的擴(kuò)散存在明 顯的增強(qiáng)。低壓區(qū)表面高溫，會(huì)造成低壓器件參數(shù)的漂移；隔離氧化層損 失，則會(huì)影響隔離效果，造成漏電。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種利用SiN保護(hù)邏輯低壓區(qū)的嵌 入式EEPROM工藝方法，能減少表面硅損失，避免氧化增強(qiáng)擴(kuò)散，同時(shí)能 減少邏輯低壓區(qū)隔離的隔離氧化層的損失，從而降低低壓器件的漏電。
為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種利用SiN保護(hù)邏輯低壓區(qū)的嵌 入式EEPROM工藝方法，包括如下步驟(1)在高壓低壓阱注入后，保留注入犧牲氧化層，用低壓化學(xué)氣相淀積在犧牲氧化層上淀積一層SiN。 (2)利用光刻、刻蝕把存儲(chǔ)器高壓區(qū)的SiN和犧牲氧化層去除；(3)生
長(zhǎng)存儲(chǔ)器高壓區(qū)的高壓柵氧化層；(4)在邏輯低壓區(qū)和存儲(chǔ)器高壓區(qū)上淀
積多晶浮柵；(5)將邏輯低壓區(qū)的多晶浮柵刻除，再利用濕法刻蝕將邏輯
低壓區(qū)的SiN和犧牲氧化層刻除。
在步驟(1)中，所述淀積一層SiN的厚度是200埃。
步驟(2)具體為利用光刻將存儲(chǔ)器高壓區(qū)定義出來(lái)，然后用干法
刻蝕將SiN刻掉，再用濕法刻蝕將犧牲氧化層去除，只在邏輯低壓區(qū)留下
SiN和犧牲氧化層。
在步驟(3)中，所述生長(zhǎng)存儲(chǔ)器高壓區(qū)的高壓柵氧化層的厚度是300埃。
在步驟(4)中，所述在邏輯低壓區(qū)和存儲(chǔ)器高壓區(qū)上淀積多晶浮柵 的厚度是1500埃。
和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果本發(fā)明在生長(zhǎng)高壓柵氧 化層之前，淀積一層SiN，使得低壓區(qū)的表面受到SiN的保護(hù)，而高壓區(qū) 生長(zhǎng)柵氧化層，硼離子和磷離子在表面氧氣氣氛下擴(kuò)散存在明顯的增強(qiáng)。 低壓表面由于蓋著SiN層，避免了表面經(jīng)受氧氣氣氛所引起的增強(qiáng)擴(kuò)散。 本發(fā)明能改善低壓管特別是窄管的特性，降低了低壓器件的漏電和存儲(chǔ)器 器件的stand-by (待機(jī))電流。


圖l是本發(fā)明實(shí)施例中步驟(1)完成后的嵌入式EEPROM的示意圖； 圖2是本發(fā)明實(shí)施例中步驟(2)完成后的嵌入式EEPROM的示意圖；驟(3)完成后的嵌入式EEPROM的示意圖； 圖4是本發(fā)明實(shí)施例中步驟(4)完成后的嵌入式EEPROM的示意圖； 圖5是本發(fā)明實(shí)施例中步驟(5)完成后的嵌入式EEPROM的示意圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。 如圖1-圖5所示，本發(fā)明利用SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPR0M 工藝方法，包括如下步驟
(1) 在高壓低壓阱注入后，保留注入犧牲氧化層(Screen Oxide); 用低壓CVD (LPCVD，低壓化學(xué)氣相淀積)在犧牲氧化層上淀積一層氮化硅 (SiN)，氮化硅的厚度可以是200埃左右，見(jiàn)圖l。
(2) 利用光刻將存儲(chǔ)器高壓區(qū)(Memory)定義出來(lái)，然后用干法刻 蝕將SiN刻掉,再用濕法刻蝕將犧牲氧化層去除，只在邏輯低壓區(qū)(Logic) 留下SiN和犧牲氧化層，見(jiàn)圖2。
(3) 生長(zhǎng)存儲(chǔ)器高壓區(qū)的高壓柵氧化層(Gateoxide)，厚度大約是 300埃，見(jiàn)圖3。
(4) 在邏輯低壓區(qū)和存儲(chǔ)器高壓區(qū)上淀積多晶浮柵(Poly)，厚度大 約是1500埃，見(jiàn)圖4。
(5) 將邏輯低壓區(qū)的多晶浮柵刻除，再利用濕法刻蝕將邏輯低壓區(qū) 的SiN和犧牲氧化層刻除，見(jiàn)圖5。
嵌入式EEPROM工藝相比邏輯器件工藝，有更多的高溫氧化過(guò)程，以 及隨之帶來(lái)的濕法刻蝕。濕刻氧化層時(shí)帶來(lái)的隔離氧化層損失，會(huì)影響隔 離效果，造成較大的漏電。采用本發(fā)明方法，在生長(zhǎng)高壓柵氧化層之前，淀積一層SiN，這樣，邏輯低壓區(qū)由于受到SiN保護(hù)，能減少表面硅損失， 避免氧化增強(qiáng)擴(kuò)散；同時(shí)跳過(guò)高壓存儲(chǔ)器氧化層的生長(zhǎng)，也就能跳過(guò)了氧 化層去除的濕法刻蝕，將避免高壓氧化刻蝕帶來(lái)的邏輯低壓區(qū)隔離的隔離 氧化層損失，從而降低低壓器件的漏電。
權(quán)利要求
1、一種利用SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPROM工藝方法，其特征在于，包括如下步驟(1)在高壓低壓阱注入后，保留注入犧牲氧化層，用低壓化學(xué)氣相淀積在犧牲氧化層上淀積一層SiN。(2)利用光刻、刻蝕把存儲(chǔ)器高壓區(qū)的SiN和犧牲氧化層去除；(3)生長(zhǎng)存儲(chǔ)器高壓區(qū)的高壓柵氧化層；(4)在邏輯低壓區(qū)和存儲(chǔ)器高壓區(qū)上淀積多晶浮柵；(5)將邏輯低壓區(qū)的多晶浮柵刻除，再利用濕法刻蝕將邏輯低壓區(qū)的SiN和犧牲氧化層刻除。
2、 如權(quán)利要求1所述的利用SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPR0M 工藝方法，其特征在于，在步驟(l)中，所述淀積一層SiN的厚度是200 埃。
3、 如權(quán)利要求1所述的利用SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPR0M 工藝方法，其特征在于，步驟(2)具體為利用光刻將存儲(chǔ)器高壓區(qū)定 義出來(lái)，然后用干法刻蝕將SiN刻掉，再用濕法刻蝕將犧牲氧化層去除， 只在邏輯低壓區(qū)留下SiN和犧牲氧化層。
4、 如權(quán)利要求1所述的利用SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPR0M 工藝方法，其特征在于，在步驟(3)中，所述生長(zhǎng)存儲(chǔ)器高壓區(qū)的高壓 柵氧化層的厚度是300埃。
5、 如權(quán)利要求1所述的利用SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPR0M 工藝方法，其特征在于，在步驟(4)中，所述在邏輯低壓區(qū)和存儲(chǔ)器高 壓區(qū)上淀積多晶浮柵的厚度是1500埃。
全文摘要
本發(fā)明公開了一種利用SiN保護(hù)邏輯低壓區(qū)的嵌入式EEPROM工藝方法，包括如下步驟(1)在高壓低壓阱注入后，保留注入犧牲氧化層，用低壓化學(xué)氣相淀積在犧牲氧化層上淀積一層SiN。(2)利用光刻、刻蝕把存儲(chǔ)器高壓區(qū)的SiN和犧牲氧化層去除；(3)生長(zhǎng)存儲(chǔ)器高壓區(qū)的高壓柵氧化層；(4)在邏輯低壓區(qū)和存儲(chǔ)器高壓區(qū)上淀積多晶浮柵；(5)將邏輯低壓區(qū)的多晶浮柵刻除，再利用濕法刻蝕將邏輯低壓區(qū)的SiN和犧牲氧化層刻除。本發(fā)明在生長(zhǎng)高壓柵氧化層之前，淀積一層SiN，低壓區(qū)由于受到SiN保護(hù)，將避免高壓氧化刻蝕帶來(lái)的隔離氧化層損失，從而能降低低壓器件的漏電。
文檔編號(hào)H01L21/70GK101459141SQ200710094419
公開日2009年6月17日 申請(qǐng)日期2007年12月10日 優(yōu)先權(quán)日2007年12月10日
發(fā)明者張可鋼, 陳昊瑜, 龔新軍 申請(qǐng)人:上海華虹Nec電子有限公司