專利名稱：感測式半導體裝置及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種感測式半導體裝置及其制法，特別是涉及一種晶
圓級芯片尺寸封裝(WLCSP)的感測式半導體裝置及其制法。
背景技術(shù)：
傳統(tǒng)的影像感測式封裝件(Image sensor package)主要是將感測 式芯片(Sensor chip)接置于一芯片承載件上，并通過焊線加以電性連 接該感測式芯片及芯片承載件后，于該感測式芯片上方封蓋住一玻璃， 以供影像光線能為該感測式芯片所擷取。如此，該完成構(gòu)裝的影像感 測式封裝件即可供系統(tǒng)廠進行整合至如印刷電路板(PCB)等外部裝置 上，以供如數(shù)字相機(DSC)、數(shù)字攝影機(DV)、光學鼠標、及行動電話 等各式電子產(chǎn)品的應用。
同時隨著信息傳輸容量持續(xù)擴增，以及電子產(chǎn)品微小化與可攜式 的發(fā)展趨勢，導致一般集成電路的高輸入/輸出(1/0)、高散熱、及尺 寸縮小化的需求更加受到重視，亦促使集成電路的封裝型態(tài)朝向高電 性及小尺寸的方向演進，因此，業(yè)界逐發(fā)展出一種晶圓級芯片尺寸封 裝(Wafer-Level Chip Scale Package, WLCSP)的感測式半導體裝置， 藉以使完成封裝的半導體裝置僅微大于整合其中的感測式芯片尺寸， 進而有效應用于小型化的電子產(chǎn)品中。
請參閱圖1A至圖1H，美國專利US6， 777， 767所揭示的感測式半導 體裝置及其制法示意圖，其主要是提供一具多個感測芯片10的晶圓 10A，以于相鄰感測芯片10的焊墊101間利用濺鍍方式(sputtering) 形成延伸線路11 (如圖1A所示) ，再將一玻璃12通過一黏著層13而黏 置于該延伸線路11上(如圖1B所示)；接著薄化該晶圓10A背面(如圖 1C所示)；先以刀具對應相鄰感測芯片10間切割該晶園10A背面，再 以電漿蝕刻方式沿先前切割處進行蝕刻以外露出該延伸線路ll(如圖 ID所示)；利用黏膠14以于該晶圓10A背面貼覆另一玻璃15及介電層16(如圖1E所示)；對應相鄰感測芯片10間切割該晶圓10A背面，以
切割通過該延伸線路11，進而形成一傾斜槽口 17(如圖1F所示)；利
用濺鍍方式于該傾斜槽口 17表面及對應該傾斜槽口 17附近的介電層 16表面形成金屬繞線18，并使該金屬繞線18電性連接至該延伸線路 11(如圖1G所示)；之后于該金屬繞線18底部植接焊球19，且沿各該 感測芯片10間進行切單作業(yè)，以制得晶圓級芯片尺寸封裝的感測式半 導體裝置(如圖1H所示)。
但是在前述的感測式半導體裝置中，由于是自該晶圓背面形成傾 斜槽口關(guān)系，因此在切單作業(yè)后該半導體裝置側(cè)面呈現(xiàn)傾斜切角形態(tài)， 亦即其垂直剖面呈倒梯形(平面寬度由上逐漸向下縮短)結(jié)構(gòu)，因而形 成于該半導體裝置側(cè)面的金屬繞線與芯片頂面焊墊的延伸線路連接處 呈銳角接觸，而易發(fā)生應力集中造成連接處斷裂問題，再者，于制程 中是從晶圓背部形成傾斜槽口，因不易對正至正確位置，易造成傾斜 槽口的設置位置偏移，導致金屬繞線與延伸線路無法連接，甚至毀損 到芯片。
另外，因其金屬繞線是外露于半導體裝置外，故易受外界污染而 影響產(chǎn)品信賴性，且易于在與外部裝置(如印刷電路板)作電性連接時, 于焊球回焊時造成短路問題。再者，其制程中需先后利用濺鍍方式形 成延伸線路及金屬繞線，導致制程復雜及成本高等問題，且于制程中 亦需輔以昂貴的電漿蝕刻作業(yè)，以蝕刻外露出該延伸線路，導致制程 成本的增加。
因此，如何設計一種可避免線路發(fā)生斷裂及外露問題的晶圓級芯 片尺寸感測式半導體裝置及其制法，同時復可避免現(xiàn)有技術(shù)中從晶圓 背面切割的對位誤差而導致線路電性連接不良及芯片毀損與制程成本 高的問題，確為相關(guān)領(lǐng)域上所需要迫切面對的問題。
發(fā)明內(nèi)容
鑒于前述現(xiàn)有技術(shù)的缺陷，本發(fā)明的主要目的是提供一種感測式 半導體裝置及其制法，從而可避免線路連接處因夾角尖銳發(fā)生斷裂問 題。
本發(fā)明的又一目的是提供一種感測式半導體裝置及其制法，從而可避免線路外露而受外界污染影響產(chǎn)品信賴性，及后續(xù)與外界電性連 接的可靠性問題。
本發(fā)明的再一目的是提供一種感測式半導體裝置及其制法，從而 可避免現(xiàn)有技術(shù)中從晶圓背面切割的對位誤差而導致線路電性連接不 良及芯片毀損問題。
本發(fā)明的又一目的是提供一種感測式半導體裝置及其制法，以避 免使用電漿蝕刻作業(yè)及過多濺鍍作業(yè)而導致制造過程復雜及成本增加 問題。
為達到前述及其它目的，本發(fā)明的感測式半導體裝置制法主要包 括提供一包含有多個感測芯片的晶圓，該晶圓及感測芯片具有相對 的主動面及非主動面，該主動面上設有感測區(qū)及多個焊墊，并于相鄰 感測芯片主動面的焊墊間形成多個凹槽；于該凹槽中填覆填充料，并 于該填充料上形成第一導電線路，以電性連接相鄰感測芯片的焊墊； 于該晶圓上接置透光體，以遮蓋該感測區(qū)；薄化該晶圓非主動面至該 凹槽，以外露出該填充料；將該晶圓以其非主動面而接置于一表面設 有多個第二導電線路的承載板上，該第二導電線路對應于該填充料位 置；對應凹槽位置切割該透光體及晶圓至該第二導電線路，以形成第 一開口 ；于該第一開口中的第二導電線路上以電鍍制程形成金屬層， 并使該金屬層電性連接相鄰感測芯片的第一及第二導電線路；對應該 第一開口中的金屬層進行切割而形成第二開口 ，以分離相鄰感測芯片 的第一導電線路連接及第二導電線路連接，其中該第二開口的寬度小 于第一開口的寬度，以供各該感測芯片仍得通過部分金屬層電性連接 第一及第二導電線路；于該第二開口中填充絕緣材料以封閉該金屬層 與第一及第二導電導路；移除該承載板，并沿該感測芯片間進行切割 以分離各該感測芯片，以構(gòu)成本發(fā)明的感測式半導體裝置。
該承載板為金屬材料，以于其上電鍍形成第二導電線路，且可通 過該金屬材料的承載板及第二導電線路以于第一開口中的第二導電線 路上電鍍形成金屬層。
本發(fā)明的感測式半導體裝置制法另一較佳實施例包括提供一包 含有多個感測芯片的晶圓，該晶圓及感測芯片具有相對的主動面及非 主動面，該主動面上設有感測區(qū)及多個焊墊，并于相鄰感測芯片主動面的焊墊間形成多個凹槽；于該凹槽中填覆填充料，并于該填充料上 形成第一導電線路，以電性連接相鄰感測芯片的焊墊；于該晶圓上接 置透光體，以遮蓋該感測區(qū)；薄化該晶圓非主動面至該凹槽，以外露 出該填充料；沿該感測芯片間進行切割以分離各該感測芯片，其中該 感測芯片側(cè)邊外露有第一導電線路及填充料；將該些感測芯片接置于 一表面形成有多個導電線路的承載板上，且各該感測芯片間存在一間 隙，該第二導電線路位于相鄰感測芯片間且顯露于該間隙；于相鄰感 測芯片間隙中以電鍍制程形成金屬層，并使該金屬層電性連接相鄰感 測芯片的第一及第二導電線路；對應該間隙中的金屬層進行切割而形 成有開口，以分離相鄰感測芯片的第一導電線路連接及第二導電線路 連接，其中該開口的寬度小于間隙的寬度，以供各該感測芯片仍得通 過部分金屬層電性連接第一及第二導電線路；于該開口中填充絕緣材 料以封閉該金屬層與第一及第二導電導路；以及移除該承載板以分離 各該感測芯片，進而構(gòu)成本發(fā)明的感測式半導體裝置。
通過前述的制法，本發(fā)明復揭示一種感測式半導體裝置，包括 感測芯片，具有相對的主動面及非主動面，且于該主動面上形成有一 感測區(qū)與多個焊墊；第一導電線路，形成于該感測芯片主動面邊緣且 電性連接至該焊墊；第二導電線路，形成于該感測芯片非主動面邊緣; 金屬層，形成于該感測芯片側(cè)邊，以電性連接該第一及第二導電線路; 透光體，接置于該感測芯片主動面且遮蓋該感測區(qū)。
另外該感測式半導體裝置復包括有一設于該金屬層與芯片側(cè)邊間 的填充料；包覆該感測芯片與透光體側(cè)邊的絕緣材料，以覆蓋該第一 導電線路、金屬層及第二導電線路；以及覆蓋該感測芯片非主動面的 拒焊層，該拒焊層形成有開口以外露出第二導電線路，從而于該第二 導電線路上植設導電元件，以供電性連接至外部裝置。
因此，本發(fā)明的感測式半導體裝置及其制法是提供一包含有多個 感測芯片的晶圓，以于相鄰感測芯片主動面的焊墊間形成多個凹槽， 并于該凹槽處填覆填充料及電性連接相鄰感測芯片焊墊的第一導電線 路，再于該晶圓上接置透光體及薄化該晶圓非主動面以外露出該填充 料，接著將該晶圓接置于一設有多個第二導電線路承載板，該第二導 電線路對應于該填充料及第一導電線路位置，再對應凹槽位置切割該透光體及晶圓至該第二導電線路位置，以形成第一開口，并于該第一 開口中以電鍍制程形成電性連接相鄰感測芯片的第一及第二導電線路 的金屬層，接著對應該第一開口中的金屬層進行切割而形成寬度小于 第一開口的第二開口 ，以分離相鄰感測芯片的第一導電線路連接及第 二導電線路連接，并供各該感測芯片仍得通過部分金屬層電性連接第 一及第二導電線路，以于該第二開口中填充絕緣材料以封閉該金屬層 與第一及第二導電導路，之后移除該承載板，并沿該感測芯片間進行
切割以分離各該感測芯片，而構(gòu)成本發(fā)明的感測式半導體裝置；亦或 可于晶圓薄化并切單后，將多個感測芯片接置于表面形成有多個第二 導電線路的承載板，并進行后續(xù)的形成電性連接第一及第二導電線路 的金屬層、填充絕緣材料、及切割分離相鄰感測芯片的電性連接，以 構(gòu)成多個感測式半導體裝置，而不同于現(xiàn)有技術(shù)從芯片非主動面(晶圓 背部)形成穿過晶圓、電性連接至芯片焊墊的延伸線路而內(nèi)凹至該玻璃 的傾斜槽口 ，再于該傾斜槽口表面及對應該傾斜槽口附近的覆蓋層表 面形成電性連接至延伸線路的金屬繞線，以避免現(xiàn)有半導體裝置側(cè)面 呈現(xiàn)傾斜切角形態(tài)，因而形成于該半導體裝置側(cè)面的金屬繞線與芯片 焊墊的延伸線路連接處呈銳角接觸，發(fā)生應力集中造成連接處斷裂問 題，以及因現(xiàn)有制程中是從晶圓背部形成傾斜槽口，不易對正正確的 位置，造成槽口位置偏移，導致金屬繞線與延伸線路無法連接，甚至 毀損到芯片等問題；再者，本發(fā)明中對應各感測芯片側(cè)邊覆蓋有絕緣 材料以保護導電線路及金屬層，從而可避免線路外露而受外界污染影 響產(chǎn)品信賴性，及后續(xù)與外界電性連接的可靠性問題，同時亦可避免 于制造過程中需多次利用濺鍍方式形成線路，以及昂貴的電漿蝕刻作 業(yè)所導致制造過程復雜及成本高等問題。
圖1A至圖1H是現(xiàn)有技術(shù)美國專利US6, 646, 289所揭示的晶圓級 芯片尺寸封裝的感測式半導體裝置及其制法示意圖2A至圖2H是本發(fā)明的感測式半導體裝置及其制法第一實施例 的示意圖21是本發(fā)明的感測式半導體裝置底面植設導電元件的示意圖；以及
圖3A至圖3F是本發(fā)明的感測式半導體裝置的制法第二實施例的
示意圖。
元件符號說明10感測芯片
10A晶圓
101焊墊
11延伸線路
12玻璃
13黏著層
14黏膠
15玻璃
16介電層
17傾斜槽口
18金屬繞線
19焊球
20感測芯片
20A晶圓
201焊墊
202感測區(qū)
203第一開口
204第二開口
205凹槽
21第一導電線路
22填充料
23透光體
24薪著層
25承載板
26第二導電線路
27金屬層
28絕緣材料29導電元件
290拒焊層
30感測芯片
30A晶圓
301焊墊
302感測區(qū)
301焊墊
302感測區(qū)
303間隙
304開口
305凹槽
31第一導電線路
32填充料
33透光體
35承載板
36第二導電線路
37金屬層
38絕緣材料
具體實施例方式
以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功 效。
第一實施例
請參閱圖2A至圖2H，為本發(fā)明的感測式半導體裝置及其制法第一 實施例的示意圖。
如圖2A所示，提供一包含有多個感測芯片20的晶圓20A，該感測 芯片20具有相對的主動面及非主動面，該主動面上設有感測區(qū)202及 多個焊墊201,以于相鄰感測芯片20主動面的焊墊201間形成多個凹 槽205，該凹槽205的寬度約為100um，深度約為150um。
如圖2B所示，于該凹槽205中填覆填充料22，該填充料22例如為苯環(huán)丁烯(Benzo-Cyclo-Butene; BCB)或聚亞酰胺(Polyimide)，是 填覆于該凹槽205中，并進行烘烤固化(curing)后，再于該填充料22 上形成第一導電線路21，以電性連接相鄰感測芯片20的焊墊201。該 第一導電線路21可為鈦化鎢(TiW)/銅(Cu)/電鍍銅、鋁(Al)/鎳化釩 (Ni/V)/銅(Cu)/電鍍銅等，其厚度約為l至5um，較佳為3um。
如圖2C所示，于該晶圓20A上接置透光體23以封閉并遮蓋該芯 片感測區(qū)202，其中該透光體23例如為玻璃，其是通過一黏著層24 而接置于該感測芯片20主動面上，并覆蓋該芯片20表面上的導電線 路21，藉以封閉并遮蓋該感測芯片20的感測區(qū)202。
接著薄化該感測芯片20非主動面至該凹槽205，以使該凹槽205 內(nèi)的填充料22相對外露于該晶圓20A的非主動面。
如圖2D所示，接著將該晶圓20A以其非主動面間隔一黏著層而黏 置于一承載板25上，其中該承載板25上設有多個第二導電線路26， 該第二導電線路26對應于該填充料22及第一導電線路21位置。
該承載板25例如為金屬材料的銅板，以通過電鍍方式而于其表面 形成多個第二導電線路26，該第二導電線路26例如為金/鎳(Au/Ni)， 厚度約為l至5um。
如圖2E所示，對應凹槽205位置切割該透光體23及晶圓20A至 該第二導電線路26位置，以形成第一開口 203，該第一開口 203寬度 小于凹槽205寬度約10至20um，而約為80um，從而使第二導電線 路26顯露出該第一開口 203，且部分填充料22留置于該感測芯片20 側(cè)邊上。
如圖2F所示，通過該金屬材料的承載板25及第二導電線路26的 導電性，以于外露出該第一開口 203中的第二導電線路26上以電鍍制 程形成金屬層27，并使該金屬層27電性連接相鄰感測芯片20的第一 導電線路21及第二導電線路26。該金屬層27例如為銅、鎳等金屬。
如圖2G所示，對應該第一開口 203中的金屬層27進行切割至該 承載板25而形成第二開口 204，以分離相鄰感測芯片20的第一導電線 路21連接及第二導電線路26連接，其中該第二開口 204的寬度小于 第一開口 203的寬度約10至20y m，而約為60ixm，從而使部分金屬 層27留置于該感測芯片20側(cè)邊上，以供各該感測芯片20仍得通過該金屬層27電性連接第一及第二導電線路21,26;接著，于該第二開口 204中填充絕緣材料28以封閉該金屬層27與第一及第二導電導路21、 26。
如圖2H所示，蝕刻移除該承載板25，并沿該感測芯片20間進行 切割以分離各該感測芯片，而構(gòu)成本發(fā)明的感測式半導體裝置。
再者，復請參閱圖21，后續(xù)復可于該感測式半導體裝置的底面覆 蓋一拒焊層290，并使該拒焊層290形成有開孔以外露出部分第二導電 線路26，從而于該外露的第二導電線路26上植設如焊球的導電元件 29，以供該感測式半導體裝置電性連接至外部裝置。
通過前述的制法，本發(fā)明復揭示一種感測式半導體裝置，包括 感測芯片20，具有相對的主動面及非主動面，且于該主動面上形成有 一感測區(qū)202與多個焊墊201;第一導電線路21，形成于該感測芯片 20主動面邊緣且電性連接至該焊墊201;第二導電線路26，形成于該 感測芯片20非主動面邊緣；金屬層27形成于該感測芯片20側(cè)邊，以 電性連接該第一及第二導電線路21、 26;透光體23，接置于該感測芯 片20主動面且遮蓋該感測區(qū)202。
另外該感測式半導體裝置復包括有一設于該金屬層27與芯片20 側(cè)邊間的填充料22;包覆該感測芯片20與透光體23側(cè)邊的絕緣材料 28，以覆蓋該第金屬層27與第一、第二導電線路21、 26;以及覆蓋該 感測芯片20非主動面的拒焊層290，該拒焊層290形成有開口以外露 出部分第二導電線路26，從而于該第二導電線路26上植設導電元件 29，以供電性連接至外部裝置。
第二實施例
請參閱圖3A至圖3F，為本發(fā)明的感測式半導體裝置制法第二實施 例的示意圖。
如圖3A所示，提供一包含有多個感測芯片30的晶圓30A，該晶圓 30A及感測芯片30具有相對的主動面及非主動面，該主動面上設有感 測區(qū)302及多個焊墊301，并于相鄰感測芯片30主動面的焊墊301間 形成多個凹槽305，以于該凹槽305中填覆填充料32，及于該填充料 32上形成第一導電線路31，以電性連接相鄰感測芯片30的焊墊301。
如圖3B所示，于該晶圓30A上接置如玻璃的透光體33，以封閉并遮蓋該感測區(qū)302，并薄化該晶圓30A非主動面至該凹槽305，以外露
出該填充料32。
如圖3C所示，沿該感測芯片30間進行切割以分離各該感測芯片 30，其中該感測芯片30側(cè)邊留有第一導電線路31及填充料32，并將 該些感測芯片30通過一黏著層而黏置于一承載板35上，且各該感測 芯片30間存在一間隙303，其中該承載板35上形成有多個第二導電線 路36，該第二導電線路36位于相鄰感測芯片30間且顯露于該間隙303。
如圖3D所示，于相鄰感測芯片30間隙中以電鍍制程形成金屬層 37，并使該金屬層37電性連接相鄰感測芯片30的第一及第二導電線 路31，36。
如圖3E所示，對應該相鄰感測芯片間隙中的金屬層37進行切割 而形成有開口 304，以分離相鄰感測芯片30的第一導電線路31連接及 第二導電線路36連接，其中該開口 304的寬度小于間隙303的寬度， 以供各該感測芯片30仍得通過部分金屬層37電性連接第一及第二導 電線路31， 36，并于該開口 304中填充絕緣材料38以封閉該金屬層37 與第一及第二導電導路31、 36。
如圖3F所示，蝕刻移除該承載板35并分離各該感測芯片30，進 而構(gòu)成本發(fā)明的感測式半導體裝置。
因此，本發(fā)明的感測式半導體裝置及其制法是提供一包含有多個 感測芯片的晶圓，以于相鄰感測芯片主動面的焊墊間形成多個凹槽， 并于該凹槽處填覆填充料及電性連接相鄰感測芯片焊墊的第一導電線 路，再于該晶圓上接置透光體及薄化該晶圓非主動面以外露出該填充 料，接著將該晶圓接置于一設有多個第二導電線路承載板，該第二導 電線路對應于該填充料及第一導電線路位置，再對應凹槽位置切割該 透光體及晶圓至該第二導電線路位置，以形成第一開口，并于該第一 開口中形成電性連接相鄰感測芯片的第一及第二導電線路的金屬層， 接著對應該第一開口中的金屬層進行切割而形成寬度小于第一開口的 第二開口 ，以分離相鄰感測芯片的第一導電線路連接及第二導電線路 連接，并供各該感測芯片仍得通過部分金屬層電性連接第一及第二導 電線路，以于該第二開口中填充絕緣材料以封閉該金屬層與第一及第 二導電導路，之后移除該承載板，并沿該感測芯片間進行切割以分離各該感測芯片，而構(gòu)成本發(fā)明的感測式半導體裝置；亦或可于晶圓薄 化并切單后，將多個感測芯片接置于表面形成有多個第二導電線路的 承載板，并進行后續(xù)的形成電性連接第一及第二導電線路的金屬層、 填充絕緣材料、及切割分離相鄰感測芯片的電性連接，以構(gòu)成多個感 測式半導體裝置，而不同于現(xiàn)有技術(shù)從芯片非主動面(晶圓背部)形成 穿過晶圓、電性連接至芯片焊墊的延伸線路而內(nèi)凹至該玻璃的傾斜槽 口，再于該傾斜槽口表面及對應該傾斜槽口附近的覆蓋層表面形成電 性連接至延伸線路的金屬繞線，以避免現(xiàn)有半導體裝置側(cè)面呈現(xiàn)傾斜 切角形態(tài)，因而形成于該半導體裝置側(cè)面的金屬繞線與芯片焊墊的延 伸線路連接處呈銳角接觸，發(fā)生應力集中造成連接處斷裂問題，以及 因現(xiàn)有制程中是從晶圓背部形成傾斜槽口，不易對正正確的位置，造 成槽口位置偏移，導致金屬繞線與延伸線路無法連接，甚至毀損到芯 片等問題；再者，本發(fā)明中對應各感測芯片側(cè)邊覆蓋有絕緣材料以保 護導電線路及金屬層，從而可避免線路外露而受外界污染影響產(chǎn)品信 賴性，及后續(xù)與外界電性連接的可靠性問題，同時亦可避免于制造過 程中需多次利用濺鍍方式形成線路，以及昂貴的電漿蝕刻作業(yè)所導致 制造過程復雜及成本高等問題。
上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制 本發(fā)明，任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下， 對上述實施例進行修飾與改變。因此，本發(fā)明的權(quán)利保護范圍，應以 權(quán)利要求書的范圍為依據(jù)。
權(quán)利要求
1.一種感測式半導體裝置的制法，包括提供一包含有多個感測芯片的晶圓，該晶圓及感測芯片具有相對的主動面及非主動面，該主動面上設有感測區(qū)及多個焊墊，并于相鄰感測芯片主動面的焊墊間形成多個凹槽；于該凹槽中填覆填充料，并于該填充料上形成第一導電線路，以電性連接相鄰感測芯片的焊墊；于該晶圓上接置透光體，以遮蓋該感測區(qū)，并薄化該晶圓非主動面至該凹槽，以外露出該填充料；將該晶圓以其非主動面而接置于一表面設有多個第二導電線路的承載板上，該第二導電線路對應于該填充料位置；對應凹槽位置切割該透光體及晶圓至該第二導電線路，以形成第一開口；于該第一開口中的第二導電線路上形成金屬層，并使該金屬層電性連接相鄰感測芯片的第一及第二導電線路；對應該第一開口中的金屬層進行切割而形成第二開口，以分離相鄰感測芯片的第一導電線路連接及第二導電線路連接，其中該第二開口的寬度小于第一開口的寬度，以供各該感測芯片仍得通過部分金屬層電性連接第一及第二導電線路；于該第二開口中填充絕緣材料以封閉該金屬層與第一及第二導電導路；以及移除該承載板，并沿該感測芯片間進行切割以分離各該感測芯片，以構(gòu)成本發(fā)明的感測式半導體裝置。
2. 根據(jù)權(quán)利要求1所述的感測式半導體裝置的制法，其中，該凹 槽寬度大于第一開口寬度，從而使第二導電線路顯露于該第一開口 ， 且部分填充料留置于該感測芯片側(cè)邊。
3. 根據(jù)權(quán)利要求1所述的感測式半導體裝置的制法，其中，該透 光體為玻璃，并通過一黏著層而接置于該晶圓主動面上，藉以封閉并 遮蓋該感測區(qū)。
4. 根據(jù)權(quán)利要求1所述的感測式半導體裝置的制法，其中，該晶圓以其非主動面間隔一黏著層而黏置于承載板上，該承載板為金屬材 料，通過電鍍方式而于其表面形成多個第二導電線路。
5. 根據(jù)權(quán)利要求1所述的感測式半導體裝置的制法，其中，該金 屬層通過金屬材料的承載板及第二導電線路，以利用電鍍方式而形成 于外露出該第一開口中的第二導電線路上。
6. 根據(jù)權(quán)利要求1所述的感測式半導體裝置的制法，其中，該第 二開口的寬度小于第一開口的寬度，從而使部分金屬層留置于該感測 芯片側(cè)邊上，以供各該感測芯片通過該金屬層電性連接第一及第二導 電線路。
7. 根據(jù)權(quán)利要求1所述的感測式半導體裝置的制法，復包括于該 感測式半導體裝置的底面覆蓋一拒焊層，并使該拒焊層形成有開孔以 外露出部分第二導電線路，從而于該外露的第二導電線路上植設導電 元件。
8. —種感測式半導體裝置的制法，包括提供一包含有多個感測芯片的晶圓，該晶圓及感測芯片具有相對 的主動面及非主動面，該主動面上設有感測區(qū)及多個焊墊，并于相鄰感測芯片主動面的焊墊間形成多個凹槽；于該凹槽中填覆填充料，并于該填充料上形成第一導電線路，以 電性連接相鄰感測芯片的焊墊；于該晶圓上接置透光體，以遮蓋該感測區(qū)，并薄化該晶圓非主動 面至該凹槽，以外露出該填充料；沿該感測芯片間進行切割以分離各該感測芯片，其中該感測芯片 側(cè)邊外露有第一導電線路及填充料；將該些感測芯片接置于一表面形成有多個導電線路的承載板上， 且各該感測芯片間存在一間隙，該第二導電線路位于相鄰感測芯片間 且顯露于該間隙；于相鄰感測芯片間隙中形成金屬層，并使該金屬層電性連接相鄰 感測芯片的第一及第二導電線路；對應該間隙中的金屬層進行切割而形成有開口，以分離相鄰感測 芯片的第一導電線路連接及第二導電線路連接，其中該開口的寬度小 于間隙的寬度，以供各該感測芯片仍得通過部分金屬層電性連接第一及第二導電線路；于該開口中填充絕緣材料以封閉該金屬層與第一及第二導電導 路；以及移除該承載板并分離各該感測芯片，進而構(gòu)成本發(fā)明的感測式半 導體裝置。
9. 根據(jù)權(quán)利要求8所述的感測式半導體裝置的制法，其中，該透 光體為玻璃，并通過一黏著層而接置于該晶圓主動面上，藉以封閉并 遮蓋該感測區(qū)。
10. 根據(jù)權(quán)利要求8所述的感測式半導體裝置的制法，其中，該感 測芯片以其非主動面間隔一黏著層而黏置于承載板上，該承載板為金 屬材料，通過電鍍方式而于其表面形成多個第二導電線路。
11.根據(jù)權(quán)利要求8所述的感測式半導體裝置的制法，其中，該金屬層通過金屬材料的承載板及第二導電線路，以利用電鍍方式而形成 于外露出該間隙的第二導電線路上。
12. 根據(jù)權(quán)利要求8所述的感測式半導體裝置的制法，復包括于該 感測式半導體裝置的底面覆蓋一拒焊層，并使該拒焊層形成有開孔以 外露出部分第二導電線路，從而于該外露的第二導電線路上植設導電 元件。
13. —種感測式半導體裝置，包括感測芯片，具有相對的主動面及非主動面，且于該主動面上形成 有一感測區(qū)與多個焊墊；第一導電線路，形成于該感測芯片主動面邊緣且電性連接至該焊墊；第二導電線路，形成于該感測芯片非主動面邊緣； 金屬層，形成于該感測芯片側(cè)邊，以電性連接該第一及第二導電 線路；以及透光體，接置于該感測芯片主動面且遮蓋該感測區(qū)。
14. 根據(jù)權(quán)利要求13所述的感測式半導體裝置，復包括有設于該 金屬層與芯片側(cè)邊間的填充料。
15. 根據(jù)權(quán)利要求13所述的感測式半導體裝置，復包括有包覆該 感測芯片與透光體側(cè)邊的絕緣材料，藉以覆蓋該金屬層。
16. 根據(jù)權(quán)利要求13所述的感測式半導體裝置，復包括有覆蓋該 感測芯片非主動面的拒焊層，該拒焊層形成有開口以外露出部分第二 導電線路；以及植設于該第二導電線路的導電元件。
17. 根據(jù)權(quán)利要求13所述的感測式半導體裝置，其中，該透光體 為玻璃，并通過一黏著層而接置于該感測芯片主動面上，藉以封閉并 遮蓋該感測區(qū)。
全文摘要
本發(fā)明公開了一種感測式半導體裝置及其制法，通過本發(fā)明的制法，得到一種感測式半導體裝置，包括感測芯片，具有相對的主動面及非主動面，且于該主動面上形成有一感測區(qū)與多個焊墊；第一導電線路，形成于該感測芯片主動面邊緣且電性連接至該焊墊；第二導電線路，形成于該感測芯片非主動面邊緣；金屬層，形成于該感測芯片側(cè)邊，以電性連接該第一及第二導電線路；透光體，接置于該感測芯片主動面且遮蓋該感測區(qū)。本發(fā)明可避免現(xiàn)有技術(shù)從晶圓非主動面切割形成傾斜槽口，因不易對準至正確位置所產(chǎn)生槽口位置偏移，以及于該傾斜槽口中所形成的線路與主動面線路連接處易發(fā)生應力集中，造成連接處斷裂與線路外露問題。
文檔編號H01L23/488GK101290892SQ200710096448
公開日2008年10月22日 申請日期2007年4月17日 優(yōu)先權(quán)日2007年4月17日
發(fā)明者蕭承旭, 詹長岳, 黃建屏, 黃致明 申請人:矽品精密工業(yè)股份有限公司