專利名稱：半導體結構及其形成方法
技術領域：
本發(fā)明大體上涉及半導體器件處理技術，更特別地，涉及一種用于降低半導體橫向邊緣電容(lateral fringe capacitance)的結構及其形成方法。
背景技術：
半導體工業(yè)中在給定的面積內(nèi)形成越來越多電路器件，這一持續(xù)不斷的趨勢使得單個集成電路以及采用集成電路的電子器件的性能顯著提高。在典型的集成電路中，單個集成電路元件或元件群一般通過金屬化處理彼此電連接，在金屬化處理中，沉積金屬層并進行構圖從而形成按照設計完成電路的金屬線。在經(jīng)過構圖的金屬層內(nèi)形成的各個金屬線通過稱作層間電介質(zhì)的層彼此隔離。這些層間電介質(zhì)隔離金屬線與其它金屬線(不論位于相同的還是不同的金屬層內(nèi))及其它電路元件之間發(fā)生不良的電接觸。
典型的雙鑲嵌結構的制造過程如下通過沉積電介質(zhì)材料，經(jīng)光刻和刻蝕限定線路和通道(via)，然后金屬化以便填充該經(jīng)過構圖的線路和通道，對過多的金屬進行拋光完成線路。在化學機械拋光(CMP)之后，表面接近平面，載流線路與相鄰的線路隔離，從而完成電路。在這里，典型地對銅金屬層進行蓋頂，隨后沉積電介質(zhì)層。
然而，上述集成電路密度增加的一個不良副效應是給定金屬層內(nèi)相鄰金屬線之間存在寄生橫向電容。這一不必要的電容會使電路性能變慢，因為會產(chǎn)生太多不需要的電荷，從而使必要電路元件處電荷的建立變慢。
圖1圖解了部分形成的傳統(tǒng)集成電路器件100的剖面圖。在層間電介質(zhì)(ILD)層(例如二氧化硅)102中具有多個導電金屬線104形成于其中。利用平面化步驟將金屬填充材料104拋光直到ILD層102的頂部之后，在其上面形成一個電介質(zhì)帽層106，例如NBLoK(氮摻雜碳化硅)。當ILD層102的介電常數(shù)的量級是大約2.5-3.0，NBLoK帽層的介電常數(shù)為大約6.0。
結構100相鄰金屬線104之間的橫向電容(C)受到數(shù)個因素的影響，其中的兩個是(1)由于線路102之間ILD材料102導致的電容，和(2)由于所覆蓋的NBLoK層106導致的邊緣電容。盡管由于ILD材料102產(chǎn)生的電容能夠通過用k更低的電介質(zhì)代替二氧化硅加以降低，但是如果僅僅簡單地替換NBLoK帽層則要困難得多，因為這個層行使大量的功能，使得難以用一種材料加以替換。
因此，如果能夠使用某種方式，在保留使用介電常數(shù)較高的帽層的優(yōu)點的條件下，降低金屬線路內(nèi)橫向電容的邊際貢獻則是令人期待的。
發(fā)明內(nèi)容
前面討論的先前技術的缺點和缺陷可以通過一種用于形成半導體結構的方法加以克服或減輕。在一個示例性實施例中，該方法包括在上面形成有硬掩模的層間電介質(zhì)(ILD)層內(nèi)限定多條導線，并使導線的填充材料凹陷到低于ILD層頂部的程度。在凹陷的填充材料的頂部形成一個保護性絕緣層，并在硬掩模層內(nèi)限定一個穹形圖形，借此除去保護性絕緣層。除去硬掩模層，從而將穹形圖形轉(zhuǎn)移到ILD層的頂部，并在ILD層和導線上面形成一個帽層，其中該帽層采用穹形圖案的形式。
在另一個實施例中，半導體結構包括多條形成于層間電介質(zhì)(ILD)層內(nèi)的導線，和一個形成于ILD層和導線上面的非平面帽層，其中在導線之間的位置處，該帽層相對于導線抬高。
參考示例圖，其中在一些圖中相似的元件用相似的數(shù)字標注
圖1是部分形成的傳統(tǒng)集成電路器件的剖面圖；圖2是圖解用于降低半導體器件中橫向邊緣電容的方法的處理流程圖；和圖3(a)-3(g)是根據(jù)圖2所述方法用于降低橫向邊緣電容的半導體結構的剖面圖。
具體實施例方式
本文公開的是一種用于降低半導體器件的金屬導線之間橫向電容邊緣分量的方法和結構。簡而言之，形成一個穹形帽結構，從而在線路之間的位置處從金屬線路的頂部物理地拱起一個k較高的帽層，借此降低器件的總體橫向電容。
現(xiàn)在同時參考圖2的流程圖200和圖3(a)-3(g)的處理程序，圖解了制造穹形電容結構的方法。從圖2和圖3(a)的框202開始，通過CMP操作制造雙(或單)鑲嵌結構。特別地，ILD層302上面形成有硬掩模層303，隨后構圖線路304，線路304被導電材料(例如銅)填充。可以對用于使銅填充物平面化的特殊CMP處理進行改變或者不進行改變，以便保留硬掩模層303。
然后，如圖2的框204和圖3(b)所示，使銅填充材料凹陷經(jīng)過硬掩模層303的底部，直到其最終的高度低于ILD層302的頂部。該凹陷步驟可以通過一種或多種不同的方法(例如濕法刻蝕、干法刻蝕、CMP等)加以實現(xiàn)。在此階段，非共形或共形地沉積保護性絕緣材料306(例如SiO2)，如圖2的框206和圖3(c)所示。然后在絕緣材料306上執(zhí)行平面化步驟，直到硬掩模層303的頂部，如圖2的框208和圖3(d)所示。結果，絕緣材料306的U形部分提供一個在隨后的處理步驟期間保護銅線304的機構。
接著參考圖2的框210和圖3(e)，執(zhí)行各向同性(非定向)刻蝕，從而除去犧牲絕緣材料部分306，并將硬掩模層303的角成形為圓形、穹形圖形308。然后通過各向異性(定向)刻蝕將這些穹形圖形308轉(zhuǎn)移到ILD層302內(nèi)，如圖2的框212和圖3(f)所示。盡管各向異性轉(zhuǎn)移刻蝕在附圖中被描繪成一個分離的步驟，但是各向同性圓化刻蝕和各向異性轉(zhuǎn)移刻蝕能夠在單一的步驟中加以執(zhí)行。
最后，如圖2的框214和圖3(g)所示，在非平面結構上共形沉積一個帽層310(例如NBLoK)，這樣保留了穹形圖形308。與圖1的傳統(tǒng)平面結構100相比，線304之間帽層310的部分沿著向上的方向拱起，借此使高k層與導線物理地相離。進而，由于穹形的高度，使得線的總橫向電容降低了大約5％。
在制造單和雙鑲嵌結構期間進行刻蝕處理以提供尖銳的角是令人期望的。隨后在圓化結構上的金屬化將趨向于引起增加的短路(shorts)，因為負擔在CMP時將襯墊殘余清除到器件人工公差范圍。通過以上述方式制造該結構，使Cu-Cu間隔保持在設計原則規(guī)范內(nèi)，同時能夠?qū)崿F(xiàn)穹形絕緣體間隔的制造。
盡管本發(fā)明是參考優(yōu)選的實施例加以說明的，但是本領域的技術人員能夠理解，在不背離本發(fā)明范圍的前提下，可以有各種改變，并且能夠用等價物替換其元件。此外，在不背離本發(fā)明基本范圍的前提下，可以進行許多修改以適應本發(fā)明教授內(nèi)容的特殊條件或材料。因此，我們期望，本發(fā)明并不僅限于作為用于執(zhí)行本發(fā)明的最佳模式所公開的特殊實施例，而是本發(fā)明包括處于附屬權利要求范圍內(nèi)的全部實施例。
權利要求
1.一種用于形成半導體結構的方法，該方法包括在上面形成有硬掩模層的層間電介質(zhì)(ILD)層內(nèi)限定多條導線；將導線的填充材料凹陷到低于所述ILD層的頂部的水平；在所述凹陷的填充材料的頂部形成保護性絕緣層；在所述硬掩模層內(nèi)限定穹形圖形，借此除去所述保護性絕緣層；除去所述硬掩模層，以便將所述穹形圖形轉(zhuǎn)移到所述ILD層的頂部；和在所述ILD層和所述導線上方形成帽層，其中所述帽層采取所述穹形圖形的形式。
2.根據(jù)權利要求1的方法，其中所述穹形圖形的例子位于所述導線之間。
3.根據(jù)權利要求1的方法，其中在所述硬掩模層內(nèi)限定所述穹形圖形的所述步驟包括各向同性地刻蝕所述硬掩模層和所述保護性絕緣層。
4.根據(jù)權利要求3的方法，其中將所述穹形圖形轉(zhuǎn)移到所述ILD層頂部內(nèi)的所述步驟進一步包括各向異性刻蝕所述硬掩模層。
5.根據(jù)權利要求1的方法，其中所述帽層具有比所述ILD層更大的介電常數(shù)。
6.根據(jù)權利要求5的方法，其中所述ILD層包括二氧化硅，而所述帽層包括氮摻雜碳化硅。
7.根據(jù)權利要求1的方法，其中在所述凹陷的填充材料頂部上形成所述保護性絕緣層的所述步驟進一步包括沉積犧牲絕緣材料，將該絕緣材料平面化到所述硬掩模層，從而在所述導線上形成所述絕緣材料的U形部分。
8.根據(jù)權利要求7的方法，其中所述絕緣材料包括二氧化硅。
9.一種半導體結構，包括多條導線，其形成于層間電介質(zhì)(ILD)層內(nèi)；和非平面帽層，其形成于所述ILD層和所述導線的上方，其中所述帽層在所述導線之間的位置處相對于所述導線抬高。
10.根據(jù)權利要求9的半導體結構，其中所述帽層在所述導線之間的所述位置處具有穹形形狀。
11.根據(jù)權利要求9的半導體結構，其中所述ILD層包括二氧化硅，而所述帽層包括氮摻雜的碳化硅。
全文摘要
一種半導體結構，包括多條形成于層間電介質(zhì)(ILD)層內(nèi)的導線，和一個形成于ILD層和導線上面的非平面帽層，其中該帽層在導線之間的位置處相對于導線抬高。
文檔編號H01L23/52GK101079394SQ200710097020
公開日2007年11月28日 申請日期2007年4月17日 優(yōu)先權日2006年5月25日
發(fā)明者考什克·A·庫瑪爾, 凱文·S.·佩特拉卡, 斯特凡·格魯諾夫, 勞倫斯·A·克萊文格, 維德赫亞·拉馬昌德拉, 澤奧多魯斯·E.·斯坦達耶爾特 申請人:國際商業(yè)機器公司