專利名稱：一種納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子技術(shù)領(lǐng)域，尤其涉及一種納米晶浮柵結(jié)構(gòu)的非揮發(fā) 性存儲單元及其制作方法。
背景技術(shù)：
浮柵結(jié)構(gòu)存儲器是目前被大量使用和普遍認可的主流存儲器類型，是 一種十分重要的半導(dǎo)體元器件，被廣泛應(yīng)用于電子和計算機行業(yè)。傳統(tǒng)的 浮柵結(jié)構(gòu)存儲單元由于其自身結(jié)構(gòu)與材料的選擇導(dǎo)致要求快速寫入/擦除 操作和長時間高穩(wěn)定性存儲性能相沖突的局限性，且隨著特征尺寸的縮小 這一矛盾并沒有得到明顯改善，限制了浮柵存儲單元的發(fā)展。
隨著特征尺寸進入到納米級，如何適應(yīng)工藝的發(fā)展，在減小存儲單元 尺寸的同時提高存儲數(shù)據(jù)寫入、讀取、擦除和保持性能，己經(jīng)成為目前浮 柵存儲單元發(fā)展面臨的關(guān)鍵問題，這就要求從材料或結(jié)構(gòu)上對傳統(tǒng)浮柵存 儲單元進一步改進。
基于SONOS (Poly-Si/Si02/Si3N4/Si02/Si)結(jié)構(gòu)非揮發(fā)性存儲單元提 出來的納米晶浮柵非揮發(fā)性存儲單元利用納米晶作為電荷存儲介質(zhì)，每一 個納米晶顆粒與周圍晶粒絕緣且只存儲少量幾個電子，從而實現(xiàn)分立電荷 存儲，降低了隧穿介質(zhì)層上的缺陷形成致命的放電通道的危害，只會造成 局部納米晶上的電荷泄漏，使電荷的保持更穩(wěn)定。未來納米晶浮柵非揮發(fā) 性存儲單元有潛力為應(yīng)用存儲設(shè)備提供更高的集成密度、更低的寫入/擦除 電壓、更快的寫入/擦除速度、更高的耐受性、更強的數(shù)據(jù)保持特性和多位 存儲的能力。
自1996年提出在室溫下工作的硅納米晶浮柵結(jié)構(gòu)的金屬氧化物半導(dǎo) 體場效應(yīng)晶體管 (Metal Oxide Semiconductor Field Effect Transistor, MOSFET)存儲器以來，己經(jīng)引起了廣泛的研究興趣并在這一方面做了大 量的研究工作。申請?zhí)枮?1108248.8的中國發(fā)明專利提供了一種鍺/硅復(fù)合納米晶粒浮柵結(jié)構(gòu)MOSFET存儲器。申請?zhí)枮?2130478.5的中國發(fā)明專 利提供了一種具有量子點的存儲器及其制造方法，量子點的形成過程為先 沉積模板層，接著氧化形成多孔模板，淀積量子點材料，刻蝕并平坦化。 申請?zhí)枮?00410064057.4的中國發(fā)明專利提供了一種具有納米晶體層的 SONOS存儲器件，該存儲器具有一至三層存儲節(jié)點層。申請?zhí)枮?200310116438的中國發(fā)明專利提供了一種制造帶有納米點的存儲器的方 法，通過多孔模板掩蔽刻蝕電荷存儲層形成納米點。申請?zhí)枮?200410056605.9的中國發(fā)明專利提供了一種具納米晶體或納米點之存儲 單元，硅、鍺納米晶通過離子注入形成。
申請?zhí)枮?00480015225.9的中國發(fā)明專利及申請?zhí)枮?0040256662 的美國發(fā)明專利分別提供了一種具有包括半導(dǎo)體納米晶體的浮柵的非易 失存儲器件，以多孔自組裝材料如聚苯乙烯(PS)、聚甲基丙烯酸甲酯 (PMMA)等作為模板來限定，在孔內(nèi)淀積形成半導(dǎo)體納米晶體。申請?zhí)?為2006046383的美國發(fā)明專利提供了一種采用Si納米晶浮柵的非揮發(fā)性 存儲器的制作方法。申請?zhí)枮?006166435的美國發(fā)明專利提供了一種合 成Ge納米晶作為電荷存儲介質(zhì)的可控制的氧化動力學(xué)方法，Ge納米晶通 過氧化/退火SiGe層而形成。
申請?zhí)枮?006046384的美國發(fā)明專利以及申請?zhí)枮?006066896的日 本發(fā)明專利分別提供了一種制作納米晶非揮發(fā)性存儲器的方法，采用原子 層沉積(atomic layer deposition, ALD)方法生長納米晶。申請?zhí)枮榈?6090666的美國發(fā)明專利及申請?zhí)枮?004048062的日本發(fā)明專利提供了 一種生成納米晶和制作納米晶半導(dǎo)體存儲器的方法，采用對非晶硅薄膜在 He中退火的方法制備Si納米晶。申請?zhí)枮?714766和5937295的美國發(fā) 明專利提供了一類主要采用Si、 SiGe、 Ge、 SiC、 GaAs、 InAs等各種半導(dǎo) 體納米晶作為存儲介質(zhì)的存儲器件。
另外，申請?zhí)枮?003152120的日本發(fā)明專利及申請?zhí)枮?41666B的 中國臺灣地區(qū)發(fā)明專利分別提出了一種采用Ge納米晶作為浮柵的非揮發(fā) 性存儲器及其制作方法，通過共濺射Ge和Si02并快速退火形成Ge納米 晶。申請?zhí)枮?000049310的日本發(fā)明專利提供了一種Si納米晶非揮發(fā)性 存儲器的制作方法，對絕緣隧穿介質(zhì)/非晶硅薄膜/氧化物薄膜進行退火或
7氧化形成多晶硅，去掉氧化層后進行刻蝕，形成Si納米晶。
利用上述方法制作納米晶浮柵結(jié)構(gòu)非揮發(fā)性存儲器一般都能獲得納 米晶顆粒，制備納米晶顆粒的方法大多為模板法，少數(shù)的方法還包括注入 法、退火法、ALD方法等。但是利用上述方法制備納米晶， 一般都存在制 作工藝復(fù)雜、制作成本高、制作效率低，或者制作過程中工藝控制困難，
或者可行性差與傳統(tǒng)CMOS工藝兼容性差的缺點。

發(fā)明內(nèi)容
(一) 要解決的技術(shù)問題
有鑒于此，本發(fā)明的一個目的在于提供一種納米晶浮柵結(jié)構(gòu)的非揮發(fā) 性存儲單元，以提高浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元的編程/擦除(P/E)效 率、編程/擦除(P/E)速度、有效電荷存儲能力、數(shù)據(jù)保持特性(retention)、 編程/擦除耐受性(endurance)等存儲性能。
本發(fā)明的另一個目的在于提供一種制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性 存儲單元的方法，基于傳統(tǒng)的CMOS工藝，以簡化制作工藝、提高制作效 率、降低制作成本、提高器件的兼容性。
(二) 技術(shù)方案
為達到上述一個目的，本發(fā)明提供了一種納米晶浮柵結(jié)構(gòu)的非揮發(fā)性 存儲單元，該存儲單元包括
硅襯底1、硅襯底1上重慘雜的源導(dǎo)電區(qū)6和漏導(dǎo)電區(qū)7、源導(dǎo)電區(qū)6 與漏導(dǎo)電區(qū)7之間的載流子溝道上覆蓋的隧穿介質(zhì)層2、覆蓋在隧穿介質(zhì) 層2上的納米晶電荷存儲層3、覆蓋在納米晶電荷存儲層3上的控制柵介 質(zhì)層4以及覆蓋在控制柵介質(zhì)層4上的柵材料層5。
上述方案中，所述隧穿介質(zhì)層2由Si02材料制作而成，該Si02隧穿 介質(zhì)層的厚度為2nm至10nm。
上述方案中，所述納米晶電荷存儲層3的材料選用金屬納米晶，或選 用化合物納米晶，或選用半導(dǎo)體納米晶，或選用異質(zhì)復(fù)合納米晶；所述納 米晶的直徑為lnm至10nm，密度為lxl0"cm々至lxl012cm々。
上述方案中，所述金屬納米晶材料為W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、Sn、 Ti、 Au和Ag金屬中的任意一種；所述化合物納米晶材料為Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WS^和HfSiOx 二元、多元化合物中的 任意一種；所述半導(dǎo)體納米晶材料為Si或Ge;所述異質(zhì)復(fù)合納米晶材料 為Si/Ge、 TiSi2/Si復(fù)合材料中的一種。
上述方案中，所述控制柵介質(zhì)層4由Si02材料制作而成，該Si02控 制柵介質(zhì)層的厚度為10nm至50nm。
上述方案中，所述的柵材料層5采用多晶硅柵，或釆用金屬柵，所述 金屬柵包括TaN、 Ir02或金屬硅化物；所述多晶硅材料或者金屬材料的柵 材料層的厚度至少為100nm。
為達到上述另一個目的，本發(fā)明提供了一種制作納米晶浮柵結(jié)構(gòu)的非 揮發(fā)性存儲單元的方法，該方法包括
A、 在硅襯底上生長Si02隧穿介質(zhì)層；
B、 在Si02隧穿介質(zhì)上生長納米晶顆粒作為電荷存儲層；
C、 在納米晶電荷存儲層上沉積Si02控制柵介質(zhì)層；
D、 在Si02控制柵介質(zhì)層上沉積柵材料層；
E、 光刻，在柵材料層上的抗蝕劑中形成柵線條圖形；
F、 以抗蝕劑圖形為掩?？涛g柵材料層、Si02控制柵介質(zhì)層、納米晶 電荷存儲層及Si02隧穿介質(zhì)層，形成柵堆結(jié)構(gòu)；
G、 光刻、離子注入，在柵線條兩側(cè)硅襯底中形成源導(dǎo)電區(qū)和漏導(dǎo)電
區(qū)；
H、 生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、剝離、退火，形成源電 極、漏電極和柵電極，并封裝。
上述方案中，步驟A中所述生長Si02隧穿介質(zhì)層的方法為熱氧化、 原子層沉積ALD、化學(xué)氣相淀積CVD、電子束蒸發(fā)或者磁控濺射；所述 Si02隧穿介質(zhì)層的厚度為2nm至10nm。
上述方案中，步驟B中所述生長納米晶顆粒的方法為采用濺射或蒸 發(fā)在Si02介質(zhì)上鍍膜，然后對薄膜材料進行高溫快速熱處理，使薄膜材料 結(jié)晶形成納米晶顆粒。
上述方案中，步驟C中所述沉積Si02控制柵介質(zhì)層的方法為化學(xué)氣 相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或磁控濺射；所述沉積的Si02控制柵介質(zhì)層的厚度為10nm至50nm。
上述方案中，步驟D中所述沉積柵材料層的方法為化學(xué)氣相淀積 CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射；所述沉積的多晶硅 材料或者金屬材料的柵材料層的厚度至少為100nm。
上述方案中，步驟E中所述光刻為光學(xué)光刻或者電子束光刻，光刻后 形成的柵線條圖形的寬度即柵長為20nm至2000nm;
所述光學(xué)光刻的具體工藝步驟包括在多晶硅或者金屬柵材料表面上 涂敷一層厚度為l.5pm的AZ5214負性光學(xué)抗蝕劑，對所涂敷的AZ5214 負性光學(xué)抗蝕劑采用熱板在IO(TC下前烘100秒，接著對負性光學(xué)抗蝕劑 AZ5214采用光刻機利用光掩模版按所設(shè)計的柵圖形進行30秒的曝光，然 后用熱板在115'C下烘烤70秒，接著泛曝，不用光掩模版直接裸曝60秒， 最后用AZ5214專用顯影液lMicroposit 351: 5H20或1AZ400K: 4H20 在室溫下顯影50秒，只在待形成的柵堆上方留下AZ5214負性光學(xué)抗蝕劑， 最后采用去離子水在室溫下定影30秒，完成在AZ5214負性光學(xué)抗蝕劑中 形成柵線條圖形；采用光學(xué)光刻形成的AZ5214負性光學(xué)抗蝕劑柵線條的 寬度為500nm至2000nm;
所述電子束光刻的具體工藝步驟包括在多晶硅柵材料表面上涂敷一
層厚度為500nm的SAL601負性電子抗蝕劑，對所涂敷的SAL601負性電 子抗蝕劑用熱板在105t:下前烘2分鐘，接著采用電子束直寫光刻系統(tǒng)按 所設(shè)計的柵圖形進行曝光，然后對曝光后的SAL601負性電子抗蝕劑用熱 板在105'C下后烘2分鐘，接著采用MF CD-26顯影液在室溫下顯影1至 IO分鐘，采用去離子水在室溫下定影30秒，完成在SAL601負性電子抗 蝕劑中形成柵線條圖形；采用電子束光刻形成的SAL601負性電子抗蝕劑 柵線條的寬度為20nm至500nm。
上述方案中，所述步驟F包括將柵材料表面上覆蓋的AZ5214負性 光學(xué)抗蝕劑或SAL601負性電子抗蝕劑柵線條圖形作為掩模，采用高密度 電感耦合等離子ICP刻蝕方法或反應(yīng)離子刻蝕RIE方法依次刻蝕柵材料
層、Si02控制柵介質(zhì)層、納米晶電荷存儲層及Si02隧穿介質(zhì)層，再去膠形 成柵堆結(jié)構(gòu)；所述去膠方法為濕法去膠，采用濃H2S04+H202煮膠去膠。
上述方案中，所述步驟G包括在表面涂敷一層厚度為1.5pm的AZ9912正性光學(xué)抗蝕劑，采用熱板在IO(TC下前烘100秒，在光刻機上采 用光刻掩模版掩蔽在柵線條兩側(cè)的源、漏區(qū)域進行曝光，然后用AZ9912 的專用顯影液在室溫下顯影50秒，最后用去離子水在室溫下定影30秒， 完成在AZ9912正性光學(xué)抗蝕劑中形成源、漏區(qū)域圖形；再向所形成的源、 漏區(qū)域的硅襯底中注入P"+離子，注入能量為50keV，注入劑量為 lxl018cm—2;再煮濃H2S04+H202去膠；然后在N2氣氛中在110(TC溫度下 快速退火10秒，從而在柵線條兩側(cè)硅襯底中形成源導(dǎo)電區(qū)和漏導(dǎo)電區(qū)。
上述方案中，步驟H中所述生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、 剝離、退火，形成源電極、漏電極和柵電極包括
首先，在表面淀積一層絕緣介質(zhì)，所述絕緣介質(zhì)材料包括Si02、磷 硅玻璃PSG或硼磷硅玻璃BPSG;再在絕緣介質(zhì)層上涂敷一層厚度為 1.5|Lim的AZ9912正性光學(xué)抗蝕劑，采用熱板在IO(TC下前烘100秒、在 光刻機上采用光刻掩模版掩蔽進行曝光，然后用AZ9912專用顯影液在室 溫下顯影50秒，最后用去離子水在室溫下定影30秒，完成在源、漏、柵 上方形成接觸孔圖形；
下一步，利用AZ9912正性光學(xué)抗蝕劑圖形作為掩模，采用氫氟酸緩 沖液HF+NH4F+H20在常溫下腐蝕絕緣介質(zhì)層；再在露出的源、漏、柵及 未去除的AZ9912正性光學(xué)抗蝕劑上蒸發(fā)一層厚度小于AZ9912正性光學(xué) 抗蝕劑厚度的Al-l%Si薄膜作為金屬電極材料，所述Al-l%Si薄膜的厚度 為lfim;
然后，采用丙酮超聲剝離AZ9912正性光學(xué)抗蝕劑及其上方蒸發(fā)的金 屬電極材料；
最后，對剝離后剩余的金屬電極材料進行熱退火處理形成源、漏、柵 電極；所述對剝離后剩余的金屬電極材料進行熱退火處理的條件為在 40(TC下在N2中退火處理5分鐘，然后在40(TC下在N2/H2混合氣體中退 火20分鐘，最后在40(TC下在N2中退火5分鐘。
(三)有益效果 從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果 (1)本發(fā)明提供的這種納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，制作在
ii便宜的體硅襯底上，節(jié)約了成本，同時體硅襯底有利于散熱，提高了器件 的使用壽命。
(2) 本發(fā)明提供的這種納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，其結(jié)構(gòu) 和制作工藝十分簡單，在硅襯底上依次生長Si02隧穿介質(zhì)薄膜、納米晶顆 粒、控制柵介質(zhì)薄膜、柵材料薄膜后，利用光刻、刻蝕、源漏離子注入、 退火等工藝即可制備出所述的納米晶非揮發(fā)性存儲單元。
(3) 由于采用了納米晶作為浮柵材料，使存儲器件的性能得到提高， 特別是存儲窗口、編程/擦除(P/E)速度、數(shù)據(jù)保持特性等存儲性能獲得 綜合性的提高。
(4) 熱氧化、磁控濺射、電子束蒸發(fā)、化學(xué)氣相沉積CVD等這些傳統(tǒng)
工藝制備方法被應(yīng)用在納米晶浮柵材料、介質(zhì)層材料和柵材料的制備過程 中，因此所需材料的制備工藝和制作存儲單元的完整工藝過程均與傳統(tǒng)
CMOS工藝是完全兼容的。
(5) 采用本發(fā)明提供的方法制作納米晶浮柵非揮發(fā)性存儲單元簡化了 制作工藝，提高了制作效率和工藝的穩(wěn)定性，降低了制作成本，有利于本 發(fā)明的推廣和廣泛應(yīng)用。


圖1為本發(fā)明提供的納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元的結(jié)構(gòu)示意
圖2為本發(fā)明提供的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元總體技
術(shù)方案的實現(xiàn)流程圖3-1為在硅襯底上沉積一層Si02隧穿介質(zhì)層的示意圖3-2為在Si02隧穿介質(zhì)層上生長一層納米晶顆粒作為電荷存儲層的
示意圖3-3為在納米晶電荷存儲層上沉積一層Si02控制柵介質(zhì)層的示意
圖3-4為在控制柵介質(zhì)層上沉積一層?xùn)挪牧蠈拥氖疽鈭D3-5為在柵材料表面涂敷一層負性抗蝕劑并前烘的示意圖3-6為對所涂敷的負性抗蝕劑進行曝光、后烘、顯影和定影形成柵線條圖形的示意圖3-7為利用負性抗蝕劑圖形為掩?？涛g柵材料層、Si02控制柵介質(zhì) 層、納米晶電荷存儲層及Si02隧穿介質(zhì)層的示意圖3-8為去膠形成柵堆結(jié)構(gòu)的示意圖3-9為在完成上述步驟的結(jié)構(gòu)表面涂敷一層正性抗蝕劑并前烘的示 意圖3-10為對所涂敷的正性抗蝕劑進行曝光、后烘、顯影和定影形成源、 漏區(qū)域圖形的示意圖3-11為對所形成的源、漏區(qū)域的硅襯底離子注入形成源、漏導(dǎo)電區(qū) 的示意圖3-12為去膠并進行快速退火的示意圖3-13為在結(jié)構(gòu)表面淀積一層絕緣介質(zhì)層的示意圖3-14為在絕緣層上涂敷一層正性抗蝕劑并前烘的示意圖3-15為對所涂敷的正性抗蝕劑進行曝光、顯影和定影在源、漏、柵
上方形成接觸孔圖形的示意圖3-16為利用正性抗蝕劑圖形作為掩模在常溫下腐蝕絕緣層薄膜露
出源、漏、柵材料的示意圖3-17為在露出的源、漏、柵材料及未去除的正性抗蝕劑上蒸發(fā)一層
Al-l°/。Si薄膜作為金屬電極材料的示意圖3-18為剝離正性抗蝕劑及其上方蒸發(fā)的金屬電極材料，并對剝離后
剩余的金屬電極材料進行退火處理形成源、漏、柵電極的示意圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實 施例，并參照附圖，對本發(fā)明進一步詳細說明。
如圖1所示，圖1為本發(fā)明提供的納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單
元的結(jié)構(gòu)示意圖，該浮柵結(jié)構(gòu)非揮發(fā)性存儲單元包括硅襯底1、位于硅
襯底1兩側(cè)上重摻雜的源導(dǎo)電區(qū)6和漏導(dǎo)電區(qū)7、源導(dǎo)電區(qū)6與漏導(dǎo)電區(qū) 7之間的載流子溝道上覆蓋的隧穿介質(zhì)層2、覆蓋在隧穿介質(zhì)層上的納米 晶電荷存儲層3、覆蓋在納米晶電荷存儲層上的控制柵介質(zhì)層4以及覆蓋在控制柵介質(zhì)層上的柵材料層5。
所述硅襯底1用于支撐整個浮柵結(jié)構(gòu)非揮發(fā)性存儲單元。 所述隧穿介質(zhì)層2由Si02材料制作而成。所述隧穿介質(zhì)層2的厚度為
2nm至20nm。
所述納米晶電荷存儲層3用作電荷存儲介質(zhì)，其材料選用金屬納米晶、 化合物納米晶、半導(dǎo)體納米晶或異質(zhì)復(fù)合納米晶。所述金屬納米晶材料為 W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag中的任意一種；所述化 合物納米晶材料為Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WS^和HfSiOx 中的任意一種；所述半導(dǎo)體納米晶材料為Si或Ge;所述異質(zhì)復(fù)合納米晶 材料為Si/Ge、 TiSi2/Si中的一種。所述納米晶的直徑為lnm至10nm，密 度為lxl0"cm'2至lxl012cm-2。
所述控制柵介質(zhì)層4由Si02材料制作而成，該Si02控制柵介質(zhì)層的 厚度為10nm至50nm。
所述的柵材料層5為多晶硅材料或者金屬材料，所述金屬柵包括TaN、 Ir02或金屬硅化物；所述多晶硅材料或者金屬材料的柵材料層的厚度至少 為100,
硅襯底l、隧穿介質(zhì)層2、納米晶電荷存儲層3、控'制柵介質(zhì)層4、柵 材料層5構(gòu)成柵堆結(jié)構(gòu)，源導(dǎo)電區(qū)6和漏導(dǎo)電區(qū)7位于柵堆結(jié)構(gòu)兩側(cè)的硅 襯底1中。
基于圖1所示的納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元的結(jié)構(gòu)示意圖， 圖2示出了本發(fā)明制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元總體技術(shù)方案 的實現(xiàn)流程圖，該方法包括以下步驟
步驟201:在硅襯底上生長Si02隧穿介質(zhì)層；
步驟202:在Si02隧穿介質(zhì)上生長納米晶顆粒作為電荷存儲層； 步驟203:在納米晶電荷存儲層上沉積Si02控制柵介質(zhì)層； 步驟204:在Si02控制柵介質(zhì)層上沉積柵材料層； 步驟205:光刻，在柵材料層上的抗蝕劑中形成柵線條圖形； 步驟206:以抗蝕劑圖形為掩?？涛g柵材料層、Si02控制柵介質(zhì)層、 納米晶電荷存儲層及Si02隧穿介質(zhì)層，形成柵堆結(jié)構(gòu)；
步驟207:光刻、離子注入，在柵線條兩側(cè)硅襯底中形成源導(dǎo)電區(qū)和漏導(dǎo)電區(qū)；步驟208:生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、剝離、退火，形 成源電極、漏電極和柵電極，并封裝。與上述步驟201所述在硅襯底上生長SiO2隧穿介質(zhì)層對應(yīng)的工藝流程 如圖3-1所示，圖3-1為在硅襯底301上生長一層Si02隧穿介質(zhì)層302的 示意圖。步驟201中所述硅襯底為p型硅襯底；所述在硅襯底上生長一層 Si02隧穿介質(zhì)層的目的是隔離硅襯底和用作存儲介質(zhì)的納米晶電荷存儲 層；所述生長Si02隧穿介質(zhì)層的方法為熱氧化、原子層沉積ALD、化學(xué) 氣相淀積CVD、電子束蒸發(fā)或者磁控濺射；所述Si02隧穿介質(zhì)層的厚度 為2nm至10nm。與上述步驟202所述在SiO2隧穿介質(zhì)層上生長一層納米晶顆粒對應(yīng)的 工藝流程如圖3-2所示，圖3-2為在Si02隧穿介質(zhì)層302上生長一層納米 晶顆粒303的示意圖。步驟202中所述在Si02隧穿介質(zhì)層上生長一層納米 晶顆粒的目的是用作電荷存儲介質(zhì)；所述形成納米晶顆粒的方法為利用 濺射或蒸發(fā)的方法在Si02表面上生長一層1到10nm厚度的金屬、化合物 或者硅、鍺薄膜，再根據(jù)不同薄膜材料的高溫特性，在相應(yīng)不同的溫度快 速退火5秒至90秒，使薄膜材料在Si02表面結(jié)晶從而形成納米晶顆粒。與上述步驟203所述在納米晶顆粒上沉積一層Si02控制柵介質(zhì)層對應(yīng) 的工藝流程如圖3-3所示，圖3-3為在納米晶顆粒303上沉積一層Si02控 制柵介質(zhì)層304的示意圖。步驟203中所述在納米晶層上沉積Si02控制柵 介質(zhì)層的方法為化學(xué)氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或 磁控濺射；所述沉積的Si02控制柵介質(zhì)層的厚度為10nm至50nm。與上述步驟204所述在SiO2控制柵介質(zhì)層上沉積一層?xùn)挪牧蠈訉?yīng)的 工藝流程如圖3-4所示，圖3-4為在控制柵介質(zhì)層304上沉積一層?xùn)挪牧?層305的示意圖。步驟204中所述在控制柵介質(zhì)層上沉積柵材料的方法為 用化學(xué)氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或磁控濺射等方法在控制柵介質(zhì)薄膜表面生長一層多晶硅或者金屬薄膜；所述薄膜的厚度至少為100nm。上述步驟205中所述光刻，在柵材料層上的抗蝕劑中形成柵線條圖形 還可以進一步包括在柵材料表面涂敷一層負性抗蝕劑并前烘，對所涂敷的負性抗蝕劑進行曝光、顯影和定影形成柵圖形。與上述在柵材料表面涂敷一層負性抗蝕劑并前烘對應(yīng)的工藝流程如圖3-5所示，圖3-5為在多晶硅柵材料305表面涂敷一層負性抗蝕劑306 并前烘的示意圖。所述負性抗蝕劑306為AZ5214負性光學(xué)抗蝕劑或 SAL601負性電子抗蝕劑，所述AZ5214負性光學(xué)抗蝕劑的厚度為1.5iim， 對應(yīng)的前烘條件為采用熱板在IO(TC下烘烤IOO秒；所述SAL601負性 電子抗蝕劑的厚度為500nm，對應(yīng)的前烘條件為采用熱板在105。C溫度 下烘烤2分鐘。與上述對所涂敷的負性抗蝕劑進行曝光、顯影和定影形成柵圖形對應(yīng) 的工藝流程如圖3-6所示，圖3-6為對所涂敷的負性抗蝕劑306進行曝光、 顯影和定影形成柵圖形307的示意圖。光刻后形成的柵結(jié)構(gòu)的柵線條的寬 度即柵長為20nm至2000nm。所述對所涂敷的AZ5214負性光學(xué)抗蝕劑306進行曝光、顯影和定影 形成柵圖形307的具體工藝步驟包括對AZ5214負性光學(xué)抗蝕劑306采 用光刻機利用光掩模版按所設(shè)計的柵圖形進行30秒的曝光，然后用熱板 在115。C下烘烤70秒，接著泛曝(即不用光掩模版而直接裸曝)60秒， 最后用AZ5214專用顯影液(1Microposit351: 5H20或1AZ400K: 4H20) 在室溫下顯影50秒，只在待形成的柵堆上方留下AZ5214負性光學(xué)抗蝕劑， 最后采用去離子水在室溫下定影30秒，完成在AZ5214負性光學(xué)抗蝕劑中 形成柵圖形。采用光學(xué)光刻形成的AZ5214負性光學(xué)抗蝕劑柵線條的寬度 為500nm至2000nm。所述對所涂敷的SAL601負性電子束抗蝕劑306進行曝光、后烘、顯 影和定影形成柵圖形307的具體工藝步驟包括對SAL601負性電子抗蝕 劑306采用電子束直寫光刻系統(tǒng)按所設(shè)計的柵圖形進行曝光，然后對曝光 后的SAL601負性電子抗蝕劑用熱板在105'C下后烘2分鐘，接著采用MFCD-26顯影液在室溫下顯影1至10分鐘，采用去離子水在室溫下定影30 秒，完成在SAL601負性電子抗蝕劑中形成柵圖形。采用電子束光刻形成 的SAL601負性電子抗蝕劑柵線條的寬度為20nm至500nm。
上述步驟206中所述以負性抗蝕劑圖形為掩?？涛g柵材料層、Si02控 制柵介質(zhì)層、納米晶電荷存儲層及Si02隧穿介質(zhì)層，形成柵堆結(jié)構(gòu)還可以 進一步包括利用負性抗蝕劑柵圖形為掩?？涛g柵材料層、Si02控制柵介 質(zhì)層、納米晶電荷存儲層及Si02隧穿介質(zhì)層，去膠形成柵堆結(jié)構(gòu)。
與上述利用負性抗蝕劑圖形為掩?？涛g柵材料層、Si02控制柵介質(zhì) 層、納米晶電荷存儲層及Si02隧穿介質(zhì)層對應(yīng)的工藝流程如圖3-7所示， 圖3-7為利用抗蝕劑圖形307為掩?？涛g柵材料層305、 Si02控制柵介質(zhì) 層304、納米晶電荷存儲層303及Si02隧穿介質(zhì)層302的示意圖。圖3-7 中，308、 309、 310、 311分別為被刻蝕后的Si02隧穿介質(zhì)層、納米晶電 荷存儲層、Si02控制柵介質(zhì)層、柵材料層。所述以負性抗蝕劑圖形為掩模 刻蝕柵材料層、Si02控制柵介質(zhì)層、納米晶電荷存儲層及Si02隧穿介質(zhì)層,
形成柵堆結(jié)構(gòu)包括:將柵表面上覆蓋的AZ5214負性光學(xué)抗蝕劑或SAL601 負性電子抗蝕劑柵線條圖形作為掩模，采用高密度電感耦合等離子ICP刻 蝕方法或反應(yīng)離子刻蝕R正方法依次刻蝕柵材料層、Si02控制柵介質(zhì)層、
納米晶電荷存儲層及Si02隧穿介質(zhì)層。
與上述去膠形成柵堆結(jié)構(gòu)對應(yīng)的工藝流程如圖3-8所示，圖3-8為去 除負性抗蝕劑307形成柵堆結(jié)構(gòu)的示意圖。所述去膠的方法為濕法去膠， 即采用濃H2S04+H202煮膠。
上述步驟207中所述光刻、離子注入，在柵線條兩側(cè)硅襯底中形成源 導(dǎo)電區(qū)和漏導(dǎo)電區(qū)還可以進一步包括涂敷一層AZ9912正性光學(xué)抗蝕劑 并前烘；對所涂敷的AZ9912正性光學(xué)抗蝕劑進行光學(xué)曝光、顯影和定影 形成源、漏區(qū)域圖形；對源、漏區(qū)的硅襯底進行離子注入形成源、漏導(dǎo)電 區(qū)；去膠，快速退火。
與上述涂敷一層AZ9912正性光學(xué)抗蝕劑并前烘^t應(yīng)的工藝流程如圖 3-9所示，圖3-9為涂敷一層AZ9912正性光學(xué)抗蝕劑312并前烘的示意圖。所述AZ9912正性光學(xué)抗蝕劑312的厚度為1.5pm;所述前烘的條件為 采用熱板在IOO"C下前烘100秒。與上述對所涂敷的AZ9912正性光學(xué)抗蝕劑進行光學(xué)曝光、顯影和定 影形成源、漏區(qū)域圖形對應(yīng)的工藝流程如圖3-10所示，圖3-10為對所涂 敷的AZ9912正性光學(xué)抗蝕劑進行光學(xué)曝光、顯影和定影形成源、漏區(qū)域 圖形的示意圖。圖3-10中，313為曝光后的AZ9912正性光學(xué)抗蝕劑，314、 315分別為曝光形成的源、漏區(qū)域圖形。所述對所涂敷的AZ9912正性光 學(xué)抗蝕劑進行光學(xué)曝光、顯影和定影的方法為在光刻機上采用光刻掩模 版掩蔽或電子束掃描按所設(shè)計的在柵線條兩側(cè)的源、漏區(qū)域圖形進行曝 光，然后用AZ9912的專用顯影液在室溫下顯影50秒，最后用去離子水在 室溫下定影30秒，完成在AZ9912正性光學(xué)抗蝕劑中形成源、漏區(qū)域圖形。與上述對所形成的源、漏區(qū)域的硅襯底離子注入形成源、漏導(dǎo)電區(qū)對 應(yīng)的工藝流程如圖3-11所示，圖3-11為對所形成的源、漏區(qū)域的硅襯底 離子注入形成源、漏導(dǎo)電區(qū)的示意圖。圖3-11中，316、 317分別為離子 注入所形成的源、漏。所述對源、漏區(qū)域的硅襯底離子注入的具體條件為 向所形成的源、漏區(qū)域的硅襯底中注入P"+離子，注入能量為50keV，注 入劑量為lxl018cm_2。與上述去膠、快速退火對應(yīng)的工藝流程如圖3-12所示，圖3-12為去 除抗蝕劑313并快速退火的示意圖。所述去膠的方法為濕法去膠，即采 用濃H2S04+H202煮膠；所述快速退火的目的是激活雜質(zhì)、減少缺陷，從 而在柵線條兩側(cè)硅襯底中形成源、漏導(dǎo)電區(qū)；所述快速退火的具體條件為 在N2氣氛中在110(TC溫度下快速退火10秒。上述步驟208中所述生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、剝離、 退火，形成源電極、漏電極和柵電極，并封裝還可以進一步包括 在表面淀積一層絕緣介質(zhì)層；在絕緣層上涂敷一層AZ9912正性光學(xué)抗蝕劑并前烘； 對所涂敷的AZ9912正性光學(xué)抗蝕劑進行光學(xué)曝光、顯影、定影，在 源、漏、柵上方形成接觸孔圖形；利用AZ9912正性光學(xué)抗蝕劑圖形作為掩模在常溫下腐蝕絕緣層薄膜露出源、漏、柵材料；
在露出的源、漏、柵材料及未去除的AZ9912正性光學(xué)抗蝕劑上蒸發(fā) 一層Al-l%Si薄膜作為金屬電極材料；
剝離AZ9912正性光學(xué)抗蝕劑及其上方蒸發(fā)的金屬電極材料，并對剝 離后剩余的金屬電極材料進行退火處理形成源、漏、柵電極。
與上述淀積一層絕緣介質(zhì)層對應(yīng)的工藝流程如圖3-13所示，圖3-13 為淀積一層絕緣介質(zhì)層318的示意圖。所述絕緣介質(zhì)包括Si02、磷硅玻璃 PSG、硼磷硅玻璃BPSG等；所述絕緣介質(zhì)的沉積方法為化學(xué)氣相淀積 CVD、電子束蒸發(fā)或磁控濺射。
與上述在絕緣層上涂敷一層AZ9912正性光學(xué)抗蝕劑并前烘對應(yīng)的工 藝流程如圖3-14所示，圖3-14為涂敷AZ9912正性光學(xué)抗蝕劑319并前 烘的示意圖。所述AZ9912正性光學(xué)抗蝕劑的厚度為1.5pm，對所涂敷的 AZ9912正性光學(xué)抗蝕劑進行前烘的條件為采用熱板在IO(TC下前烘100 秒。
與上述在對所涂敷的AZ9912正性光學(xué)抗蝕劑進^1光學(xué)曝光、顯影、 定影，在源、漏、柵上方形成接觸孔圖形對應(yīng)的工藝流程如圖3-15所示， 圖3-15為對所涂敷的AZ9912正性光學(xué)抗蝕劑進行光學(xué)曝光、顯影和定影 的示意圖。圖3-15中，320、 321、 322中分別為在柵、源、漏上方形成的 接觸孔圖形。所述對所AZ9912正性光學(xué)抗蝕劑進行曝光、顯影和定影的 具體條件為在光刻機上采用光刻掩模版掩蔽進行曝光，然后用AZ9912 專用顯影液在室溫下顯影50秒，最后用去離子水在室溫下定影30秒，完 成在源、漏、柵上方形成接觸孔圖形。
與上述利用AZ9912正性光學(xué)抗蝕劑圖形作為掩t莫在常溫下腐蝕絕緣 介質(zhì)薄膜露出源、漏、柵材料對應(yīng)的工藝流程如圖3-16所示，圖3-16為 利用AZ9912正性光學(xué)抗蝕劑圖形作為掩模在常溫下腐蝕絕緣介質(zhì)薄膜的 示意圖。圖3-16中，323、 324、 325分別為腐蝕絕緣層薄膜露出的柵、源、 漏材料。所述腐蝕絕緣層薄膜的方法為利用AZ9912正性光學(xué)抗蝕劑圖 形作為掩模，采用氫氟酸緩沖液HF+NH4F+H20在常溫下腐蝕絕緣層薄膜。
與上述在露出的源、漏、柵材料及未去除的AZ9912正性光學(xué)抗蝕劑 上蒸發(fā)一層Al-l%Si薄膜作為金屬電極材料對應(yīng)的工藝流程如圖3-17所示，圖3-17為在露出的源、漏、柵材料及未去除的AZ9912正性光學(xué)抗蝕 劑上蒸發(fā)一層Al-l。/。Si薄膜326作為金屬電極材料的示意圖。所述Al-l。/。Si 薄膜的厚度為l,，小于AZ9912正性光學(xué)抗蝕劑的厚度。與上述剝離AZ9912正性光學(xué)抗蝕劑及其上方蒸發(fā)的金屬電極材料， 并對剝離后剩余的金屬電極材料進行退火處理形成源、漏、柵電極對應(yīng)的 工藝流程如圖3-18所示，圖3-18為剝離AZ9912正'性光學(xué)抗蝕劑及其上 方蒸發(fā)的金屬電極材料并對剩余金屬電極進行退火處理的示意圖。圖3-18 中，327、 328、 329分別為形成的柵、源、漏電極。所述剝離的方法為 采用丙酮超聲剝離AZ9912正性光學(xué)抗蝕劑及其上方蒸發(fā)的金屬電極材 料；所述退火處理的具體條件為在40(TC下在N2氣氛中退火處理5分鐘； 然后在40(TC下，在N2/H2混合氣體中退火20分鐘；最后在40(TC下，在 N2氣氛中退火5分鐘。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行 了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而 已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修 改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1、 一種納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，其特征在于，該存儲 單元包括硅襯底(1)、硅襯底(1)上重摻雜的源導(dǎo)電區(qū)(6)和漏導(dǎo)電區(qū)(7)、 源導(dǎo)電區(qū)(6)與漏導(dǎo)電區(qū)(7)之間的載流子溝道上覆蓋的隧穿介質(zhì)層(2)、 覆蓋在隧穿介質(zhì)層(2)上的納米晶電荷存儲層(3)、覆蓋在納米晶電荷 存儲層(3)上的控制柵介質(zhì)層(4)以及覆蓋在控制柵介質(zhì)層(4)上的 柵材料層(5)。
2、 根據(jù)權(quán)利要求1所述的納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，其 特征在于，所述隧穿介質(zhì)層(2)由Si02材料制作而成，該Si02隧穿介質(zhì) 層的厚度為2nm至10nm。
3、 根據(jù)權(quán)利要求1所述的納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，其 特征在于，所述納米晶電荷存儲層(3)的材料選用金屬納米晶，或選用 化合物納米晶，或選用半導(dǎo)體納米晶，或選用異質(zhì)復(fù)合納米晶；所述納米 晶的直徑為lnm至10nm，密度為lxl0"cm'2至lxl012cm-2。
4、 根據(jù)權(quán)利要求3所述的納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，其 特征在于，所述金屬納米晶材料為W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金屬中的任意一種；所述化合物納米晶材料為Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WS^和HfSiOx 二元、多元化合物中的任意一 種；所述半導(dǎo)體納米晶材料為Si或Ge;所述異質(zhì)復(fù)合納米晶材料為Si/Ge、 TiSi2/Si復(fù)合材料中的一種。
5、 根據(jù)權(quán)利要求1所述的納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，其 特征在于，所述控制柵介質(zhì)層(4)由Si02材料制作而成，該Si02控制柵 介質(zhì)層的厚度為10nm至50nm。
6、 根據(jù)權(quán)利要求1所述的納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，其 特征在于，所述的柵材料層(5)采用多晶硅柵，或采用金屬柵，所述金 屬柵包括TaN、 Ir02或金屬硅化物；所述多晶硅材料或者金屬材料的柵材 料層的厚度至少為100nm。
7、 一種制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元的方法，其特征在于，該方法包括A、 在硅襯底上生長Si02隧穿介質(zhì)層；B、 在Si02隧穿介質(zhì)上生長納米晶顆粒作為電荷存儲層；C、 在納米晶電荷存儲層上沉積Si02控制柵介質(zhì)層；D、 在Si02控制柵介質(zhì)層上沉積柵材料層；E、 光刻，在柵材料層上的抗蝕劑中形成柵線條圖形；F、 以抗蝕劑圖形為掩?？涛g柵材料層、Si02控制柵介質(zhì)層、納米晶 電荷存儲層及SiOj遂穿介質(zhì)層，形成柵堆結(jié)構(gòu)；G、 光刻、離子注入，在柵線條兩側(cè)硅襯底中形成源導(dǎo)電區(qū)和漏導(dǎo)電區(qū)；H、 生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、剝離、退火，形成源電 極、漏電極和柵電極，并封裝。
8、 根據(jù)權(quán)利要求7所述的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元 的方法，其特征在于，步驟A中所述生長Si02隧穿介質(zhì)層的方法為熱氧 化、原子層沉積ALD、化學(xué)氣相淀積CVD、電子束蒸發(fā)或者磁控濺射； 所述Si02隧穿介質(zhì)層的厚度為2nm至10nm。
9、 根據(jù)權(quán)利要求7所述的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元 的方法，其特征在于，步驟B中所述生長納米晶顆粒的方法為采用濺射 或蒸發(fā)在Si02介質(zhì)上鍍膜，然后對薄膜材料進行高溫快速熱處理，使薄膜 材料結(jié)晶形成納米晶顆粒。
10、 根據(jù)權(quán)利要求7所述的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元 的方法，其特征在于，步驟C中所述沉積Si02控制柵介質(zhì)層的方法為化 學(xué)氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或磁控濺射；所述沉積 的Si02控制柵介質(zhì)層的厚度為10nm至50nm。
11、 根據(jù)權(quán)利要求7所述的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元 的方法，其特征在于，步驟D中所述沉積柵材料層的方法為化學(xué)氣相淀 積CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射；所述沉積的多晶 硅材料或者金屬材料的柵材料層的厚度至少為100nm。
12、 根據(jù)權(quán)利要求7所述的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元 的方法，其特征在于，步驟E中所述光刻為光學(xué)光刻或者電子束光刻，光刻后形成的柵線條圖形的寬度即柵長為20nm至2000rnn;所述光學(xué)光刻的具體工藝步驟包括在多晶硅或者金屬柵材料表面上 涂敷一層厚度為1.5|im的AZ5214負性光學(xué)抗蝕劑，對所涂敷的AZ5214 負性光學(xué)抗蝕劑采用熱板在IO(TC下前烘100秒，接著對負性光學(xué)抗蝕劑 AZ5214采用光刻機利用光掩模版按所設(shè)計的柵圖形進行30秒的曝光，然 后用熱板在115。C下烘烤70秒，接著泛曝，不用光掩模版直接裸曝60秒， 最后用AZ5214專用顯影液lMicroposit 351: 5H20或1AZ400K: 4H20 在室溫下顯影50秒，只在待形成的柵堆上方留下AZ5214負性光學(xué)抗蝕劑， 最后采用去離子水在室溫下定影30秒，完成在AZ5214負性光學(xué)抗蝕劑中 形成柵線條圖形；采用光學(xué)光刻形成的AZ5214負性光學(xué)抗蝕劑柵線條的 寬度為500nm至2000nm;所述電子束光刻的具體工藝步驟包括在多晶硅柵材料表面上涂敷一層厚度為500nm的SAL601負性電子抗蝕劑，對所涂敷的SAL601負性電 子抗蝕劑用熱板在105"C下前烘2分鐘，接著采用電子束直寫光刻系統(tǒng)按 所設(shè)計的柵圖形進行曝光，然后對曝光后的SAL601負性電子抗蝕劑用熱 板在105。C下后烘2分鐘，接著采用MF CD-26顯影液在室溫下顯影1至 IO分鐘，采用去離子水在室溫下定影30秒，完成在SAL601負性電子抗 蝕劑中形成柵線條圖形；采用電子束光刻形成的SAL601負性電子抗蝕劑 柵線條的寬度為20nm至500nm。
13、 根據(jù)權(quán)利要求7所述的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元 的方法，其特征在于，所述步驟F包括將柵材料表面上覆蓋的AZ5214負性光學(xué)抗蝕劑或SAL601負性電子 抗蝕劑柵線條圖形作為掩模，采用高密度電感耦合等離子ICP刻蝕方法或 反應(yīng)離子刻蝕RIE方法依次刻蝕柵材料層、Si02控制柵介質(zhì)層、納米晶電 荷存儲層及Si02隧穿介質(zhì)層，再去膠形成柵堆結(jié)構(gòu)；所述去膠方法為濕法去膠，采用濃H2S04+H202煮膠去膠。
14、 根據(jù)權(quán)利要求7所述的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元 的方法，其特征在于，所述步驟G包括在表面涂敷一層厚度為1.5pm的AZ9912正性光學(xué)抗蝕劑，采用熱板 在IO(TC下前烘100秒，在光刻機上采用光刻掩模版掩蔽在柵線條兩側(cè)的源、漏區(qū)域進行曝光，然后用AZ9912的專用顯影液在室溫下顯影50秒， 最后用去離子水在室溫下定影30秒，完成在AZ9912正性光學(xué)抗蝕劑中形 成源、漏區(qū)域圖形；再向所形成的源、漏區(qū)域的硅襯底中注入P"+離子， 注入能量為50keV，注入劑量為lxl018cm_2;再煮濃H2S04+H202去膠； 然后在N2氣氛中在IIO(TC溫度下快速退火10秒，從而在柵線條兩側(cè)硅襯 底中形成源導(dǎo)電區(qū)和漏導(dǎo)電區(qū)。
15、根據(jù)權(quán)利要求7所述的制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元 的方法，其特征在于，步驟H中所述生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金 屬、剝離、退火，形成源電極、漏電極和柵電極包括首先，在表面淀積一層絕緣介質(zhì)，所述絕緣介質(zhì)材料包括Si02、磷 硅玻璃PSG或硼磷硅玻璃BPSG;再在絕緣介質(zhì)層上涂敷一層厚度為 1.5jim的AZ9912正性光學(xué)抗蝕劑，采用熱板在IOO'C下前烘100秒、在 光刻機上采用光刻掩模版掩蔽進行曝光，然后用AZ9912專用顯影液在室 溫下顯影50秒，最后用去離子水在室溫下定影30秒，完成在源、漏、柵上方形成接觸孔圖形；下一步，利用AZ9912正性光學(xué)抗蝕劑圖形作為掩模，采用氫氟酸緩 沖液HF+NH4F+H20在常溫下腐蝕絕緣介質(zhì)層；再在露出的源、漏、柵及 未去除的AZ9912正性光學(xué)抗蝕劑上蒸發(fā)一層厚度小于AZ9912正性光學(xué) 抗蝕劑厚度的Al-l%Si薄膜作為金屬電極材料，所述Al-l%Si薄膜的厚度 為l,;然后，采用丙酮超聲剝離AZ9912正性光學(xué)抗蝕劑及其上方蒸發(fā)的金 屬電極材料；最后，對剝離后剩余的金屬電極材料進行熱退火處理形成源、漏、柵 電極；所述對剝離后剩余的金屬電極材料進行熱退火處理的條件為在 400'C下在N2中退火處理5分鐘，然后在400'C下在N2/H2混合氣體中退 火20分鐘，最后在40(TC下在N2中退火5分鐘。
全文摘要
本發(fā)明涉及微電子技術(shù)領(lǐng)域，公開了一種納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元，包括硅襯底1、位于硅襯底1兩端上重摻雜的源導(dǎo)電區(qū)6和漏導(dǎo)電區(qū)7、源導(dǎo)電區(qū)6與漏導(dǎo)電區(qū)7之間的載流子溝道上覆蓋的隧穿介質(zhì)層2、覆蓋在隧穿介質(zhì)層上的納米晶電荷存儲層3、覆蓋在納米晶電荷存儲層上的控制柵介質(zhì)層4以及覆蓋在控制柵介質(zhì)層上的柵材料層5。本發(fā)明同時公開了一種制作納米晶浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元的方法。利用本發(fā)明，提高了浮柵結(jié)構(gòu)的非揮發(fā)性存儲單元的編程/擦除速度、有效存儲能力、數(shù)據(jù)保持特性、編程/擦除耐受性等存儲性能，本發(fā)明的方法基于傳統(tǒng)CMOS工藝，并且制作工藝簡單，提高了制作效率，降低了制作成本。
文檔編號H01L21/336GK101312213SQ20071009954
公開日2008年11月26日 申請日期2007年5月24日 優(yōu)先權(quán)日2007年5月24日
發(fā)明者明 劉, 琦 劉, 李志剛, 楊清華, 管偉華, 媛 胡, 龍世兵 申請人:中國科學(xué)院微電子研究所