專利名稱：芯片封裝結(jié)構(gòu)及其制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制程，且特別是有關(guān)于一種芯片封 裝結(jié)構(gòu)及其制程。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(Integrated Circuits, IC)的生產(chǎn)主要分 為三個階段集成電路的設(shè)計、集成電路的制作及集成電路的封裝(package) 等。在集成電路的封裝中，裸芯片先經(jīng)由晶圓(wafer)制作、電路設(shè)計、光 罩制作，以及切割晶圓等步驟而完成。其中，每一顆由晶圓切割所形成的裸 芯片可通過多條導(dǎo)線與封裝基材(substrate)電性連接，再以封裝膠體 (encapsulant)將裸芯片加以包覆，以構(gòu)成一芯片封裝(Chip Package)結(jié) 構(gòu)。利用封裝膠體將裸芯片包覆的目的在于防止裸芯片受到外界濕度影響及 雜塵污染。
承上所述，在完成封膠制程后，會對芯片封裝結(jié)構(gòu)進(jìn)行電性測試或是其 它相關(guān)測試，以確定芯片封裝結(jié)構(gòu)有良好的制作良率。然而，由于芯片封裝 結(jié)構(gòu)上僅于封裝膠體上有注記封膠機(jī)臺的編號，因此當(dāng)芯片封裝結(jié)構(gòu)在測試 后若發(fā)現(xiàn)上述的導(dǎo)線因故斷裂或其它使芯片封裝結(jié)構(gòu)無法正常運(yùn)作的原因， 使用者將無法有效地去追蹤造成芯片封裝結(jié)構(gòu)無法正常運(yùn)作的工作機(jī)臺編 號，以對工作機(jī)臺進(jìn)行修正。這樣一來，經(jīng)由此工作機(jī)臺加工的芯片封裝結(jié) 構(gòu)仍無法正常運(yùn)作，進(jìn)而導(dǎo)致芯片封裝結(jié)構(gòu)的制作良率下降。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種芯片封裝制程，以有效提升芯片封裝結(jié) 構(gòu)的制作良率。本發(fā)明的另一目的在于提供一種芯片封裝結(jié)構(gòu)，其具有芯片封裝制程的 制程參數(shù)，使得使用者可以有效了解芯片封裝結(jié)構(gòu)的制程內(nèi)容。
為達(dá)成上述目的或是其它目的，本發(fā)明采用如下技術(shù)方案 一種芯片封 裝結(jié)構(gòu)，其包括一封裝基板、 一芯片及一標(biāo)記圖案，其中封裝基板具有一承 載面，且承載面上具有一數(shù)碼標(biāo)記區(qū)；芯片配置于承載面上，并電性連接至 封裝基板，而標(biāo)記圖案則配置于數(shù)碼標(biāo)記區(qū)上，用以記錄一制程參數(shù)。
在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)更包括多條導(dǎo)線，其電性連接于 芯片與封裝基板之間。
在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)更包括一封裝膠體，其配置于封 裝基板與芯片上，且封裝膠體覆蓋導(dǎo)線、數(shù)碼標(biāo)記區(qū)與標(biāo)記圖案。
在本發(fā)明的一實(shí)施例中，封裝基板具有一表層金屬層與一焊罩層，表層 金屬層具有多個接點(diǎn)與多個標(biāo)記墊，而焊罩層配置于表層金屬層上，并暴露 出接點(diǎn)與標(biāo)記墊，且被暴露的標(biāo)記墊構(gòu)成數(shù)碼標(biāo)記區(qū)。
在本發(fā)明的一實(shí)施例中，上述的標(biāo)記圖案包括多個金屬塊，其配置于標(biāo) 記墊上。
在本發(fā)明的一實(shí)施例中，標(biāo)記圖案是二進(jìn)制編碼圖案或十進(jìn)制編碼圖案。 在本發(fā)明的一實(shí)施例中，制程參數(shù)例如是一機(jī)臺編號。 為達(dá)成上述目的或是其它目的，本發(fā)明還采用如下技術(shù)方案 一種芯片
封裝制程，其包括下列步驟首先，提供一封裝基板，其中封裝基板具有一
承載面，且承載面上具有一數(shù)碼標(biāo)記區(qū)。接著，將一芯片接合于承載面上，
并使芯片電性連接至封裝基板。之后，在數(shù)碼標(biāo)記區(qū)上形成一標(biāo)記圖案，用
以記錄一制程參數(shù)。
在本發(fā)明的一實(shí)施例中，封裝基板具有多個接點(diǎn)與多個標(biāo)記墊，且標(biāo)記
墊與接點(diǎn)同時形成以作為數(shù)碼標(biāo)記區(qū)。
在本發(fā)明的一實(shí)施例中，將芯片接合于封裝基板的方法是通過一打線機(jī)
進(jìn)行一打線接合制程。
在本發(fā)明的一實(shí)施例中，形成標(biāo)記圖案的方法是通過打線機(jī)在標(biāo)記墊上
形成多個金屬塊。在一實(shí)施例中，在數(shù)碼標(biāo)記區(qū)上形成標(biāo)記圖案之后，本發(fā)明更可以在封 裝基板與芯片上形成一封裝膠體，且封裝膠體覆蓋接點(diǎn)、數(shù)碼標(biāo)記區(qū)與標(biāo)記 圖案。
在一實(shí)施例中，制程參數(shù)是打線機(jī)的一機(jī)臺編號。
在一實(shí)施例中，標(biāo)記圖案是采用二進(jìn)制編碼或十進(jìn)制編碼來記錄制程參
屮/j數(shù)。
相較于現(xiàn)有技術(shù)，本發(fā)明在芯片封裝結(jié)構(gòu)的封裝基板的承載面上設(shè)置一 數(shù)碼標(biāo)記區(qū)，使得使用者可以通過數(shù)碼標(biāo)記區(qū)上的制程參數(shù)來得知芯片封裝 制程的相關(guān)信息，以確保完成加工后的芯片封裝結(jié)構(gòu)能正常地運(yùn)作，進(jìn)而提 升芯片封裝制程的良率。


圖1A至圖1D為本發(fā)明較佳實(shí)施例的一種芯片封裝制程的流程圖。
圖2為在圖1A中的封裝基板沿A-A'線的剖面放大示意圖。
圖3為本發(fā)明較佳實(shí)施例的另一種封裝基板的示意圖。
具體實(shí)施例方式
為了能夠使得本發(fā)明的上述目的及其它目的、特征和優(yōu)點(diǎn)更明顯易懂， 下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。
圖1A至圖1D為本發(fā)明較佳實(shí)施例的一種芯片封裝制程的流程圖。首先， 如圖1A所示，提供一封裝基板110,其中封裝基板110具有一承載面112，且承 載面112上具有一數(shù)碼標(biāo)記區(qū)112a。下文將先針對數(shù)碼標(biāo)記區(qū)112a做說明。
圖2為在圖1A中的封裝基板沿著剖面線A-A'的剖面放大圖。請同時參考圖 1A與圖2，在本實(shí)施例中，封裝基板110例如有一表層金屬層114與一焊罩層 116，其中表層金屬層114具有多個接點(diǎn)114a與多個標(biāo)記墊114b，而焊罩層116 例如是配置于表層金屬層114上，并暴露出接點(diǎn)114a與標(biāo)記墊114b。在本實(shí)施 例中，標(biāo)記墊114b與接點(diǎn)114a例如是同時形成，而被上述焊罩層116暴露的標(biāo) 記墊114b即構(gòu)成數(shù)碼標(biāo)記區(qū)112a。因此，在本實(shí)施例的數(shù)碼標(biāo)記區(qū)112a上即可記錄使用者所需的制程資料。
在提供封裝基板110之后，接著將一芯片120接合于承載面112上的芯片承 載區(qū)112b(請參考圖lA)，并使芯片120電性連接至封裝基板110(如圖1B所示)， 其中芯片120上例如有多個焊墊122，而芯片120與封裝基板110的接合方法例 如是通過一打線機(jī)(未繪示)進(jìn)行一打線接合(wire bonding)制程，使得芯片 120上的多個焊墊122可以通過多條導(dǎo)線130電性連接至封裝基板110的接點(diǎn) 114a。
接下來，如圖1C所示，在數(shù)碼標(biāo)記區(qū)112a上形成一標(biāo)記圖案140，用以記 錄一制程參數(shù)，其中制程參數(shù)例如是一機(jī)臺編號。其中，本實(shí)施例的標(biāo)記圖 案140例如是采用二進(jìn)制編碼來記錄制程參數(shù)，即標(biāo)記圖案140為二進(jìn)制編碼 圖案。因此，使用者無論是應(yīng)用手動的方式或是應(yīng)用機(jī)臺加工的方式均可在 數(shù)碼標(biāo)記區(qū)112a上記錄相關(guān)的制程參數(shù)。在本實(shí)施例中，形成標(biāo)記圖案140 的方法例如是通過打線機(jī)在標(biāo)記墊114b上形成多個金屬塊142，而上述的制程 參數(shù)則例如是打線機(jī)的機(jī)臺編號。當(dāng)然，上述形成標(biāo)記圖案140的方法僅用于 舉例，本發(fā)明在此并不做任何限制。
在數(shù)碼標(biāo)記區(qū)112a上形成標(biāo)記圖案140后，本實(shí)施例可在封裝基板110與 芯片120上形成一封裝膠體150 (如圖1D所示)，其中封裝膠體150例如是覆蓋 接點(diǎn)114a、數(shù)碼標(biāo)記區(qū)112a與標(biāo)記圖案140(如圖lC所示)。這樣就完成本發(fā)明 的芯片封裝結(jié)構(gòu)的制作。
此外，圖1A所繪示的封裝基板并非本發(fā)明唯一的實(shí)施方式，下文將針對 本發(fā)明的其它實(shí)施方式做說明，并且為了方便說明，下文的說明將以相同的 標(biāo)號來標(biāo)示相同的元件。
請參考圖3，圖3為本發(fā)明較佳實(shí)施例的另一種封裝基板的示意圖。在本 實(shí)施例中，封裝基板lIO，上的數(shù)碼標(biāo)記區(qū)112a是采用十進(jìn)制編碼來記錄制程 參數(shù)，即標(biāo)記圖案140為十進(jìn)制編碼圖案。與上述實(shí)施例的封裝制程相同的是， 本實(shí)施例的形成標(biāo)記圖案140的方法也可以通過打線機(jī)在標(biāo)記墊114b上形成 多個金屬塊142。
值得一提的是，在本發(fā)明的芯片封裝制程中，將芯片接合于封裝基板的承載面后，本發(fā)明會在數(shù)碼標(biāo)記區(qū)上形成一標(biāo)記圖案以記錄制程參數(shù)。因此， 芯片封裝結(jié)構(gòu)在測試后若發(fā)現(xiàn)使芯片封裝結(jié)構(gòu)無法正常運(yùn)作，使用者可以有 效地去追蹤對芯片封裝結(jié)構(gòu)工作的工作機(jī)臺，并檢査工作機(jī)臺是否處于正常 的工作狀態(tài)，以確保完成加工后的芯片封裝結(jié)構(gòu)能正常地運(yùn)作，進(jìn)而使得芯 片封裝結(jié)構(gòu)的制作良率得以提升。
權(quán)利要求
1. 一種芯片封裝結(jié)構(gòu)，包括有一封裝基板及一芯片，其中所述封裝基板具有一承載面；所述芯片配置于所述承載面上，并電性連接至所述封裝基板；其特征在于所述芯片封裝結(jié)構(gòu)還包括有一標(biāo)記圖案，而于所述封裝基板的所述承載面上具有一數(shù)碼標(biāo)記區(qū)，所述標(biāo)記圖案配置于所述數(shù)碼標(biāo)記區(qū)上，用以記錄一制程參數(shù)。
2. 如權(quán)利要求l所述的芯片封裝結(jié)構(gòu)，其特征在于所述芯片封裝結(jié)構(gòu) 更包括多條導(dǎo)線，其電性連接于所述芯片與所述封裝基板之間。
3. 如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于所述芯片封裝結(jié)構(gòu)更 包括一封裝膠體，其配置于所述封裝基板與所述芯片上，且所述封裝膠體覆 蓋所述導(dǎo)線、所述數(shù)碼標(biāo)記區(qū)與所述標(biāo)記圖案。
4. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于所述封裝基板具有一 表層金屬層與一焊罩層，所述表層金屬層具有多個接點(diǎn)與多個標(biāo)記墊，而所 述焊罩層配置于所述表層金屬層上，并暴露出所述接點(diǎn)與所述標(biāo)記墊，且被暴露的所述標(biāo)記墊構(gòu)成所述數(shù)碼標(biāo)記區(qū)。
5. 如權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其特征在于所述標(biāo)記圖案包括多 個金屬塊，其配置于所述標(biāo)記墊上。
6. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于所述標(biāo)記圖案為二進(jìn) 制編碼圖案或十進(jìn)制編碼圖案。
7. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于所述制程參數(shù)包括一 機(jī)臺編號。
8. —種芯片封裝制程，包括有如下步驟步驟(a)是提供一封裝基板， 所述封裝基板具有-承載面；步驟(b)是將一芯片接合于所述承載面上，并 使所述芯片電性連接至所述封裝基板；其特征在于在由步驟(a)提供的所 述承載面上具有一數(shù)碼標(biāo)記區(qū)，所述芯片封裝制程還包括有一步驟(c),所述步驟(c)是在所述數(shù)碼標(biāo)記區(qū)上形成一標(biāo)記圖案，用以記錄一制程參數(shù)。
9. 如權(quán)利要求8所述的芯片封裝制程，其特征在于所述封裝基板具有多個接點(diǎn)與多個標(biāo)記墊，且所述標(biāo)記墊與所述接點(diǎn)同時形成，用以作為所述數(shù) 碼豐示記區(qū)。
10. 如權(quán)利要求9所述的芯片封裝制程，其特征在于接合所述芯片與所 述封裝基板的方法包括通過一打線機(jī)進(jìn)行一打線接合制程。
11. 如權(quán)利要求10所述的芯片封裝制程，其特征在于形成所述標(biāo)記圖案 的方法包括通過所述打線機(jī)在所述標(biāo)記墊上形成多個金屬塊。
12. 如權(quán)利要求10所述的芯片封裝制程，其特征在于在形成所述標(biāo)記圖 案之后，更包括有在所述封裝基板與所述芯片上形成一封裝膠體，且所述 封裝膠體覆蓋所述接點(diǎn)、所述數(shù)碼標(biāo)記區(qū)與所述標(biāo)記圖案。
13. 如權(quán)利要求10所述的芯片封裝制程，其特征在于所述制程參數(shù)包括 所述打線機(jī)的一機(jī)臺編號。
14. 如權(quán)利要求8所述的芯片封裝制程，其特征在于所述標(biāo)記圖案采用 二進(jìn)制編碼或十進(jìn)制編碼來記錄所述制程參數(shù)。
全文摘要
本發(fā)明公開一種芯片封裝制程，其包括下列步驟首先，提供一封裝基板，其中封裝基板具有一承載面，且承載面上具有一數(shù)碼標(biāo)記區(qū)。接著，將一芯片接合于承載面上，并使芯片電性連接至封裝基板。之后，在數(shù)碼標(biāo)記區(qū)上形成一標(biāo)記圖案，用以記錄一制程參數(shù)。因此，本發(fā)明的芯片封裝制程所制作出的芯片封裝結(jié)構(gòu)具有記錄制程參數(shù)的功效。
文檔編號H01L21/56GK101286497SQ200710100560
公開日2008年10月15日 申請日期2007年4月10日 優(yōu)先權(quán)日2007年4月10日
發(fā)明者盧鴻祥, 周建呈, 洪崎風(fēng) 申請人:日月光半導(dǎo)體制造股份有限公司