專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體芯片的封裝，特別有關(guān)于一種嵌入半導(dǎo)體芯片 至封裝體的結(jié)構(gòu)及方法。
背景技術(shù)：
在半導(dǎo)體工業(yè)中，集成電路一般形成于晶片上，其中，在同一片晶片上 的多個(gè)半導(dǎo)體芯片可同時(shí)形成，因此，這些半導(dǎo)體芯片隨后可從晶片上切割 出來，然而由于這些半導(dǎo)體芯片體積既小且易碎，因此在使用這些芯片之前 必須先予以封裝。
圖1顯示傳統(tǒng)的封裝體，其包括半導(dǎo)體芯片(晶粒)2，其可通過凸塊(solder bumps)6附著于封裝基底4上，封裝基底4包括核心層8及多個(gè)建構(gòu)在核心 層8上下兩側(cè)的互連線層，晶粒2和核心層8被互連線層所分隔。晶粒2附 著在核心層8的一側(cè)，而在其相對的另一側(cè)，則形成球柵陣列(BGA)的錫球 10以連接封裝基底4至其他的電子元件，例如主機(jī)板(motherboard)，晶粒2 和球柵陣列的錫球10通過互連線層的金屬線和插塞進(jìn)行電耦接。插塞12則 形成于核心層8中以從核心層8的一側(cè)電連接至另一側(cè)。
傳統(tǒng)封裝體的問題如下。首先，形成凸塊的成本很高，且如果凸塊連接 失敗也容易使封裝工藝遭遇到高的合格率損失。其次，晶粒2—般具有的熱 膨脹系數(shù)(CTE)大約為2.3至4.2，另一方面，核心層8由于一般由雙馬來亞 酰胺-三氮雜苯樹脂(Bismaleimide-Triazine; BT)形成，其熱膨脹系 數(shù)大約為15，因此，在熱循環(huán)工藝之下，不匹配的熱膨脹系數(shù)所導(dǎo)致施加在 晶粒2和凸塊6上的應(yīng)力，會使得晶粒2產(chǎn)生翹曲，及/或使得凸塊連接失敗。 第三，由于使用核心層8，封裝體的厚度會有所增加，其中包括BGA錫球 10、封裝基底4、晶粒2在內(nèi)的整個(gè)封裝體的總厚度可達(dá)2.3mm，此種過厚 的厚度并不符合未來的規(guī)格需求，因此需要一種新穎的封裝結(jié)構(gòu)來解決上述 問題。

發(fā)明內(nèi)容
為實(shí)現(xiàn)上述目的，提出本發(fā)明。
有鑒于此，本發(fā)明的實(shí)施例公開一種半導(dǎo)體封裝結(jié)構(gòu)，包括基板層， 其成分包括合金42材料；晶粒，附著于基板層的第一側(cè)面上；及互連線結(jié) 構(gòu)，位于晶粒上，其中互連線結(jié)構(gòu)包括插塞及連接晶粒的導(dǎo)線。
如上所述的半導(dǎo)體封裝結(jié)構(gòu)，其還包括第二基板層，該第二基板層成分 包括合金42材料，位于該第一基板層的第一側(cè)面上，其中該晶粒形成于該 第二基板層的開口中。
如上所述的半導(dǎo)體封裝結(jié)構(gòu)，其還包括額外的電子元件，附著于該第一 基板層的第一側(cè)面上且連接到該互連線結(jié)構(gòu)。
如上所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該互連線結(jié)構(gòu)包括插塞以直接連接到 該晶粒。
如上所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第一基板層相對于該第一側(cè)面的第 二側(cè)面不含互連線結(jié)構(gòu)。
本發(fā)明的另一實(shí)施例公開一種半導(dǎo)體封裝結(jié)構(gòu)，包括第一基板層，其 成分包括合金42材料；第二基板層，附著于第一基板層的第一側(cè)面上；開 口，位于第二基板層中；晶粒，位于開口中，且附著于第一基板層的第一側(cè) 面上；第一絕緣層，位于晶粒及第二基板層上；多個(gè)第一插塞，位于絕緣層 中且實(shí)體性接觸晶粒；及互連線結(jié)構(gòu)，位于第一絕緣層上，其中，互連線結(jié) 構(gòu)包括第二絕緣層，多個(gè)第二插塞及導(dǎo)線，位于第二絕緣層中，其中至少 有部分的第二插塞及導(dǎo)線連接到所述第一插塞；及多個(gè)球柵陣列錫球，位于 互連線結(jié)構(gòu)的上表面。
如上所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第二基板層成分包括合金42材料。
如上所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第一絕緣層包括ABF增層膜材料。
如上所述的半導(dǎo)體封裝結(jié)構(gòu)，其還包括額外的電子元件，附著于該第一 基板層的第一側(cè)面上，且通過第三插塞連接到該互連線結(jié)構(gòu)，其中，該互連 線結(jié)構(gòu)和第三插塞間的連接不含凸塊。
如上所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第一基板層相對于該第一側(cè)面的第 二側(cè)面不含互連線結(jié)構(gòu)。
本發(fā)明實(shí)施例的優(yōu)點(diǎn)在于合金42材料和半導(dǎo)體晶粒有近似的熱膨脹系 數(shù)，因此由封裝體施加給晶粒的應(yīng)力可以減少。
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特 舉優(yōu)選實(shí)施例，并配合所附附圖，作詳細(xì)說明如下。


圖1顯示傳統(tǒng)的封裝體，其中互連線層形成于核心層的兩側(cè)。
圖2至圖IO顯示本發(fā)明優(yōu)選實(shí)施例的制造過程剖面圖。 其中，附圖標(biāo)記說明如下
2半導(dǎo)體芯片(晶粒)6凸塊4封裝基底
8核心層10球柵陣列錫球12插塞
20基板層24基板層22粘著材料
2(V 202核心層26、28 開口30晶粒
32電子元件34絕緣層38開口
40接觸墊42開口44插塞
46籽晶層48干膜50導(dǎo)電圖案
52絕緣層60凸塊接點(diǎn)62防焊護(hù)膜
64球柵陣列錫球P間距
具體實(shí)施例方式
有關(guān)各實(shí)施例的制造和使用方式為如下所詳述的。然而，值得注意的是， 本發(fā)明所提供的各種可應(yīng)用的發(fā)明概念依具體內(nèi)容的各種變化據(jù)以實(shí)施，且 在此所討論的具體實(shí)施例僅是用來顯示具體使用和制造本發(fā)明的方法，而不 是用于限定本發(fā)明的范圍。
本實(shí)施例提供一種新穎的封裝結(jié)構(gòu)及其形成方法，其制造過程顯示于圖
2至圖10。此外，在本發(fā)明的各種實(shí)施例和附圖中，相同符號用以指示相同 或類似元件。
圖2顯示起始制造工藝的結(jié)構(gòu)，其包括基板層20，基板層24以及粘著 材料22。在實(shí)施例中，基板層20的成分包括含有合金42材料(alloy42)的核 心層20n此材料為鎳鐵合金，在以下段落中會予以詳述。此外，兩核心層 202的成分包含有銅材料，其可電鍍在核心層20,的兩側(cè)，同樣地，基板層
24包括含有合金42材料(alloy42)的核心層24p此外，兩核心層242包含有 銅材料，其可電鍍在核心層24,的兩側(cè)。
合金42材料大約包括42%的重量百分比的鎳以及58%的重量百分比的 鐵，而編號42指鎳所占的百分比。合金42材料的彈性系數(shù)約為每平方英寸 (PSI)20.7E6磅，熱膨脹系數(shù)(CTE)約為4.0E-06/K至4.7E-06/K，導(dǎo)熱率約為 16W/mk，以及電阻率值約為70pQ cm?；鍖?0的厚度大體可為4密爾 (mil)，同時(shí)，基板層24的厚度大體可為12密爾(mil)?；鍖?0和基板層 24不僅可以對后續(xù)工藝所附著的晶粒提供保護(hù)，也可以提供結(jié)構(gòu)性的支撐。 基板層20和基板層24可以隨著層壓(laminating press)的方式而通過粘著材料 22黏接，例如是半固化片(prepreg; 嚴(yán)e/m;^g"a^/ ,6my)。雖然，基板層 20和基板層24可視為合金42材料，然而，其也允許有稍微不同的組成，但 必須和合金42材料有相同的熱膨脹系數(shù)。
請參考圖3，開口 26和28通過除去部分的基板層24和粘著材料22而 形成，開口 26設(shè)定用于放置晶粒，閔此開口26的大小取決于晶粒的尺寸。 開口 28則可選擇性的形成以放置可整合到封裝體的電子元件，例如電容或 電阻等被動元件。在另一實(shí)施例中，開口 26和28也可以在貼附基板層24 至基板層20之前預(yù)先形成。
在圖4中，晶粒30被放置在開口 26內(nèi)且附著于基板層20上，優(yōu)選的 做法是以例如銀漿作為粘著材料。電子元件32也可被放置在開口 28內(nèi)且附 著于基板層20上。
請參考圖5，絕緣層34被形成在先前的結(jié)構(gòu)上，絕緣層34包括有機(jī)材 料，例如日本Ajinomoto公司所供應(yīng)的增層膜材料(ABF; Ajinomoto buildup film),然而，其他一般材料例如半固化片(prepreg)或是背膠銅箔(RCC; resin coated copper)亦可使用，在本例中，絕緣層34是以ABF材料形成，此ABF 材料可被層壓在圖4的結(jié)構(gòu)上，熱和壓力可以施加在此層上而軟化以形成平 坦的上表面。此熱和壓力也可以協(xié)助絕緣層34填入晶粒30(或是電子元件32) 和基板層24間的空間，結(jié)果，在晶粒30的上表面和絕緣層34的上表面間 的厚度Tl優(yōu)選為大約25pm至35pm，最優(yōu)選則約為30|im。
隨后形成開口 38以暴露出在晶粒30上表面的接觸墊40(也稱為凸塊底 金屬層(under bump metallurgy);或簡稱UBM)。優(yōu)選地，開口38通過激光鉆
孔形成，其中覆蓋UBM 40的絕緣層34被予以燒除。此外，也可形成開口 42以暴露出在電子元件32上表面的接觸墊(未顯示)。
圖6顯示通過選擇性填充導(dǎo)電材料至開口 38和42以形成插塞44(by-vias) 的方式。此導(dǎo)電材料可以是一般常用的材料，例如在實(shí)施例中，此導(dǎo)電材料 包括銅或銅合金，然而，其他如銀或鋁亦可使用。此填充方法包括無電鍍或 電鍍工藝，插塞44直接連接UBM 40以及在后續(xù)步驟形成于插塞44上的互 連線結(jié)構(gòu)，因此凸塊(solder bumps)是不需要的。此外，插塞44也連接互連 線結(jié)構(gòu)和電子元件32，優(yōu)選地，插塞44的上表面實(shí)質(zhì)上和絕緣層34的上表 面等高，或者，插塞44的上表面稍微低于絕緣層34的上表面。
請參考圖7，薄的籽晶層46，優(yōu)選者包括銅材料，可形成于絕緣層34 和插塞44的表面上，其中，無電鍍工藝是優(yōu)選的實(shí)施方法，此薄的籽晶層 46的優(yōu)選厚度約為小于0.8um。干膜(dry film) 48接著形成于籽晶層46上， 隨后進(jìn)行圖案化工藝以形成開口，以由后續(xù)形成的金屬線填入其中。干膜48 的厚度優(yōu)選值是依據(jù)后續(xù)所形成的導(dǎo)線的厚度來決定，例如在實(shí)施例中，干 膜48的厚度T2是介于約20|im和25pm之間，更優(yōu)選是約20pm。
請參閱圖8，導(dǎo)電圖案50形成在籽晶層46中未被干膜48覆蓋的部分上， 其可包括導(dǎo)線和導(dǎo)電墊，形成方式例如為選擇性電鍍法。導(dǎo)電圖案50的優(yōu) 選形成厚度是實(shí)質(zhì)接近干膜48的厚度，導(dǎo)電圖案50的優(yōu)選材料是銅或銅合 金，然而，其他一般常用金屬材料例如銀、鋁、及鎳等亦可使用。導(dǎo)電圖案 50的上表面優(yōu)選為實(shí)質(zhì)上和干膜48的上表面等高，或者，導(dǎo)電圖案50的上 表面亦可稍微低于干膜48的上表面。在形成導(dǎo)電圖案50之后，干膜48和 籽晶層46中位于干膜48之下的部分被一并去除，例如在實(shí)施例中，干膜48 可以堿性溶液去除，而籽晶層46中位于干膜48之下的部分則可以快速蝕刻 工藝(flash etching)去除。由于側(cè)面效應(yīng)(side effect)的關(guān)系，在快速蝕刻工藝 中，導(dǎo)電圖案50也會被去除掉薄層。
請參考圖9，接著坦覆式形成絕緣層52，其可選擇使用和絕緣層34實(shí) 質(zhì)相同的方法和實(shí)質(zhì)相同的材料形成。從導(dǎo)電圖案50的上表面到絕緣層52 的上表面的厚度T3優(yōu)選者為逼近厚度Tl ，例如是大約30)am。
接續(xù)工藝則是形成更多的互連線層，包括插塞和導(dǎo)電圖案，其最終結(jié)構(gòu) 顯示于圖10中。對每一互連線層而言，其工藝步驟可以和插塞44及導(dǎo)電圖
案50的形成方法實(shí)質(zhì)相同，優(yōu)選地，可以形成3到5層的互連線層(包括由
插塞44和導(dǎo)電圖案50構(gòu)成的互連線層)，其中每一個(gè)互連線層包括一層導(dǎo)電 圖案及其下方的插塞。
在替代實(shí)施例中，其他已知的方法，例如鑲嵌工藝亦可用于形成互連線 層， 一般而言，鑲嵌工藝包括如下步驟首先形成絕緣層，然后形成開口于 絕緣層中，再以銅或銅合金等導(dǎo)電材料填入開口，執(zhí)行化學(xué)機(jī)械研磨工藝以 去除多余的導(dǎo)電材料，而此導(dǎo)電材料的剩余部分則形成插塞和導(dǎo)電圖案。
請?jiān)賲⒖紙D10，凸塊接點(diǎn)(bumppads)60也可形成于上層的互連線層中。 接著形成防焊護(hù)膜62(solder mask;也稱作阻焊劑:solder resist),其厚度可為 20pm，之后形成阻焊劑開口(SRO: solder resist opening)以暴露底下的凸塊接 點(diǎn)60，球柵陣列錫球(BGA balls)64隨后則形成于凸塊接點(diǎn)60上。而有關(guān)凸 塊接點(diǎn)60、防焊護(hù)膜62、和球柵陣列錫球64由于是現(xiàn)有技術(shù)，因此在此不 予詳述。具有嵌合的晶粒的封裝基底則隨之通過球柵陣列錫球64附著在主 機(jī)板上。
使用合金42作為基板層的優(yōu)點(diǎn)是其具有介于4.0E-06/K至4.7E-06/K的 熱膨脹系數(shù)，因此可和晶粒的熱膨脹系數(shù)(介于2.3E-06/K至4.2E-06/K)良好 匹配。在熱循環(huán)(thermalcycle)工藝時(shí)，通過基板層20和24施加給晶粒的應(yīng) 力因此可減到最小，相比之下，傳統(tǒng)的核心層材料一般包括雙馬來亞酰胺-三氮雜苯樹脂(Bismaleimide-Triazine; BT)，其熱膨脹系數(shù)為15E-06/K，因 此高應(yīng)力會被施加到具有BT樹脂核心層的封裝基底的晶粒上。仿真結(jié)果顯 示，具有傳統(tǒng)BT樹脂核心層(厚度約為100nm)的封裝基底，將導(dǎo)致層壓板 (laminate),如ABF增層膜材料翹曲約125pm，而本發(fā)明的實(shí)施例則只有翹 曲約40pm。此封裝體的可靠度因此獲得改善。
本發(fā)明實(shí)施例還具有其他一些優(yōu)點(diǎn)，例如由于從封裝基底中移除了核心 層，電子信號繞經(jīng)互連線層會更有效率，且互連線層的空間浪費(fèi)較少。據(jù)此， 互連線層的數(shù)量可以從傳統(tǒng)封裝基板的8層減少到本發(fā)明的5層甚或3層。 整個(gè)封裝基板的厚度也據(jù)此可減少到例如約26密爾至30密爾之間。此外， 從互連線層的中間部分移除核心層可以減少封裝體的電感和插入損失 (insertion losses)。
本發(fā)明實(shí)施例的另一優(yōu)點(diǎn)在于，由于插塞44直接連接晶粒30，因此不
需要防焊劑，晶粒30的間距P(請參考圖IO)也可以減少。在實(shí)施例中，間距
P大約是120pm，而在傳統(tǒng)的封裝體中，由于凸塊被用來連接晶粒和封裝基 底，所以最小的間距至少也要140nm。
雖然本發(fā)明已以優(yōu)選實(shí)施例公開如上，然其并非用以限定本發(fā)明，本領(lǐng) 域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的變更與修飾， 因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)，包括第一基板層，其成分包括合金42材料；晶粒，附著于該第一基板層的第一側(cè)面上；及互連線結(jié)構(gòu)，位于該晶粒上，其中該互連線結(jié)構(gòu)包括插塞及連接該晶粒的導(dǎo)線。
2. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其還包括第二基板層，該第二 基板層成分包括合金42材料，位于該第一基板層的第一側(cè)面上，其中該晶粒形成于該第二基板層的開口中。
3. 如權(quán)利要求l所述的半導(dǎo)體封裝結(jié)構(gòu)，其還包括額外的電子元件，附 著于該第一基板層的第一側(cè)面上且連接到該互連線結(jié)構(gòu)。
4. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該互連線結(jié)構(gòu)包括插塞以 直接連接到該晶粒。
5. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第-基板層相對于該第 一側(cè)面的第二側(cè)面不含互連線結(jié)構(gòu)。
6. —種半導(dǎo)體封裝結(jié)構(gòu)，包括第一基板層，其成分包括合金42材料；第二基板層，附著于該第一基板層的第一側(cè)面上； 開口，位于該第二基板層中；晶粒，位于該開口中，且附著于該第一基板層的第一側(cè)面上； 第一絕緣層，位于該晶粒及第二基板層上； 多個(gè)第一插塞，位于該絕緣層中且實(shí)體性接觸該晶粒；及 互連線結(jié)構(gòu)，位于該第一絕緣層上，其中，該互連線結(jié)構(gòu)包括 第二絕緣層，多個(gè)第二插塞及導(dǎo)線，位于該第二絕緣層中，其中至少有部分的第二插 塞及導(dǎo)線連接到所述第一插塞；及多個(gè)球柵陣列錫球，位于該互連線結(jié)構(gòu)的上表面。
7. 如權(quán)利要求6所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第二基板層成分包括合 金42材料。
8. 如權(quán)利要求6所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第一絕緣層包括ABF增層膜材料。
9. 如權(quán)利要求6所述的半導(dǎo)體封裝結(jié)構(gòu)，其還包括額外的電子元件，附 著于該第一基板層的第一側(cè)面上，且通過第三插塞連接到該互連線結(jié)構(gòu)，其 中，該互連線結(jié)構(gòu)和第三插塞間的連接不含凸塊。
10. 如權(quán)利要求6所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第一基板層相對于該第一側(cè)面的第—側(cè)面不含互連線結(jié)構(gòu)。
全文摘要
一種半導(dǎo)體封裝結(jié)構(gòu)，包括基板層，其成分包括合金42材料；晶粒，附著于基板層的第一側(cè)面上；及互連線結(jié)構(gòu)，位于晶粒上，其中互連線結(jié)構(gòu)包括插塞及連接晶粒的導(dǎo)線。本發(fā)明的優(yōu)點(diǎn)在于合金42材料和半導(dǎo)體晶粒有近似的熱膨脹系數(shù)，因此由封裝體施加給晶粒的應(yīng)力可以減少。
文檔編號H01L23/48GK101170088SQ20071010085
公開日2008年4月30日 申請日期2007年4月20日 優(yōu)先權(quán)日2006年10月27日
發(fā)明者吳俊毅 申請人:臺灣積體電路制造股份有限公司