專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。更具體地說，本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，在所述半導(dǎo)體器件中，針對不同的半導(dǎo)體元件分隔半導(dǎo)體層。
背景技術(shù)：
作為分隔半導(dǎo)體層的半導(dǎo)體元件的典型實例，圖24A到24D示出了公共薄膜晶體管的頂視圖和截面圖。圖24A示出了所述薄膜晶體管的頂視圖，圖24B是沿圖24A的A1-B1線得到的截面圖，圖24C是沿圖24A的A2-B2線得到的截面圖，圖24D是圖24C中的半導(dǎo)體層32的端部25的放大圖。如圖24B到24D所示，在薄膜晶體管中，在襯底30上形成起著基礎(chǔ)薄膜的作用的絕緣層31；在絕緣層31上形成半導(dǎo)體層32，其包括溝道形成區(qū)32以及每者起著源極區(qū)或漏極區(qū)的作用的雜質(zhì)區(qū)32B和32C；在半導(dǎo)體層32和絕緣層31上形成起著柵極絕緣膜的作用的絕緣層33；以及在絕緣層33上形成起著柵電極的作用的導(dǎo)電層34。
在圖24A到24D所示的薄膜晶體管的制造過程中，在受到有選擇的蝕刻的半導(dǎo)體層32上形成起著柵極絕緣膜的作用的絕緣層33，在這種情況下，絕緣層33的覆蓋度(coverage)在半導(dǎo)體層32的端部25處降低。在絕緣層33的膜厚度薄的部分柵極電壓的電場強度增大，由柵極電壓導(dǎo)致的應(yīng)力增大，其將對薄膜晶體管的耐壓和可靠性造成不利影響。
此外，襯底和每一薄膜的應(yīng)力集中在半導(dǎo)體層32的端部25，其導(dǎo)致了元件特性發(fā)生波動的問題。
作為一種改善由半導(dǎo)體層32的端部的不平坦造成的柵極絕緣膜的覆蓋度降低的問題的方法，可以使有源層的端部成錐形(專利文獻1已
公開日本專利申請No.2005-167207)。
另一方面，在構(gòu)成必須以高速運行的電路的薄膜晶體管中，優(yōu)選采用短溝道長度和薄柵極絕緣膜厚度。因此，柵極絕緣膜的膜厚度只有幾十納米那么薄。

發(fā)明內(nèi)容
但是，即使使半導(dǎo)體層的端部成錐形，電場和應(yīng)力的集中仍然是一個問題。當(dāng)柵極絕緣膜的膜厚度薄到幾十納米時，這一問題尤為顯著。
本發(fā)明就是一項解決這一問題的技術(shù)，本發(fā)明的目的在于，通過減小柵極絕緣膜的膜厚度薄的部分，即不平坦的部分對半導(dǎo)體元件特性的影響，由此提高半導(dǎo)體元件的可靠性。此外，本發(fā)明的另一目的在于提供一種制造方法，通過所述方法能夠得到具有這樣的半導(dǎo)體元件的半導(dǎo)體器件。
本發(fā)明的一個特征是一種半導(dǎo)體器件，其包括半導(dǎo)體層；覆蓋所述半導(dǎo)體層的端部的柵電極；以及用于使所述半導(dǎo)體層和所述柵電極絕緣的絕緣層，其中，使所述半導(dǎo)體層與所述柵電極相互重疊的區(qū)域絕緣的絕緣層的膜厚度大于覆蓋所述半導(dǎo)體層的中央部分絕緣層的膜厚度。
本發(fā)明的另一個特征是一種半導(dǎo)體器件，其包括形成于襯底上的起著基礎(chǔ)膜的作用的絕緣層，形成于所述絕緣層上的半導(dǎo)體層；以及覆蓋所述起著基礎(chǔ)膜的作用的絕緣層和所述半導(dǎo)體層的起著柵極絕緣膜作用的絕緣層，其中，所述半導(dǎo)體層的端部的側(cè)表面相對于所述襯底的表面以第一角度傾斜，所述起著基礎(chǔ)膜的作用的絕緣層相對于所述襯底的表面以第二角度傾斜，并且所述第二角度小于所述第一角度。換言之，所述半導(dǎo)體層的側(cè)表面的傾角和所述起著基礎(chǔ)膜的作用的絕緣層的傾角是變小的，使得斜坡逐漸降低。
所述第一角度優(yōu)選大于等于10度小于等于40度，所述第二角度優(yōu)選大于等于5度小于等于15度。
本發(fā)明的又一個特征是一種半導(dǎo)體器件，其包括半導(dǎo)體層；覆蓋所述半導(dǎo)體層的端部的柵電極；以及用于使所述半導(dǎo)體層和所述柵電極絕緣的絕緣層，其中，將位于所述半導(dǎo)體層的端部的使所述半導(dǎo)體層與所述柵電極絕緣的絕緣層形成為比在所述半導(dǎo)體層的中央部分厚。
在所述本發(fā)明的半導(dǎo)體器件中，形成多個半導(dǎo)體層，并使所述多個半導(dǎo)體層相互分開。
在包括半導(dǎo)體層、覆蓋所述半導(dǎo)體層的端部的柵電極和用于使所述半導(dǎo)體層和所述柵電極絕緣的絕緣層的半導(dǎo)體器件中，使所述半導(dǎo)體層與所述柵電極相互重疊的區(qū)域絕緣的絕緣層的膜厚度大于覆蓋所述半導(dǎo)體層的中央部分絕緣層的膜厚度，由此能夠防止所述半導(dǎo)體層的端部與所述柵電極之間短路。當(dāng)起著柵極絕緣膜的作用的絕緣膜的膜厚度為幾納米到幾十納米，并且比半導(dǎo)體層的膜厚度薄時，這種結(jié)構(gòu)尤為有效。
此外，在通過蝕刻去除形成于半導(dǎo)體層上的絕緣層時，有時會在所述絕緣層中半導(dǎo)體層的端部的側(cè)表面與起著基礎(chǔ)膜作用的絕緣層相互接觸的部分內(nèi)形成凹陷。但是，通過在覆蓋所述半導(dǎo)體層的端部的區(qū)域內(nèi)形成具有大厚度的絕緣層，能夠填充所述凹陷。采用這種方式，在形成起著柵極絕緣膜的作用的絕緣層的情況下，能夠減少覆蓋度缺陷等。作為這些因素的結(jié)果，能夠提高將在以后形成的半導(dǎo)體元件的可靠性。


在附圖中圖1A到圖1C是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的頂視圖和截面圖；圖2A到圖2C是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的頂視圖和截面圖；圖3A到圖3C是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的截面圖；圖4A到圖4F是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖5A到圖5F是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖6A到圖6F是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖7A到圖7I是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；
圖8A到圖8I是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖9A到圖9I是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖10A到圖10G是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖11A到圖11C是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖12A到圖12C是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖13A到圖13C是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的截面圖；圖14A到圖14C是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的截面圖；圖15A到圖15D是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的截面圖；圖16是示出了非易失存儲單元陣列的等效電路的例子的示意圖；圖17是示出了NOR型非易失存儲單元陣列的等效電路的一個例子的示意圖；圖18是示出了NAND型非易失存儲單元陣列的等效電路的例子的示意圖；圖19A和圖19B是用于說明NAND型非易失存儲器的寫入操作的示意圖；圖20A和20B是用于說明NAND型非易失存儲器的擦除和讀取操作的示意圖；圖21是示出了在累積電荷的數(shù)據(jù)“0”的情況下和在擦除電荷的數(shù)據(jù)“1”的情況下非易失存儲器的閾值電壓的變化的示意圖；圖22是示出了非易失半導(dǎo)體存儲器件的電路方框圖的例子的示意圖；圖23是用于說明等離子體處理設(shè)備的結(jié)構(gòu)的圖示；圖24A到24D是用于說明常規(guī)例子的頂視圖和截面圖；圖25A到圖25C是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖26A到圖26C是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖27A到圖27C是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的截面圖；圖28A到圖28D是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的頂視圖；圖29A和圖29B是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的頂視圖和截面圖；圖30A到圖30C是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的例子的截面圖；圖31A和31B是用于說明本發(fā)明的半導(dǎo)體器件的制造過程的例子的截面圖；圖32是示出了本發(fā)明的半導(dǎo)體器件的頂視圖的例子的圖示；圖33A和33B是用于說明本發(fā)明的半導(dǎo)體器件的例子的截面圖；圖34是用于說明本發(fā)明的半導(dǎo)體器件的例子的示意圖；圖35A和35B是用于說明本發(fā)明的半導(dǎo)體器件的例子的頂視圖和截面圖；圖36A和圖36B是每者示出了本發(fā)明的半導(dǎo)體器件的使用方式的例子的圖示；圖37A到圖37E是每者示出了本發(fā)明的半導(dǎo)體器件的使用模式的例子的圖示；圖38A到圖38C是示出了用于計算的薄膜晶體管的結(jié)構(gòu)的圖示；圖39是示出了通過計算獲得的薄膜晶體管的電流-電壓特性的曲線圖；圖40是示出了圖39所示的電流-電壓特性的傾角的曲線圖；圖41A和41B是用于說明本發(fā)明的半導(dǎo)體器件的例子的截面圖；以及圖42A和圖42B是示出了本發(fā)明的半導(dǎo)體器件的薄膜晶體管的電流-電壓特性的曲線圖。
具體實施例方式
在下文中將參考

本發(fā)明的實施模式和實施例。但是，本發(fā)明不限于下述說明，本領(lǐng)域技術(shù)人員容易理解，在不背離本發(fā)明的范圍和精神的情況下可以對其模式和細節(jié)做出各種改變。因此，不應(yīng)將本發(fā)明解釋為僅限于下述對實施模式和實施例的說明。應(yīng)當(dāng)注意，在下文所述的本發(fā)明的結(jié)構(gòu)中，表示相同部分的附圖標記可以為不同的附圖所共用。
(實施模式1)在本實施模式中，提供了一種半導(dǎo)體元件的結(jié)構(gòu)及其制造方法，在所述半導(dǎo)體元件結(jié)構(gòu)中，能夠抑制由半導(dǎo)體層的端部中的柵極絕緣膜的覆蓋度的降低而導(dǎo)致的柵極電壓的泄漏電流。在本文的描述中，將薄膜晶體管用作所述半導(dǎo)體元件。
圖1A到圖1C是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的頂視圖和截面圖。具體而言，圖1A是示出了薄膜晶體管的基本部分的頂視圖，圖1B是沿圖1A中的A1-B1線得到的截面圖，圖1C是沿圖1A中的A2-B2線得到的截面圖。在具有絕緣表面的襯底30上形成這一薄膜晶體管。作為具有絕緣表面的襯底30，可以采用玻璃襯底、石英襯底、藍寶石襯底、陶瓷襯底、具有形成于其表面的絕緣層的金屬襯底等。
在這一具有絕緣表面的襯底30上形成半導(dǎo)體層32。可以在襯底30和半導(dǎo)體層32之間設(shè)置起著基礎(chǔ)膜的作用的絕緣層31?？梢愿鶕?jù)情況將這一絕緣層31作為阻擋層提供，從而防止堿金屬等雜質(zhì)從襯底30擴散到半導(dǎo)體層32內(nèi)，對其造成污染。
作為絕緣層31，可以采用諸如氧化硅、氮化硅或含有氧和氮的硅(氮氧化硅)的絕緣材料。例如，在將絕緣層31形成為兩層結(jié)構(gòu)的情況下，可以將所含有的氮多于氧的氮氧化硅層形成為第一絕緣層，將所含有的氧多于氮的氮氧化硅形成為第二絕緣層?；蛘?，可以將氮化硅層形成為第一絕緣層，將氧化硅層形成為第二絕緣層。
半導(dǎo)體層32優(yōu)選由單晶半導(dǎo)體或多晶半導(dǎo)體形成。優(yōu)選以硅作為所述半導(dǎo)體材料。此外，還可以采用硅-鍺半導(dǎo)體。此外，出于元件隔離目的，優(yōu)選在絕緣表面上形成島狀半導(dǎo)體層，以及在所述半導(dǎo)體層上形成一個或多個非易失存儲元件或薄膜晶體管。
采用這種方式，通過將形成于所述絕緣表面上的半導(dǎo)體層形成為彼此隔離的島狀，能夠有效地執(zhí)行元件隔離，即使在同一襯底上形成多個薄膜晶體管和外圍電路亦如此。也就是說，即使當(dāng)在同一襯底上形成必須在大約10V到20V的電壓下執(zhí)行寫入和擦除的存儲元件陣列以及在大約3V到7V的電壓下工作、主要執(zhí)行數(shù)據(jù)的輸入和輸出以及指令控制的外圍電路時，也能夠避免由于施加至每一元件的電壓的差異而導(dǎo)致的互相干擾。
將p型雜質(zhì)注入到半導(dǎo)體層32內(nèi)。例如，采用硼作為p型雜質(zhì)，并且可以將其以大約5×1015atoms/cm3到1×1016atoms/cm3的濃度添加到半導(dǎo)體層32中。其目的在于控制晶體管的閾值電壓，向溝道形成區(qū)內(nèi)添加雜質(zhì)能夠起到有效的作用。在基本對應(yīng)于起著柵電極的作用的導(dǎo)電層34(在下文中將對其予以說明)的區(qū)域內(nèi)形成溝道形成區(qū)，并且其位于半導(dǎo)體層32的一對雜質(zhì)區(qū)32b和32c之間。
所述一對雜質(zhì)區(qū)32b和32c是每者起著非易失存儲元件中的源極區(qū)或漏極區(qū)的作用的區(qū)域。所述一對雜質(zhì)區(qū)32b和32c是通過向半導(dǎo)體層32內(nèi)添加作為n型雜質(zhì)的磷或砷形成的，其中，所述雜質(zhì)的峰值濃度為1021atoms/cm3左右。
此外，可以在半導(dǎo)體層32內(nèi)提供低濃度雜質(zhì)區(qū)32d和32e。通過提供低濃度雜質(zhì)區(qū)32d和32e，能夠降低漏極邊緣處的電場，從而抑制因重復(fù)寫入和擦除導(dǎo)致的劣化。
在半導(dǎo)體層32上，形成覆蓋所述半導(dǎo)體層的端部的絕緣層36、起著柵極絕緣膜的作用的絕緣層33和起著柵電極的作用的導(dǎo)電層34。
設(shè)置覆蓋所述半導(dǎo)體層的端部的絕緣層36的作用在于防止半導(dǎo)體層32的端部與起著柵電極的作用的導(dǎo)電層34之間發(fā)生短路。因此，優(yōu)選在半導(dǎo)體層32的端部與起著柵電極作用的導(dǎo)電層34相互重疊的區(qū)域內(nèi)，在半導(dǎo)體層32上形成絕緣層36。
在圖1A中，虛線表示絕緣層36的末端，因此在虛線內(nèi)部未形成絕緣層36。在虛線之外形成絕緣層36，使之覆蓋半導(dǎo)體層32的端部。換言之，絕緣層36具有位于半導(dǎo)體層32上的開口。
由于提供覆蓋半導(dǎo)體層的端部的絕緣層36的目的在于防止半導(dǎo)體層32的端部與起著柵電極的作用的導(dǎo)電層34之間發(fā)生短路，因此可以在半導(dǎo)體層32的端部與起著柵電極的作用的導(dǎo)電層34相互重疊的區(qū)域內(nèi)形成絕緣層36。
典型地，如圖2A到2C所示，可以在半導(dǎo)體層32的端部與起著柵電極的作用的導(dǎo)電層34相互重疊的區(qū)域內(nèi)形成絕緣層39a和39b中的每者。也就是說，絕緣層39a和39b是以不連續(xù)的方式形成于襯底上的。因此，如圖2B所示，在沿圖2A的A1-B1線得到的截面內(nèi)未形成絕緣層39a和39b；如沿A2-B2線得到的圖2C的橫截面圖所示，絕緣層39a和39b中的每者僅形成于這樣的區(qū)域內(nèi)，即在半導(dǎo)體層32的端部之上形成了起著柵電極的作用的導(dǎo)電層34的區(qū)域內(nèi)。
絕緣層39a和39b每者沿溝道長度方向的長度大于等于3μm，小于等于10μm，優(yōu)選大于等于3μm，小于等于5μm。
采用這種方式，通過形成覆蓋半導(dǎo)體層的端部的絕緣層36或絕緣層39a和39b，能夠防止半導(dǎo)體層32的端部與起著柵電極的作用的導(dǎo)電層34之間發(fā)生短路。當(dāng)起著柵極絕緣膜的作用的絕緣膜的膜厚度為幾納米到幾十納米，并且比半導(dǎo)體層的膜厚度薄時，這種結(jié)構(gòu)尤為有效。此外，在通過蝕刻整個去除形成于半導(dǎo)體層32之上的絕緣層時，有時會在絕緣層31的與半導(dǎo)體層32的端部相互接觸的部分內(nèi)形成凹陷。但是，通過形成絕緣層36或絕緣層39a和39b，能夠以絕緣層填充所述凹陷。采用這種方式，在形成起著柵極絕緣層的作用的絕緣層等的情況下，能夠減少覆蓋度缺陷等。作為這些因素的結(jié)果，能夠提高將在以后形成的半導(dǎo)體元件的可靠性。
絕緣層36、39a和39b中每者由氧化硅、氮化鋁、氮化硅、氧化硅和氮化硅的疊置結(jié)構(gòu)、氧化硅和氮化鋁的疊置結(jié)構(gòu)等形成。
接下來，將參考圖1A到圖1C以及圖3A到圖3C描述絕緣層36、39a和39b的端部的界面形狀。這里，盡管采用絕緣層36作為本說明的典型實例，但是也可以將所述結(jié)構(gòu)適當(dāng)?shù)貞?yīng)用于絕緣層39a和39b。
如圖1B所示，絕緣層36的端部的側(cè)表面可以垂直于或大致垂直于半導(dǎo)體層32的表面，優(yōu)選具有大于等于85°小于等于95°的角度。當(dāng)絕緣層36的端部的側(cè)表面垂直于半導(dǎo)體層32的表面時，能夠減小用于覆蓋半導(dǎo)體層32的端部的掩模對準裕量，還能夠減小半導(dǎo)體層的面積。也就是說，可能實現(xiàn)高度集成。
或者如圖3A所示，絕緣層36的端部36a的側(cè)表面可以為錐形或發(fā)生傾斜，優(yōu)選相對于半導(dǎo)體層32的表面具有大于等于30°小于85°的角度，更優(yōu)選具有大于等于45°小于等于60°的角度。在絕緣層36的端部36a的側(cè)表面成錐形時，能夠改善覆蓋絕緣層36的起著柵極絕緣膜的作用的絕緣層(在下文中將對其予以說明)的覆蓋度，其中，絕緣層36覆蓋著半導(dǎo)體層的端部。換言之，有可能抑制半導(dǎo)體層與柵電極之間的泄漏電流。
或者如圖3B所示，半導(dǎo)體層32的側(cè)表面32f為錐形或發(fā)生傾斜，其優(yōu)選具有大于等于30°小于85°的角度，更優(yōu)選具有大于等于45°小于等于60°的角度，這時，絕緣層36的側(cè)表面36b可以位于半導(dǎo)體層32的側(cè)表面32f上。當(dāng)絕緣層36的側(cè)表面36b位于半導(dǎo)體層32的側(cè)表面32f上時，將能夠降低柵極絕緣膜(將在下文中對其予以說明)的不均勻性，并且能夠改善覆蓋度。換言之，能夠抑制半導(dǎo)體層和柵電極之間的泄漏電流。
此外，絕緣層36的端部的側(cè)表面可以形成于由半導(dǎo)體層32的頂表面和側(cè)表面形成的邊緣上。在這種情況下，可以降低由絕緣層36覆蓋的半導(dǎo)體層的面積，并且能夠在不形成寄生薄膜晶體管的情況下抑制半導(dǎo)體層和柵電極之間的漏電流。
此外，半導(dǎo)體層32的表面和絕緣層36的表面可以是平的。在這種情況下，能夠改善起著柵極絕緣膜的作用的絕緣層對半導(dǎo)體層32的覆蓋度。此外，還能夠在不形成寄生薄膜晶體管的情況下抑制半導(dǎo)體層與柵電極之間的漏電流。
起著柵極絕緣膜的作用的絕緣層33由氧化硅或氧化硅與氮化硅的疊置結(jié)構(gòu)等形成?？梢酝ㄟ^采用等離子體CVD法或低壓CVD法淀積絕緣層形成絕緣層33。或者，優(yōu)選通過利用等離子體處理的固相氧化或固相氮化形成絕緣層33。這是因為，通過利用等離子體處理對半導(dǎo)體層(通常為硅層)進行氧化或氮化形成的絕緣層具有高耐壓，并且致密、可靠性高。
在利用等離子體處理的固相氧化處理或固相氮化處理中，優(yōu)選采用通過微波(通常為2.45GHz)激發(fā)的等離子體，其電子密度大于等于1×1011cm-3小于等于1×1013cm-3，其電子溫度大于等于0.5eV小于等于1.5eV。這是因為，在處于500℃或更低的溫度下的固相氧化處理或固相氮化處理中，能夠獲得實用的響應(yīng)速率，并且能夠形成致密的絕緣層。
可以在氧氣氣氛中(例如，在含有氧氣(O2)或一氧化二氮(N2O)以及稀有氣體(包括He、Ne、Ar、Kr和Xe中的至少一種)的氣氛中，或者在含有氧氣或一氧化二氮、氫氣(H2)和稀有氣體的氣氛中)利用這種等離子體處理執(zhí)行對半導(dǎo)體層32的表面的氧化?？梢栽诘獨鈿夥罩?例如，在含有氮氣(N2)和稀有氣體(包括He、Ne、Ar、Kr和Xe中的至少一種)的氣氛中，在含有氮氣、氫氣和稀有氣體的氣氛中，或者在含有NH3和稀有氣體的氣氛中)利用這種等離子體處理執(zhí)行對半導(dǎo)體層32的表面的氮化。例如，可以采用Ar作為稀有氣體，此外，也可以采用混合了Ar和Kr的氣體。
圖23示出了用于執(zhí)行等離子體處理的設(shè)備的結(jié)構(gòu)實例。這一等離子體處理設(shè)備包括用于布置襯底210的支撐底座280、用于引入氣體的氣體供應(yīng)部分276、連接至用于清除氣體的真空泵的排氣口278、天線272、電介質(zhì)板274和提供用于生成等離子體的微波的微波供應(yīng)部分284。此外，通過為支撐底座280提供溫度控制部分282，能夠控制襯底210的溫度。
在下文中將對等離子體處理予以說明。應(yīng)當(dāng)注意，等離子體處理包括對半導(dǎo)體襯底、絕緣層和導(dǎo)電層的氧化處理、氮化處理、氮氧化處理、氫化處理和表面重整處理。在每種處理中，可以根據(jù)其目的選擇由氣體供應(yīng)部分276提供的氣體。
可以按照下述說明執(zhí)行氧化處理和氮化處理。首先，排空處理室，并從氣體供應(yīng)部分276引入含有氧氣或氮氣的等離子體處理氣體。通過溫度控制部分282將半導(dǎo)體襯底210加熱至室溫或100℃到550℃的溫度。應(yīng)當(dāng)注意，襯底210與電介質(zhì)板274之間的距離大約為20mm到80mm(優(yōu)選為20mm到60mm)。接下來，從微波供應(yīng)部分284向天線272提供微波。之后，通過電介質(zhì)板274將微波從天線272引入到處理室內(nèi)，由此生成等離子體286。通過引入微波激發(fā)等離子體，能夠生成具有低電子溫度(小于等于3eV，優(yōu)選小于等于1.5eV)和高電子密度(大于等于1×1011cm-3)的等離子體。利用由這一高密度等離子體生成的氧根(可以包括OH根)或氮根(可以包括NH根)，或者同時利用所述氧根或氮根，能夠使半導(dǎo)體襯底的表面氧化或氮化。通過向等離子體處理氣體內(nèi)混合諸如氬氣的稀有氣體，能夠利用受到激發(fā)的稀有氣體種類有效地生成氧根或氮根。采用這種方法可以通過有效地利用由等離子體激發(fā)的活性根在500℃或更低的溫度下執(zhí)行由固相反應(yīng)實現(xiàn)的氧化和氮化。
按照下述說明形成絕緣層33的優(yōu)選實例，所述絕緣層33的優(yōu)選實例時采用圖23所示的設(shè)備通過高密度等離子體處理形成的。通過氧氣氛下的等離子體處理在半導(dǎo)體層32上形成具有3nm到6nm的厚度的氧化硅層，之后，在氮氣氛下通過氮化等離子體對所述氧化硅層的表面進行處理，以形成氮等離子體處理層。具體而言，首先通過氧氣氛下的等離子體處理在半導(dǎo)體層32上形成具有3nm到6nm的厚度的氧化硅膜。之后，接著在氮氣氛下執(zhí)行等離子體處理，由此在氧化硅層的表面上或接近表面的位置處形成含有高濃度的氮的氮等離子體處理層。應(yīng)當(dāng)注意，“接近表面”是指自氧化硅層的表面起大約0.5nm到1.5nm的深度處。例如，通過在氮氣氛下執(zhí)行等離子體處理，獲得了這樣的結(jié)構(gòu)，其中，在自氧化硅層的表面起大約1nm的深度處含有20到50atomic％的氮。
通過采用等離子體處理使硅層(半導(dǎo)體層32的典型例子)表面氧化，能夠形成不帶有任何界面形變的致密氧化物層。此外，利用等離子體處理使所述氧化物層氮化，從而利用氮替代頂層部分內(nèi)的氧，以形成氮化物層，這樣能夠進一步提高密度。因而，能夠形成耐壓高的絕緣層。
在任何情況下，通過如上所述的利用等離子體處理實施的固相氧化處理或固相氮化處理，都能夠獲得能夠與在950℃到1050℃下形成的熱氧化膜相比擬的絕緣層，即使在采用耐熱溫度為700℃或更低的玻璃襯底時亦如此。也就是說，能夠形成高度可靠的絕緣層作為起著半導(dǎo)體元件的柵極絕緣層的作用的絕緣層，具體而言，所述半導(dǎo)體元件為薄膜晶體管或非易失存儲元件。
起著柵電極的作用的導(dǎo)電層34優(yōu)選由從鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鉻(Cr)、鈮(Nb)等中選出的金屬，或者以上述元素作為其主要成分的合金材料或化合物材料形成。或者，可以采用添加了諸如磷的雜質(zhì)元素的多晶硅?；蛘撸瑢?dǎo)電層34可以由疊層結(jié)構(gòu)形成，所述疊層結(jié)構(gòu)包括一個或多個金屬氮化物層和上述金屬層。作為金屬氮化物，可以采用氮化鎢、氮化鉬或氮化鈦。通過提供金屬氮化物層，能夠提高金屬層的粘附性，防止層剝落。
此外，如圖3C所示，可以在半導(dǎo)體層32上形成起著柵極絕緣膜的作用的絕緣層33，并且可以在其中柵極絕緣膜的作用的絕緣層33上提供覆蓋半導(dǎo)體層32的端部的絕緣層38。
與圖1A到圖1C所示的絕緣層36類似，可以提供絕緣層38，使之完全覆蓋半導(dǎo)體層32的端部?；蛘?，與圖2A到圖2C所示的絕緣層39a和39b類似，可以在半導(dǎo)體層32的端部與起著柵電極的作用的導(dǎo)電層34相互重疊的區(qū)域內(nèi)形成絕緣層38。此外，可以如圖1B所示，使絕緣層38的端部的形狀和構(gòu)造垂直于半導(dǎo)體層的表面，或者如圖3A所示，使之成錐形?；蛘?，如圖3B所示，可以使絕緣層38的端部位于半導(dǎo)體層32的側(cè)表面上。
此外，作為覆蓋半導(dǎo)體層的端部的絕緣層，可以采用SOI(絕緣體上硅)襯底。作為SOI襯底，可以采用所謂的SIMOX(由注入氧實現(xiàn)分隔)襯底，其制造方式為，向鏡面拋光晶片內(nèi)注入氧離子，之后執(zhí)行高溫退火，從而在距頂表面某一深度的位置形成氧化物層，并破壞產(chǎn)生于頂表面層內(nèi)的缺陷。
在所述半導(dǎo)體襯底為n型的情況下，形成向其內(nèi)注入p型雜質(zhì)的p阱。例如，作為p型雜質(zhì)，可以采用并以大約5×1015atoms/cm-3到1×1016atoms/cm-3的濃度添加硼。通過形成p阱，能夠在這一區(qū)域內(nèi)形成n溝道晶體管。此外，被添加至所述p阱的p型雜質(zhì)還具有控制晶體管的閾值電壓的作用。在基本對應(yīng)于將在下文中予以說明的柵極的區(qū)域內(nèi)形成位于所述半導(dǎo)體襯底內(nèi)的溝道形成區(qū)，所述溝道形成區(qū)位于形成于所述半導(dǎo)體襯底內(nèi)的一對雜質(zhì)區(qū)之間。
接下來，將在下文中描述圖1A到圖1C、圖2A到圖2C以及圖3A到圖3C所示的薄膜晶體管的制造過程。
如圖4A所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32，在半導(dǎo)體層32上形成絕緣層40，在絕緣層40上形成掩模41。
通過CVD法、濺射法、涂覆法等，采用諸如氧化硅、氮化硅或含有氧和氮的硅(氮氧化硅)的絕緣材料形成絕緣層31。
通過下述方式形成由單晶半導(dǎo)體或多晶半導(dǎo)體構(gòu)成的半導(dǎo)體層32使通過濺射法、等離子體CVD法或低壓CVD法在襯底30的整個表面上形成的半導(dǎo)體層結(jié)晶，之后執(zhí)行選擇蝕刻。作為一種用于使半導(dǎo)體膜結(jié)晶的方法，可以采用激光結(jié)晶法、利用快速熱退火(RTA)或退火爐的熱結(jié)晶法、利用促進結(jié)晶的金屬元素的結(jié)晶法或?qū)⒁环N或多種前述方法結(jié)合起來的方法。以大于等于10nm小于等于150nm，優(yōu)選大于等于30nm小于等于100nm，更優(yōu)選大于等于50nm小于等于80nm的厚度形成半導(dǎo)體層32。
通過CVD法、濺射法、涂覆法等，采用諸如氧化硅、氮化硅或含有氧和氮的硅(氮氧化硅)的絕緣材料形成絕緣層40。
在至少覆蓋半導(dǎo)體層32的端部的區(qū)域內(nèi)形成掩模41，半導(dǎo)體層32將被以后柵電極覆蓋?；蛘?，在覆蓋半導(dǎo)體層32的端部的區(qū)域內(nèi)形成掩模41。采用光刻工藝通過曝光和顯影形成掩模41。或者，可以通過微滴釋放法有選擇地釋放化學(xué)成分，由此形成掩模41。
接下來，如圖4B所示，采用掩模41對絕緣層40蝕刻，以形成絕緣層36。這時，暴露半導(dǎo)體層32的部分。接下來，在絕緣層36和半導(dǎo)體層32的暴露部分上形成起著柵極絕緣膜的作用的絕緣層33。
起著柵極絕緣膜的作用的絕緣層33由氧化硅或氧化硅與氮化硅的疊置結(jié)構(gòu)等形成。可以通過采用等離子體CVD法或低壓CVD法疊置絕緣層形成絕緣層33。或者，可以采用上文所述的圖23所示的設(shè)備，利用等離子體處理下的固相氧化或固相氮化形成絕緣層33。這是因為，通過利用等離子體處理對半導(dǎo)體層(通常為硅層)進行氧化或氮化形成的絕緣層具有高耐壓，并且致密、可靠性高。
接下來，如圖4C所示，在起著柵極絕緣膜的作用的絕緣層33上形成起著柵電極的作用的導(dǎo)電層34。此外，在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
優(yōu)選通過濺射法、蒸發(fā)法、噴墨法、CVD法等，采用從鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鉻(Cr)、鈮(Nb)等中選出的金屬，或者以上述元素作為其主要成分的合金材料或復(fù)合材料形成導(dǎo)電層34。導(dǎo)電層34的厚度大于等于100nm小于等于1000nm，優(yōu)選大于等于200nm小于等于800nm，更優(yōu)選大于等于300nm小于等于500nm。
利用柵電極或掩模向半導(dǎo)體層32有選擇地添加雜質(zhì)，以形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
接下來，將參考圖4D到圖4F描述一種模式，其中采用的過程與圖4A到圖4C所示的過程不同。
如圖4D所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32。接下來，在半導(dǎo)體層32上形成起著柵極絕緣膜作用的絕緣層33，之后形成絕緣層40，進而在絕緣層40上形成掩模41。
接下來，如圖4E所示，采用掩模41蝕刻絕緣層40，由此形成絕緣層36。這里，應(yīng)當(dāng)適當(dāng)選擇絕緣層33和40，從而實現(xiàn)只是有選擇地蝕刻絕緣層40而不蝕刻絕緣層33的目的。換言之，形成絕緣層40的膜比絕緣層33具有更高的密度和蝕刻速度?？梢酝ㄟ^改變源氣體的流速和電壓值形成這樣的膜。或者，在采用不同的材料形成絕緣層33和絕緣層40之后，可以采用僅對絕緣層40進行有選擇地蝕刻的蝕刻劑蝕刻絕緣層40，以形成絕緣層36。
之后，采用與圖3C類似的方式，形成起著柵電極的作用的導(dǎo)電層34，并在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
采用上述方式，能夠制造出一種抑制了半導(dǎo)體層與柵電極之間的漏電流的薄膜晶體管。
盡管絕緣層40是通過圖4A所示的薄膜形成法形成的，但是可以在通過圖5A所示的涂覆法形成絕緣層46之后，通過與圖4B和圖4C所示的類似的過程形成絕緣層48。
絕緣層46可以具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)，所述結(jié)構(gòu)由諸如環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯酚、苯并環(huán)丁烯或丙烯酸樹脂的有機材料或諸如硅醚樹脂的硅氧烷材料等形成。應(yīng)當(dāng)注意，硅氧烷材料對應(yīng)于含有Si-O-Si鍵的材料。硅氧烷具有含有硅(Si)和氧(O)的鍵的框架結(jié)構(gòu)。作為取代基，可以采用至少含有氫的有機基(例如，烷基或芳香烴基)。作為取代基，還可以采用氟代基。或者，可以采用至少含有氫的有機基和氟代基作為取代基。
通過這樣的過程形成的絕緣層在整個襯底上具有很小的不均勻性，并且降低了所述不均勻性對絕緣層33的影響。因此，即使當(dāng)絕緣層33的膜厚度小時，也能夠保持其覆蓋度。
或者，如圖5D所示，在半導(dǎo)體層32形成起著柵極絕緣膜的作用的絕緣層33，之后可以形成絕緣層46，進而可以在絕緣層46上形成掩模47。此后，如圖5E所示，采用掩模47對絕緣層46蝕刻，以形成覆蓋半導(dǎo)體層32的端部的絕緣層48，絕緣層33插置于二者之間。
將參考圖6A到6F和圖7A到7I描述一種半導(dǎo)體器件制造方法，其采用的過程與上文所述過程不同。
如圖6A所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32。之后，在半導(dǎo)體層32上形成掩模44，在掩模44、半導(dǎo)體層32和絕緣層31上形成絕緣層。這里，將掩模44形成為具有梯形截面，所述梯形的頂邊長于底邊(在下文中，將這一形狀稱為倒梯形)。通過這樣做，當(dāng)在其上形成絕緣層時，能夠在掩模上形成絕緣層45，并圍繞掩模形成絕緣層36，即在半導(dǎo)體層32和絕緣層31的暴露部分上形成絕緣層36。
接下來，如圖6B所示，去除掩模44，同時去除形成于在掩模44上的絕緣層45。結(jié)果，只保留了覆蓋半導(dǎo)體層32的端部的絕緣層36。
此后，在半導(dǎo)體層32和絕緣層36上形成起著柵極絕緣膜作用的絕緣層33，在起著柵極絕緣膜作用的絕緣層33上形成起著柵電極的作用的導(dǎo)電層34。此外，在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
接下來，將參考圖6A到圖6F描述一種模式，其中采用的過程與圖6A到圖6C所示的過程不同。
如圖6D所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32。之后，在半導(dǎo)體層32上形成起著柵極絕緣膜作用的絕緣層33，在絕緣層33上形成具有倒梯形形狀的掩模44，之后，在具有倒梯形形狀的掩模44、半導(dǎo)體層32和絕緣層33上形成絕緣層36。
接下來，如圖6E所示，去除掩模44，從而將形成于掩模44上的絕緣層45也去除。結(jié)果，只保留了覆蓋半導(dǎo)體層32的端部的絕緣層36。
之后，采用與圖6C類似的方式，形成起著柵電極的作用的導(dǎo)電層34，并在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
采用上述方式，能夠制造出一種抑制了半導(dǎo)體層與柵電極之間的漏電流的薄膜晶體管。
盡管絕緣層36和45是通過圖6A倒6F所示的薄膜形成法形成的，但是在如圖7A所示，在半導(dǎo)體層32上形成掩模50，通過涂覆法在掩模50和半導(dǎo)體層32上形成絕緣層51的情況下，如圖7B所示，對絕緣層51和掩模50進行各向異性蝕刻，以形成經(jīng)蝕刻的絕緣層53和經(jīng)蝕刻的掩模52。在圖7B中，虛線50a表示蝕刻前的掩模50，虛線51a表示蝕刻前的絕緣層51。
接下來，去除經(jīng)蝕刻的掩模52，由此能夠形成覆蓋半導(dǎo)體層32的端部的絕緣層53，如圖7C所示。通過這樣的方法形成的絕緣層53在整個襯底上具有很小的不均勻性，并且降低了所述不均勻性對絕緣層33的影響。因此，即使當(dāng)絕緣層33的膜厚度小時，也能夠保持其覆蓋度。
或者，如圖7F所示，在半導(dǎo)體層32上形成起著柵極絕緣膜的作用的絕緣層33，之后在絕緣層33上形成掩模50，進而通過涂覆法在掩模50和絕緣層33上形成絕緣層51。
接下來，如圖7G所示，對絕緣層51和掩模50進行各向異性蝕刻，以形成經(jīng)蝕刻的絕緣層53和經(jīng)蝕刻的掩模52。
接下來，如圖7H所示，去除經(jīng)蝕刻的掩模52，由此能夠形成覆蓋半導(dǎo)體層32的端部的絕緣層53，絕緣層33插置于二者之間。通過這樣的過程形成的絕緣層53在整個襯底上具有很小的不均勻性，并且降低了所述不均勻性對以后形成的起著柵電極作用的導(dǎo)電層34的影響。因此，即使當(dāng)絕緣層33的膜厚度小時，也能夠保持其覆蓋度。
將參考圖8A到圖8I以及圖9A到圖9I描述一種半導(dǎo)體器件的制造方法，其采用的過程與上文所述的過程不同。在圖8A到圖8I以及圖9A到圖9I中示出了采用半導(dǎo)體層作為掩模形成覆蓋半導(dǎo)體層的端部的絕緣層的過程。下文描述的制造過程能夠提高吞吐量，因為與圖4A到圖4F、圖5A到圖5F、圖6A到圖6F以及圖7A到圖7I相比，能夠減少一個用于形成掩模的光掩模。此外，還降低了采用光掩模的掩模對準步驟的數(shù)量，因此能夠抑制由對準偏差導(dǎo)致的成品率的降低。
將參考圖8A到圖8I描述采用背面曝光并采用半導(dǎo)體層作為掩模形成覆蓋所述半導(dǎo)體層的端部的絕緣層的過程。
如圖8A所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32。之后，在半導(dǎo)體層32上形成絕緣層40，此后形成抗蝕劑58。
這里，采用透光材料形成襯底30、絕緣層31和絕緣層40，從而對抗蝕劑58曝光。換言之，可以采用具有透光特性的襯底。
接下來，采用來自襯底30一側(cè)的光54照射抗蝕劑58，由此使抗蝕劑58的部分曝光。作為光54，采用能夠被半導(dǎo)體層32吸收，同時能夠穿過襯底30、絕緣層31和絕緣層40，并使抗蝕劑58曝光的光。這里，采用半導(dǎo)體層作為掩模對抗蝕劑58曝光；因此，可以采用能夠被半導(dǎo)體層吸收的波長大于等于350nm的光，通常為i線(365nm)、g線(436nm)或h線(405nm)。此外，在提高光量時，光在半導(dǎo)體層32的背面逡巡，因而也能使半導(dǎo)體層32上的抗蝕劑曝光。
如圖8B所示，對曝光的抗蝕劑顯影，以形成掩模60。之后，如圖8C所示，采用掩模60對絕緣層40蝕刻，從而能夠形成覆蓋半導(dǎo)體層32的端部的絕緣層36。
此后，如圖8D所示，在半導(dǎo)體層32和絕緣層36上形成起著柵極絕緣膜的作用的絕緣層33。此外，在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
接下來，將參考圖8F到圖8I描述一種模式，其采用的過程不同于圖8A到圖8E所示的過程。
如圖8F所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32。之后，在半導(dǎo)體層32上形成起著柵極絕緣膜的作用的絕緣層33，在絕緣層33上形成絕緣層40。之后，形成抗蝕劑58。接下來，采用來自襯底30一側(cè)的光54照射抗蝕劑58，由此使抗蝕劑58的部分曝光。
如圖8G所示，對經(jīng)曝光的抗蝕劑顯影，以形成掩模60。之后，如圖8H所示，采用掩模60只對絕緣層40進行蝕刻，由此能夠形成覆蓋半導(dǎo)體層32的端部的絕緣層36，絕緣層33插置于二者之間。
之后，如圖8I所示，采用與圖8E類似的方式，形成起著柵電極的作用的導(dǎo)電層34，并在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
采用上述方式，能夠制造出一種抑制了半導(dǎo)體層與柵電極之間的漏電流的薄膜晶體管。
接下來，將參考圖9A到圖9I描述采用用于形成半導(dǎo)體層的掩模形成覆蓋半導(dǎo)體層的端部的絕緣層的過程。
如圖9A所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層59。之后，在半導(dǎo)體層59上形成掩模60。
接下來，如圖9B所示，采用掩模60對半導(dǎo)體層59進行蝕刻，以形成半導(dǎo)體層32。
接下來，如圖9C所示，通過灰化蝕刻并去除掩模60，從而將掩模60形成為尺寸與其相比較小的掩模61，之后在掩模61的表面上執(zhí)行防液體處理。這里，作為防液體處理，采用氟等離子體處理掩模61的表面。盡管這里是在形成了掩模61之后，在掩模61的表面上執(zhí)行防液體處理，但是也可以采用噴墨法通過釋放防液體成分在半導(dǎo)體層32上形成防液體成分。虛線60a表示執(zhí)行灰化之前的掩模60。
作為防液體成分的例子，可以采用包括碳氟化合物鏈的有機樹脂(基于氟的樹脂)。所述基于氟的樹脂可以是聚四氟乙烯(PTFE；4-氟化乙烯樹脂)、全氟代烷氧基鏈烷(PFA；4-氟代乙烯全氟代烷基乙烯撐共聚物樹脂)、全氟代乙烯丙烯共聚物(PFEP；4-氟代乙烯6-氟代甲基乙烯共聚物樹脂)、乙烯-四氯乙烯共聚物(ETFE；4-氟代乙烯-乙烯共聚物樹脂)、聚偏二氟乙烯(PVDF；氟代亞乙烯樹脂)、聚氯三氟乙烯(PCTFE；3-氟代氯化乙烯樹脂)、乙烯-三氟氯乙烯共聚物(ECTFE；3-氟代氯化乙烯-乙烯共聚物樹脂)、聚四氟乙烯-全氟代間二氧雜環(huán)戊烯共聚物(TFE-PDD)、聚氟乙烯(PVF；氟代乙烯基樹脂)等。
作為防液體成分的例子，可以采用由化學(xué)式Rn-Si-X(4-n)表示的有機硅烷。在這一化學(xué)式中，R表示相對不活躍的基，例如氟代烷基和烷基；X表示諸如鹵素、甲氧基、乙氧基或乙酸基的水解基，其能夠通過縮合反應(yīng)與襯底表面上的羥基或所吸收的水化學(xué)結(jié)合。
作為有機硅烷的例子，可以采用以氟烷基作為R的氟烷基硅烷(在下文中也稱為FAS)。FAS的氟烷基R具有(CF3)(CF2)x(FH2)y的結(jié)構(gòu)，其中x是0到10的整數(shù)，y是0到4的整數(shù)。在多個R或X與Si化學(xué)結(jié)合時，所有的R或X可以是相同的，也可以是不同的。作為FAS的典型例子，有諸如十七氟四氫化癸基三乙氧基硅烷、十七氟四氫化癸基三氯代硅烷、十三氟代四氫化辛基三氯代硅烷和三氟丙基三甲氧基硅烷的氟烷基硅烷(FAS)。
作為有機硅烷的另一個例子，可以采用乙烷基作為R的烷氧基硅烷。作為烷氧基硅烷，優(yōu)選采用碳數(shù)為2到30的烷氧基硅烷。典型地，可以給出乙基三乙氧基硅烷、丙基三乙氧基硅烷、辛基三乙氧基硅烷、癸基三乙氧基硅烷、十八烷基三乙氧基硅烷(ODS)、廿烷基三乙氧基硅烷和三十烷基三乙氧基硅烷。具體而言，優(yōu)選采用具有長鏈烷基的硅烷化合物，因為能夠降低浸潤性。
接下來，通過涂敷法或印刷法形成絕緣層62。這里，涂覆或印刷含有絕緣材料的成分，之后使其干燥并對其烘焙，由此形成絕緣層62。可以適當(dāng)采用與圖5A和5D所示的絕緣層46的材料相類似的材料作為絕緣層62的材料。
接下來，去除掩模61，從而能夠形成覆蓋半導(dǎo)體層32的端部的絕緣層62。
此后，如圖9D所示，在半導(dǎo)體層32上形成起著柵極絕緣膜作用的絕緣層33，在起著柵極絕緣膜作用的絕緣層33上形成起著柵電極作用的導(dǎo)電層34。此外，在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
盡管絕緣層62相對于襯底表面向上凸起，但是也可以如圖9E所示形成相對于襯底表面向下凹入的絕緣層63?？梢愿鶕?jù)形成絕緣層62和63的成分的濃度、粘滯度等適當(dāng)選擇絕緣層62和63的形狀。
接下來，將參考圖9F到圖9I描述一種模式，其采用的過程不同于圖9A到圖9E所示的過程。
如圖9F所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層59。之后，在半導(dǎo)體層59上形成起著柵極絕緣膜的作用的絕緣層33，之后在絕緣層33上形成掩模60。
接下來，如圖9G所示，采用掩模60對半導(dǎo)體層59和絕緣層33蝕刻，從而形成半導(dǎo)體層32和絕緣層33c。
接下來，如圖9H所示，通過灰化蝕刻并去除掩模60，從而將掩模60形成為尺寸與其相比較小的掩模61，之后在掩模61的表面上執(zhí)行防液體處理，以形成防液體層61a。接下來，通過涂覆法或印刷法形成覆蓋半導(dǎo)體層32的絕緣層62，絕緣層33c插置于二者之間。之后，去除掩模61。
之后，采用與圖9E類似的方式，形成起著柵電極的作用的導(dǎo)電層34，之后在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
采用上述方式，能夠制造出一種抑制了半導(dǎo)體層與柵電極之間的漏電流的薄膜晶體管。
接下來，將參考圖10A到10G以及圖11A到11C描述不采用掩模形成覆蓋半導(dǎo)體層的端部的絕緣層的過程。
如圖10A所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32。接下來，在位于襯底30之上的半導(dǎo)體層32的每一側(cè)上形成絕緣層55。這里，通過噴墨法或印刷法有選擇地形成含有用于形成絕緣層的材料的成分，由此能夠形成覆蓋半導(dǎo)體層32的端部的絕緣層55。
接下來，如圖10B所示，在半導(dǎo)體層32和絕緣層55上形成起著柵極絕緣膜作用的絕緣層33。
接下來，如圖10C所示，在起著柵極絕緣膜的作用的絕緣層33上形成起著柵電極的作用的導(dǎo)電層34。此外，在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
盡管絕緣層55相對于襯底表面向上凸起，但是也可以如圖10D所示形成相對于襯底30的表面向下凹入的絕緣層56?？梢愿鶕?jù)形成絕緣層55和56的成分的濃度、粘滯度等適當(dāng)選擇絕緣層55和56的形狀。
接下來，將參考圖10E到10G描述一種模式，其采用的過程與圖10A到10D所示的過程不同。
如圖10E所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32。之后，在半導(dǎo)體層32上形成起著柵極絕緣膜作用的絕緣層33，此后在位于半導(dǎo)體層32的每側(cè)之上的絕緣層33上形成絕緣層55。
之后，采用與圖10D類似的方式，形成起著柵電極的作用的導(dǎo)電層34，之后在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
盡管絕緣層55相對于襯底表面向上凸起，但是也可以如圖10G所示形成相對于襯底30的表面向下凹入的絕緣層56。
采用上述方式，能夠制造出一種抑制了半導(dǎo)體層與柵電極之間的漏電流的薄膜晶體管。
將參考圖11A到11C描述在不采用掩模的情況下形成覆蓋半導(dǎo)體層的端部的絕緣層的過程，其與上述過程不同。
如圖11A所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層32。這里，半導(dǎo)體層32的端部的側(cè)表面優(yōu)選垂直于襯底30的表面或與之成大于等于85°小于等于95°的角。通過這種方式，能夠以提高的成品率形成將在以后形成的絕緣層69。之后，在半導(dǎo)體層32上形成絕緣層40。這里，絕緣層40的膜厚度優(yōu)選是半導(dǎo)體層32的膜厚度的1.5到3倍。通過等離子體CVD法，采用氧化硅或氮氧化硅形成絕緣層40。
接下來，主要沿垂直于襯底的方向通過各向異性刻蝕有選擇地蝕刻絕緣層40，從而能夠形成如圖11B所示的與半導(dǎo)體層32的側(cè)表面接觸的絕緣層69。通過這種方法，所形成的絕緣層69能夠覆蓋由半導(dǎo)體層32的側(cè)表面與絕緣層31形成的邊緣，但不覆蓋由半導(dǎo)體層32的側(cè)表面和頂表面形成的邊緣。
接下來，如圖11B所示，在半導(dǎo)體層32和絕緣層69上形成起著柵極絕緣膜作用的絕緣層33。
接下來，如圖11C所示，在起著柵極絕緣膜的作用的絕緣層33上形成起著柵電極的作用的導(dǎo)電層34。此外，在半導(dǎo)體層32內(nèi)形成與柵電極重疊的溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
應(yīng)當(dāng)注意，低濃度雜質(zhì)區(qū)32d和32e是根據(jù)需要形成的。
采用上述方式，能夠制造出一種抑制了半導(dǎo)體層與柵電極之間的漏電流的薄膜晶體管。
(實施模式2)在本實施模式中，提供了一種半導(dǎo)體元件的結(jié)構(gòu)及其制造方法，在所述半導(dǎo)體元件結(jié)構(gòu)中，能夠抑制由半導(dǎo)體層的端部中的柵極絕緣膜的覆蓋度的降低而導(dǎo)致的柵極電壓的泄漏電流。在本文的描述中，將薄膜晶體管用作所述半導(dǎo)體元件。
圖12A是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的截面圖。具體而言，圖12A示出了薄膜晶體管的橫斷面，圖12B和12C每者示出了圖12A所示的制造過程中半導(dǎo)體層的端部67的放大圖。
在具有絕緣表面的襯底30上形成這一薄膜晶體管。此外，在襯底30和薄膜晶體管之間形成絕緣層31。所述薄膜晶體管包括半導(dǎo)體層66、起著柵極絕緣膜作用的絕緣層33和起著柵電極作用的導(dǎo)電層34。此外，半導(dǎo)體層66包括溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
在本實施模式中描述的半導(dǎo)體層66的特征是半導(dǎo)體層66在除了側(cè)表面以外的區(qū)域內(nèi)包括具有第一膜厚度的區(qū)域66a和具有第二膜厚度的區(qū)域66b，其中，第二膜厚度大于第一膜厚度。此外，起著柵極絕緣膜作用的絕緣層33的特征在于，絕緣層包括具有第三膜厚度的區(qū)域33a和具有第四膜厚度的區(qū)域33b，第四膜厚度大于第三膜厚度。應(yīng)當(dāng)注意，半導(dǎo)體層66的具有第一膜厚度的區(qū)域66a與絕緣層33的具有第三膜厚度的區(qū)域33a與半導(dǎo)體層66的側(cè)表面接觸。以這種方法，能夠在半導(dǎo)體層66的側(cè)表面的周圍確保絕緣層的足夠大的厚度；因此，能夠抑制半導(dǎo)體層66與起著柵電極作用的導(dǎo)電層34之間的漏電流的產(chǎn)生。
接下來，將參考圖12B和12C描述在本實施模式中描述的半導(dǎo)體層和絕緣層的形成方法。
如圖12B所示，在襯底30上形成絕緣層31，在絕緣層31上形成半導(dǎo)體層66。這里，半導(dǎo)體層66的側(cè)表面優(yōu)選以大于等于30°小于80°的角度，更優(yōu)選以大于等于45°小于等于60°的角度傾斜。在通過這種方式構(gòu)形時，在后面能夠采用等離子體有效地照射半導(dǎo)體層66的側(cè)表面，并且能夠使半導(dǎo)體層66的側(cè)表面周圍的絕緣層的膜厚度大。接下來，在半導(dǎo)體層32上形成絕緣層33。
接下來，在絕緣層33上形成掩模68。優(yōu)選將掩模68形成為覆蓋將成為半導(dǎo)體層的溝道形成區(qū)的部分。接下來，利用圖23所示的在實施模式1中描述的設(shè)備，通過采用高密度等離子體處理的固相氧化使半導(dǎo)體層66的一部分氧化，或通過采用高密度等離子體處理的固相氮化使其氮化。通過采用這樣的等離子體處理的氧化或氮化形成的絕緣層具有高耐壓，并且其致密、穩(wěn)定性高。
結(jié)果，如圖12C所示，半導(dǎo)體層的一部分，尤其是位于與半導(dǎo)體層的側(cè)表面接觸的區(qū)域66a中的半導(dǎo)體層部分的膜厚度變薄，因而覆蓋所述部分的絕緣層的膜厚度變厚。應(yīng)當(dāng)注意，虛線66c表示在執(zhí)行高密度等離子體處理之前的半導(dǎo)體層。
此外，在利用掩模68相半導(dǎo)體層66添加磷或硼之后，如圖12B所示執(zhí)行等離子體處理，由此加速半導(dǎo)體層66的氧化速度。因此，在與半導(dǎo)體層66的側(cè)表面接觸的區(qū)域內(nèi)，半導(dǎo)體層66的膜厚度變薄，覆蓋所述區(qū)域的絕緣層33的膜厚度變厚。
通過上述方式，能夠在半導(dǎo)體層66的側(cè)表面的周圍確保絕緣層的足夠大的厚度；因此，能夠抑制半導(dǎo)體層66與起著柵電極作用的導(dǎo)電層34之間的漏電流的產(chǎn)生。
(實施模式3)在本實施模式中，提供了一種半導(dǎo)體元件的結(jié)構(gòu)及其制造方法，在所述半導(dǎo)體元件結(jié)構(gòu)中，能夠抑制由半導(dǎo)體層的端部中的柵極絕緣膜的覆蓋度的降低而導(dǎo)致的柵極電壓的泄漏電流。在本文的描述中，將薄膜晶體管用作所述半導(dǎo)體元件。
圖13A是用于說明本發(fā)明的半導(dǎo)體器件的主結(jié)構(gòu)的截面圖。具體而言，圖13A示出了薄膜晶體管的橫截面；圖13B和13C每者示出了圖13A中的半導(dǎo)體層的端部64的放大圖。在具有絕緣表面的襯底30上制造這一薄膜晶體管。此外，在襯底30和薄膜晶體管之間形成絕緣層33。所述薄膜晶體管包括半導(dǎo)體層32、起著柵極絕緣膜作用的絕緣層33和起著柵電極作用的導(dǎo)電層34。此外，半導(dǎo)體層32包括溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。
如圖13B所示，半導(dǎo)體層32的側(cè)表面相對于與襯底平行的平面以角度θ1傾斜，起著基礎(chǔ)膜的作用的絕緣層31的表面相對于與襯底平行的平面以角度θ2傾斜。θ1大于等于10°小于等于40°，θ2大于等于5°小于等于15°。通過這種方式，當(dāng)起著基礎(chǔ)膜作用的絕緣層31的表面的傾角小于半導(dǎo)體層32的端部的側(cè)表面的傾角時，半導(dǎo)體層32與絕緣層31的界面變得平滑，能夠提高形成于半導(dǎo)體層32和絕緣層31之上的起著柵極絕緣膜作用的絕緣層33的覆蓋度。因此，能夠防止半導(dǎo)體層32與柵電極之間產(chǎn)生漏電流。
此外，如圖13C所示，起著基礎(chǔ)膜的作用的絕緣層31的表面可以相對于襯底表面凸起。即使具有這樣的形狀，半導(dǎo)體層32與絕緣層31之間的界面也會變得平滑，并且能夠提高形成于半導(dǎo)體層32和絕緣層31之上的起著柵極絕緣膜作用的絕緣層33的覆蓋度。因此，能夠防止半導(dǎo)體層32與柵電極之間產(chǎn)生漏電流。
(實施模式4)在本實施模式中，將描述一種半導(dǎo)體元件的例子，其具有如上所述的能夠降低柵電極與半導(dǎo)體層之間的漏電流的結(jié)構(gòu)。盡管在本實施模式中將描述應(yīng)用了實施模式1中所述的結(jié)構(gòu)的例子，但是也可以適當(dāng)應(yīng)用實施模式2和3。
在圖14A到14C中，示出了一種薄膜晶體管的結(jié)構(gòu)，其應(yīng)用了能夠抑制柵電極與半導(dǎo)體層之間的漏電流的結(jié)構(gòu)。
如圖14A所示，可以在起著柵電極作用的導(dǎo)電層34的側(cè)表面上形成間隔體35。此外，憑借間隔體35的采用，能夠在起著柵電極作用的導(dǎo)電層34的每一側(cè)沿溝道長度方向形成低濃度雜質(zhì)區(qū)32d或32e。低濃度雜質(zhì)區(qū)32d和32e起著輕度摻雜漏極(LDD)的作用。通過提供低濃度雜質(zhì)區(qū)32d和32e，能夠降低漏極邊緣處的電場，從而能夠抑制因重復(fù)寫入和擦除導(dǎo)致的劣化。
可以通過下述方式在導(dǎo)電層34的側(cè)表面上有選擇地形成間隔體35通過CVD法、濺射法等在絕緣層33和導(dǎo)電層34上形成厚度為導(dǎo)電層34的1.5到3倍的絕緣層，之后通過各向異性刻蝕蝕刻所述絕緣層。
或者，可以采用如圖14B所示的結(jié)構(gòu)，其中，起著柵電極作用的導(dǎo)電層由疊置導(dǎo)電層形成，其中的一個導(dǎo)電層大于另一個導(dǎo)電層。換言之，可以使疊置導(dǎo)電層中的一個向外擴展。這里，示出了這樣一個例子，其中，處于與起著柵極絕緣膜作用的絕緣層33接觸的一側(cè)上的導(dǎo)電層80的面積大于形成于其上的導(dǎo)電層81的面積。應(yīng)當(dāng)注意，導(dǎo)電層81可以大于導(dǎo)電層80，但不限于此。形成于導(dǎo)電層81之外的導(dǎo)電層80的區(qū)域與低濃度雜質(zhì)區(qū)32d和32e重疊，絕緣層33插置于它們之間。在通過這種方式形成起著柵電極作用的導(dǎo)電層80和81時，能夠通過形成于導(dǎo)電層81之外的導(dǎo)電層80的區(qū)域向半導(dǎo)體層添加雜質(zhì)。換言之，通過添加雜質(zhì)的步驟，能夠在半導(dǎo)體層32內(nèi)同時形成溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。因此，能夠提高吞吐量。
或者，可以采用如圖14C所示的結(jié)構(gòu)，其中，起著柵電極作用的導(dǎo)電層覆蓋低濃度雜質(zhì)區(qū)32d和32e。就采用這種結(jié)構(gòu)的薄膜晶體管而言，在形成起著柵電極作用的導(dǎo)電層82之前向半導(dǎo)體層32添加低濃度雜質(zhì)，在形成低濃度雜質(zhì)區(qū)32d和32e之后，形成起著柵電極作用的導(dǎo)電層82。接下來，采用導(dǎo)電層82作為掩模向半導(dǎo)體層32內(nèi)添加高濃度雜質(zhì)。通過這種方式能夠形成薄膜晶體管。
或者，盡管未示出，但是可以形成具有單一漏極結(jié)構(gòu)的薄膜晶體管，其中，半導(dǎo)體層32包括溝道形成區(qū)32a以及高濃度雜質(zhì)區(qū)32b和32c，但不包括低濃度雜質(zhì)區(qū)。就這樣的薄膜晶體管而言，不需要形成低濃度雜質(zhì)區(qū)的步驟；因此，能夠提高吞吐量。
接下來，將參考圖15A到圖15D描述一種非易失存儲元件的結(jié)構(gòu)，所述非易失存儲元件采用了能夠減少柵電極和半導(dǎo)體層之間的漏電流的結(jié)構(gòu)。
圖15A所示的非易失存儲元件包括形成于半導(dǎo)體層32上的起著隧道氧化物膜作用的絕緣層83；以及形成于絕緣層83上的電荷累積層84、起著控制絕緣膜的作用的絕緣層85和起著柵電極的作用的導(dǎo)電層86。此外，對準電荷累積層84的末端和起著柵電極作用的導(dǎo)電層86的末端。此外，這一非易失存儲元件具有單一漏極結(jié)構(gòu)，其中，半導(dǎo)體層32包括溝道形成區(qū)32a以及高濃度雜質(zhì)區(qū)32b和32c，但不包括低濃度雜質(zhì)區(qū)。就這樣的非易失存儲元件而言，不需要形成低濃度雜質(zhì)區(qū)的步驟；因此，能夠提高吞吐量。
采用起著隧道氧化物膜作用的絕緣層83作為向電荷累積層84內(nèi)注入電荷的隧道絕緣層。可以采用與實施模式1中描述的起著柵極絕緣膜作用的絕緣層33的材料和形成方法類似的材料和形成方法形成絕緣層83。典型地，可以由氧化硅、氧化硅和氮化硅的疊置結(jié)構(gòu)等形成絕緣層83?；蛘?，可以采用圖23所示的設(shè)備在半導(dǎo)體層32的表面上執(zhí)行高密度等離子體處理，從而使半導(dǎo)體層32的表面氧化，由此形成所述絕緣層?；蛘?，可以通過下述方式形成所述絕緣層通過等離子體CVD法采用氧化硅形成絕緣層，之后，采用圖23所示的設(shè)備執(zhí)行等離子體處理，從而使所述表面氧化或氮化。在這種情況下，在使氧化硅的表面氮化時，在所述氧化硅層的表面上或表面附近提供具有高氮濃度的氮等離子體處理層。應(yīng)當(dāng)注意，“接近表面”是指自氧化硅層的表面起大約0.5nm到1.5nm的深度處。例如，通過在氮氣氛下執(zhí)行等離子體處理，獲得了這樣的結(jié)構(gòu)，其中，在自氧化硅層的表面起大約1nm的深度處含有20到50atomic％的氮。
在后面描述的電荷累積層是由導(dǎo)電層或半導(dǎo)體層形成的浮置柵極的情況下，優(yōu)選將絕緣層83形成為具有3nm到6nm的厚度。例如，在柵極長度為600nm的情況下，可以將絕緣層83形成為具有3nm到6nm的厚度。或者，在后面描述的電荷累積層由絕緣層形成的情況下，優(yōu)選將所述絕緣層83形成為具有1nm到10nm的厚度，更優(yōu)選為1nm到5nm。例如，在柵極長度為600nm的情況下，可以將絕緣層83形成為具有1nm到3nm的厚度。
電荷累積層84可以是由半導(dǎo)體材料或?qū)щ姴牧系膶踊蝾w粒形成的浮置柵極。作為半導(dǎo)體材料，可以采用硅、硅-鍺等。在采用硅時，可以采用非晶硅或多晶硅。此外，也可以采用摻有磷的多晶硅。作為導(dǎo)電材料，可以采用從鉭(Ta)、鈦(Ti)、鉬(Mo)和鎢(W)中選出的元素；以上述元素作為其主要成分的合金；結(jié)合了上述元素的合金膜(典型地為Mo-W合金膜或Mo-Ta合金膜)；或者具有導(dǎo)電性的硅膜。在由這樣的材料形成的導(dǎo)電層之下，可以形成諸如氮化鉭(TaN)、氮化鎢(WN)、氮化鈦(TiN)或氮化鉬(MoN)的氮化物；或者諸如硅化鎢、硅化鈦或硅化鉬的硅化物。此外，可以采用由上述半導(dǎo)體材料、導(dǎo)電材料或半導(dǎo)體材料和導(dǎo)電材料構(gòu)成的疊置結(jié)構(gòu)。例如，可以采用硅層和鍺層的疊置結(jié)構(gòu)。
或者，可以將電荷累積層84形成為具有能夠保持電荷的陷阱的絕緣層。作為此類材料的典型例子，可以采用硅化合物或鍺化合物。作為硅化合物，可以采用氮化硅、氮氧化硅、添加了氫的氮氧化硅等。作為鍺化合物，可以采用氮化鍺、添加了氧的氮化鍺、添加了氫的氧化鍺、添加了氧和氫的氮化鍺、添加了氮和氫的氧化鍺等。
作為起著控制絕緣膜作用的絕緣層85，可以通過低壓CVD法、等離子體CVD法等形成由氧化硅、氮化硅、氮氧化硅或氧化鋁等構(gòu)成的一個或多個層。以1nm到20nm的厚度，優(yōu)選以5nm到10nm的厚度形成絕緣層85。例如，可以采用通過淀積厚度為3nm的氮化硅層和厚度為5nm的氧化硅層形成的疊層。
對于起著柵電極作用的導(dǎo)電層86而言，可以適當(dāng)采用實施模式1中描述的起著柵電極作用的導(dǎo)電層34的材料和形成方法。
此外，如圖15B所示，可以在電荷累積層84、起著控制絕緣膜作用的絕緣層85和起著柵電極作用的導(dǎo)電層86的側(cè)表面上形成掩模87。應(yīng)當(dāng)注意，可以在起著隧道氧化物膜作用的絕緣層83、電荷累積層84、起著控制絕緣膜作用的絕緣層85和起著柵電極作用的導(dǎo)電層86的側(cè)表面上形成掩模87。此外，掩模87與低濃度雜質(zhì)區(qū)32d和32e重疊，絕緣層83插置于它們之間。
或者，可以采用如圖15C所示的結(jié)構(gòu)，其中，電荷累積層89大于起著柵電極作用的導(dǎo)電層86。換言之，電荷累積層89可以向外擴展。形成于導(dǎo)電層86之外的電荷累積層89的區(qū)域與低濃度雜質(zhì)區(qū)32d和32e重疊，絕緣層33插置于它們之間。在通過這種方式形成電荷累積層89和起著柵電極作用的導(dǎo)電層86時，能夠通過形成于導(dǎo)電層86之外的電荷累積層89的區(qū)域向半導(dǎo)體層添加雜質(zhì)。換言之，通過添加雜質(zhì)的步驟，能夠在半導(dǎo)體層32內(nèi)同時形成溝道形成區(qū)32a、高濃度雜質(zhì)區(qū)32b和32c以及低濃度雜質(zhì)區(qū)32d和32e。因此，能夠提高吞吐量。
或者，如圖15D所示，電荷累積層91可以小于起著柵電極作用的導(dǎo)電層93。就采用這種結(jié)構(gòu)的薄膜晶體管而言，在形成起著柵電極作用的導(dǎo)電層93之前向半導(dǎo)體層32添加低濃度雜質(zhì)，在形成低濃度雜質(zhì)區(qū)32d和32e之后，形成起著柵電極作用的導(dǎo)電層93。接下來，采用導(dǎo)電層93作為掩模向半導(dǎo)體層32內(nèi)添加高濃度雜質(zhì)。通過這種方式形成了薄膜晶體管。
可以采用這樣的非易失存儲元件獲得具有各種模式的非易失半導(dǎo)體存儲裝置。圖16示出了非易失存儲單元陣列的等效電路的例子。存儲1位數(shù)據(jù)的存儲單元MS01包括選擇晶體管S01和非易失存儲元件M01。將選擇晶體管S01串聯(lián)于位線BL0與非易失存儲元件M01之間，將其柵極連接至字線WL1。將非易失存儲元件M01的柵極連接至字線WL11。在向非易失存儲元件M01內(nèi)寫入數(shù)據(jù)時，將字線WL1和位線BL0的電勢設(shè)為H電平，將位線BL1的電勢設(shè)為L電平，向字線WL11施加高壓，從而在上述電荷累積層內(nèi)累積電荷。在擦除數(shù)據(jù)時，將字線WL1和位線BL0的電勢設(shè)為H電平，同時可以向字線WL11施加負極性高壓。
在這一存儲單元MS01內(nèi)，在絕緣表面上將選擇晶體管S01和非易失存儲元件M01每者均形成為彼此隔開的島狀半導(dǎo)體層；因此，即使不設(shè)置元件隔離區(qū)也能夠防止與其他選擇晶體管或非易失存儲元件之間發(fā)生干擾。此外，存儲單元MS01中的選擇晶體管S01和非易失存儲元件M01均為n溝道型；因此，在二者均由彼此分隔的島狀半導(dǎo)體層形成時，能夠省略這兩個元件之間的線路。
圖17示出了將非易失存儲元件直接連接至位線的NOR型等效電路。在這一存儲單元陣列中，將字線WL和位線BL設(shè)置為彼此相交，并將所述非易失存儲元件設(shè)置在每一交叉點。就NOR型而言，將非易失存儲元件的漏極連接至位線BL。將非易失存儲元件的源極共同連接至所述源極線SL。
同樣，就這一情況而言，在存儲單元MS01內(nèi)，在絕緣表面上將非易失存儲元件M01均形成為彼此隔開的島狀半導(dǎo)體層；因此，即使不設(shè)置元件隔離區(qū)也能夠防止與其他非易失存儲元件之間發(fā)生干擾。此外，將多個非易失存儲元件(例如，圖17所示的M01到M23)作為一個塊處理，并將這些非易失存儲元件形成為相互隔開的島狀半導(dǎo)體層；因此，能夠同時執(zhí)行對一個塊的擦除操作。
例如，NOR型的操作如下。在寫入數(shù)據(jù)時，將源極線SL設(shè)為0V，向所選的用于數(shù)據(jù)寫入的字線WL施加高壓，并將對應(yīng)于數(shù)據(jù)“0”和數(shù)據(jù)“1”的各電勢提供給位線BL。例如，將分別對應(yīng)于數(shù)據(jù)“0”和數(shù)據(jù)“1”的H電平電勢和L電平電勢提供給位線BL。在向其提供了用于寫入數(shù)據(jù)“0”的H電平電勢的每一非易失存儲元件中，在漏極附近產(chǎn)生電子，并將其注入到浮置柵極內(nèi)。在數(shù)據(jù)“1”的情況下不會發(fā)生這樣的電子注入。
在向其提供數(shù)據(jù)“0”的存儲單元內(nèi)，通過源極和漏極之間的強橫向電場在漏極附近產(chǎn)生熱電子，并將所述熱電子注入到電荷累積層內(nèi)。通過向電荷累積層內(nèi)注入電子而提高了閾值電壓的狀態(tài)為“0”。就數(shù)據(jù)“1”而言，不產(chǎn)生熱電子，并且不向電荷累積層內(nèi)注入電子，由此保持低閾值電壓的狀態(tài)，即擦除狀態(tài)。
在想要擦除數(shù)據(jù)時，向源極線SL施加大約10V的正電壓，并將位線BL設(shè)置為浮置狀態(tài)。之后，向字線WL施加負極性高壓(向每一控制柵極施加負極性高壓)，由此從電荷累積層提取電子。通過這種方式能夠獲得數(shù)據(jù)“1”的擦除狀態(tài)。
在想要讀取數(shù)據(jù)時，通過將源極線SL設(shè)為0V，將位線BL設(shè)為大約0.8V，并向所選的字線WL提供被設(shè)為數(shù)據(jù)“0”和數(shù)據(jù)“1”的閾值之間的中間值的讀取電壓，由此采用連接至位線BL的讀出放大器判斷是否引出了非易失存儲元件的電流。
圖18示出了NAND型存儲單元陣列的等效電路。其內(nèi)串聯(lián)了多個非易失存儲元件的NAND單元NS1連接至每一位線BL。塊BLK1包括多個NAND單元。圖18所示的塊BLK1中的字線的數(shù)量為32(字線WL0到WL31)。將設(shè)置于塊BLK1內(nèi)的同一行上的非易失存儲元件共同連接至對應(yīng)于這一行的字線上。
在這種情況下，由于非易失存儲元件M0到M31是串聯(lián)的，因而可以將它們作為一個組由半導(dǎo)體層形成。通過這樣做，能夠省略連接非易失存儲元件的線路，從而實現(xiàn)集成。此外，能夠容易地執(zhí)行相鄰NAND單元之間的分離。此外，可以單獨形成用于選擇晶體管S1和S2的半導(dǎo)體層以及用于NAND單元NS1的半導(dǎo)體層。在執(zhí)行從非易失存儲元件M0到M31的電荷累積層提取電荷的擦除操作時，能夠同時執(zhí)行對一個NAN單元的擦除操作。此外，可以由一個半導(dǎo)體層形成共同連接至一條字線的非易失存儲元件(例如M30的行)。
在將NAND單元NS1變成處于擦除狀態(tài)后，即將NAND單元NS1中的每一非易失存儲元件的閾值變成處于負電壓狀態(tài)之后，執(zhí)行寫入操作。從處于源極線SL一側(cè)的存儲元件M0開始依次執(zhí)行寫入。在下文中將以向存儲元件M0中寫入數(shù)據(jù)為例對寫入操作進行粗略描述。
在寫入數(shù)據(jù)“0”的情況下，如圖19A所示，向選擇柵極線SG2提供(例如)Vcc(電源電壓)，以導(dǎo)通選擇晶體管S2，并向位線BL0施加0V電壓(地電勢)。向選擇柵極線SG1施加0V電壓，從而使選擇晶體管S1截止。接下來，向存儲單元M0的字線WL0施加高壓Vpgm(大約20V)，并向另一字線施加中間電壓Vpass(大約為10V)。由于位線BL的電壓為0V，因此所選的存儲單元M0的溝道形成區(qū)的電勢為0V。由于字線WL0與所述溝道形成區(qū)之間的電勢差大，因此通過上述FN隧道電流向存儲單元M0的電荷累積層注入電子。通過這種方式，獲得了存儲單元M0的閾值電壓為正的狀態(tài)(寫入“0”的狀態(tài))。
在寫入“1”的情況下，如圖19B所示，向位線BL施加(例如)Vcc(電源電壓)。由于選擇柵極線SG2的電壓為Vcc，因此在Vcc-Vth(Vth是選擇晶體管S2的閾值電壓)的情況下選擇晶體管S2截止。因此，使存儲單元M0的溝道形成區(qū)進入浮置狀態(tài)。接下來，向字線WL0施加高壓Vpgm(20V)，同時向另一字線施加中間電壓Vpass(10V)，從而通過每一字線與每一溝道形成區(qū)之間的電容耦合使所述溝道形成區(qū)的電壓從(Vcc-Vth)增大到(例如)大約8V。由于使溝道形成區(qū)的電壓提高到了這樣的高壓，因此與寫入“0”的情況不同，字線WL0與溝道形成區(qū)之間的電勢差小。因此，不會由FN隧道電流導(dǎo)致向存儲單元M0的浮置柵極內(nèi)注入電子。通過這種方式，保持存儲單元M0的閾值電壓為負的狀態(tài)(寫入了“1”的狀態(tài))。
在執(zhí)行擦除操作的情況下，如圖20A所示，向包括在所選塊內(nèi)的所有字線施加負極性高壓(Vers)。將位線BL和源極線SL設(shè)為浮置狀態(tài)。作為其結(jié)果，在該塊的所有存儲單元內(nèi)，浮置柵極中的電子被通過隧道電流發(fā)射到半導(dǎo)體層內(nèi)。因此，所述存儲單元的每一閾值電壓均沿負方向漂移。
在圖20B所示的讀取操作中，將選擇讀取的存儲單元M0的字線WL0設(shè)為電壓Vr(例如0V)，并向未選的存儲單元的字線WL1到WL31以及選擇柵極線SG1和SG2施加讀取中間電壓Vread，其中，Vread比施加到字線WL1到WL31上的電源電壓稍高一些。也就是說，如圖21所示，除了所選的存儲元件之外的存儲元件起著傳輸晶體管的作用。通過這種方式，探測電流是否流過了選擇讀取的存儲單元M0。也就是說，在存儲單元M0中存儲的數(shù)據(jù)為“0”的情況下，由于存儲單元M0截止，因而位線BL不放電；而在存儲單元M30中存儲的數(shù)據(jù)為“1”的情況下，由于存儲單元M0導(dǎo)通，因而位線BL放電。
圖22是具有上述存儲元件的非易失半導(dǎo)體存儲器件的電路方框圖的例子。在非易失半導(dǎo)體存儲器件中，在同一襯底上形成存儲單元陣列252和外圍電路254。存儲單元陣列252具有圖16、17或18所示的結(jié)構(gòu)。外圍電路254的結(jié)構(gòu)如下。
在存儲單元陣列252周圍提供用于選擇字線的行譯碼器262和用于選擇位線的列譯碼器264。通過地址緩沖器256向控制電路258發(fā)送地址，并分別將內(nèi)部行地址信號和內(nèi)部列地址信號轉(zhuǎn)移到行譯碼器262和列譯碼器264。
在寫入或擦除數(shù)據(jù)時，采用通過升高電源電勢得到的電勢。出于這一目的，提供由控制電路258根據(jù)操作模式控制的升壓電路260。將升壓電路260的輸出通過行譯碼器262和列譯碼器264提供給字線WL和位線BL。將列譯碼器264輸出的數(shù)據(jù)輸入至讀出放大器266。將從讀出放大器266讀出的數(shù)據(jù)存儲在數(shù)據(jù)緩沖器268內(nèi)，在控制電路258的控制下以隨機的方式對其訪問，以及通過數(shù)據(jù)輸入/輸出緩沖器270將其輸出。通過數(shù)據(jù)輸入/輸出緩沖器270將寫入數(shù)據(jù)一次性存儲在數(shù)據(jù)緩沖器268內(nèi)，并在控制電路258的控制下將其轉(zhuǎn)移到列譯碼器264。
通過這種方式，在所述非易失半導(dǎo)體存儲器件的存儲單元陣列252內(nèi)，必須采用與電源電勢不同的電勢。因此，優(yōu)選至少將存儲單元陣列252與外圍電路254相互電隔離。在這種情況下，如下文中的實施例所示，當(dāng)非易失存儲元件和外圍電路的晶體管每者均由形成于絕緣表面上的半導(dǎo)體層形成時，能夠容易地實現(xiàn)隔離。通過這種方式，防止了故障，并且能夠獲得具有低能耗的非易失半導(dǎo)體存儲器件。
在下文中，將通過實施例詳細描述本發(fā)明的非易失半導(dǎo)體存儲器件。在下文描述的本發(fā)明的每一結(jié)構(gòu)當(dāng)中，所有的附圖均采用相同的附圖標記表示相同的元件，因而將省略對其的重復(fù)說明。
在這一實施例中，將參考附圖描述作為半導(dǎo)體器件的具有非易失存儲元件的非易失半導(dǎo)體存儲器件的一個例子。這里，在所述非易失半導(dǎo)體存儲器件中，同時形成構(gòu)成存儲部分的非易失存儲元件和諸如晶體管的構(gòu)成邏輯部分的元件，邏輯部分與存儲部分設(shè)置于同一襯底上，并執(zhí)行對存儲部分等的控制。
首先，在圖16中示出了本實施例中描述的非易失半導(dǎo)體存儲器件中的存儲部分的示意圖。
在這一實施例描述的存儲部分中，提供多個存儲單元，每一存儲單元包括控制晶體管S和非易失存儲元件M。在圖16中，一個存儲單元包括控制晶體管S01和非易失存儲元件M01。類似地，每一存儲單元包括控制晶體管S02和非易失存儲元件M02、控制晶體管S03和非易失存儲元件M03、控制晶體管S11和非易失存儲元件M11、控制晶體管S12和非易失存儲元件M12或者控制晶體管S13和非易失存儲元件M13。
將控制晶體管S01的柵電極連接至字線WL1，將其源極或漏極之一連接至位線BL0，將其源極或漏極中的另一個連接至非易失存儲元件M01的源極或漏極。將非易失存儲元件M01的柵電極連接至字線WL11，將其源極或漏極之一連接至控制晶體管S01的源極或漏極，將其源極或漏極中的另一個連接至源極線SL。
應(yīng)當(dāng)注意，由于設(shè)置于存儲部分內(nèi)的控制晶體管的驅(qū)動電壓高于設(shè)置于邏輯部分內(nèi)的晶體管的驅(qū)動電壓，因此優(yōu)選將設(shè)置于存儲部分內(nèi)的晶體管和設(shè)置于邏輯部分內(nèi)的晶體管的柵極絕緣膜形成為具有不同的厚度。例如，在驅(qū)動電壓低并希望閾值電壓變化小時，優(yōu)選提供包括薄柵極絕緣膜的薄膜晶體管；而當(dāng)驅(qū)動電壓高并要求柵極絕緣膜具有高耐受能力時，優(yōu)選提供包括厚柵極絕緣膜的薄膜晶體管。
因此，在這一實施例中，將參考附圖描述這樣一種情況，其中，為邏輯部分內(nèi)的晶體管形成薄絕緣層，在所述邏輯部分內(nèi)驅(qū)動電壓低，并希望閾值電壓變化小，同時為存儲部分內(nèi)的晶體管形成厚絕緣層，在存儲部分內(nèi)驅(qū)動電壓高并且要求柵極絕緣膜具有高耐受能力。應(yīng)當(dāng)注意，圖28A到圖28D是頂視圖，圖25A到25C、圖26A到26C以及圖27A到27C是圖28A到28D中的A和B之間、C和D之間、E和F之間以及G和H之間的部分的橫截面圖。此外，A和B之間以及C和D之間的部分示出了設(shè)置于邏輯部分內(nèi)的薄膜晶體管，E和F之間的部分示出了社火自語存儲部分內(nèi)的非易失存儲元件，G和H之間的部分示出了設(shè)置于存儲部分內(nèi)的薄膜晶體管。此外，盡管在本實施例中所描述的情況為，設(shè)置于A和B之間的部分內(nèi)的薄膜晶體管為p溝道型，設(shè)置于C和D之間以及G和H之間的部分內(nèi)的薄膜晶體管為n溝道型，設(shè)置于E和F之間的部分內(nèi)的非易失存儲元件為MONOS型，并且通過電子執(zhí)行非易失存儲元件的電荷累積，但是本發(fā)明的非易失半導(dǎo)體器件不限于此。
首先，在襯底100上形成島狀半導(dǎo)體層104、106和108，第一絕緣層102插置于其間，此后形成覆蓋所述島狀半導(dǎo)體層104、106和108的第二絕緣層111。接下來，在第二絕緣層111之上形成掩模114(參考圖25A和28A)。
這里，采用玻璃襯底作為襯底100。作為第一絕緣層102，通過CVD法形成厚度為50nm的、所含有的氮超過氧的氮氧化硅層，之后形成厚度為100nm的、所含有的氧超過氮的氮氧化硅層。
接下來，通過等離子體CVD法在第一絕緣層102上形成厚度大于等于10nm小于等于150nm，優(yōu)選大于等于30nm小于等于100nm，更優(yōu)選大于等于50nm小于等于80nm的半導(dǎo)體層。這里，形成厚度為66nm的非晶硅層，并在500℃的溫度下對其加熱一小時，之后在550℃的溫度下對其加熱四個小時，以去除非晶硅層內(nèi)含有的氫。之后，采用激光以35cm/sec的掃描速度照射所述非晶硅，使之結(jié)晶，由此形成多晶硅層。這里，采用具有LD激發(fā)的連續(xù)波(CW)激光器(YVO4的二次諧波(波長為532nm))作為激光光源。接下來，在去除了通過激光照射形成于多晶硅層表面上的氧化物膜之后，采用過氧化氫溶液重新在多晶硅層上形成氧化物膜，并在其上涂覆抗蝕劑。之后，通過光刻工藝對所述抗蝕劑曝光和顯影，以形成掩模。此后，向所述多晶硅層內(nèi)摻雜1×1017到3×1017cm-3的硼(B)，以控制將在后面形成的薄膜晶體管的閾值電壓。接下來，采用掩模對所述多晶硅層蝕刻，以形成由多晶硅形成的半導(dǎo)體層104、106和108。這時，采用流量比為4∶15的SF6和氧氣作為蝕刻氣體。
接下來，在去除了掩模之后，采用流量比為1∶800的硅烷和一氧化二氮(N2O)作為材料，通過CVD法形成厚度為40nm的、所含有的氧超過氮的氮氧化硅層作為第二絕緣層111。之后，在第二絕緣層111上涂覆抗蝕劑，并通過光刻工藝對所述抗蝕劑曝光和顯影，以形成掩模114。
接下來，采用掩模114，通過采用蝕刻劑的濕法蝕刻蝕刻所述第二絕緣層111，以形成第三絕緣層112，所述蝕刻劑是氫氟酸、氟化銨和表面活性劑的混合體。
應(yīng)當(dāng)注意，形成于半導(dǎo)體層108之上的第三絕緣層112起著將在后面形成的薄膜晶體管中的柵極絕緣膜的作用。此外，在柵極絕緣膜的膜厚度薄的薄膜晶體管內(nèi)，覆蓋半導(dǎo)體層104、106和108的端部的第三絕緣層112能夠降低在半導(dǎo)體層和柵電極內(nèi)產(chǎn)生的漏電流。
接下來，分別在半導(dǎo)體層104、106和108上形成厚度為1到10nm，優(yōu)選為1到5nm的第四絕緣層116、118和120。
這里，采用氬氣、氧氣和氫氣在110Pa的壓強下，以400℃的襯底溫度在半導(dǎo)體層104、106和108上執(zhí)行高密度等離子體處理，以使半導(dǎo)體層104、106和108氧化，由此分別在半導(dǎo)體層104、106和108上形成作為第四絕緣層116、118和120的氧化物層。應(yīng)當(dāng)注意，這時的氣流比例為氬氣∶氧氣∶氫氣＝180∶1∶1?；蛘?，可以通過CVD法或濺射法形成作為第四絕緣層116、118和120的氧化硅層或氮化硅層；或者還可以采用高密度等離子體處理在通過CVD法或濺射法形成的上述層上執(zhí)行氧化處理或氮化處理?；蛘?，在采用高密度等離子體處理在半導(dǎo)體層104、106和108上執(zhí)行氧化處理之后，通過再次執(zhí)行高密度等離子體處理執(zhí)行氮化處理。在這種情況下，形成與半導(dǎo)體層104、106和108接觸的氧化硅層，并在氧化硅層的表面上或表面附近形成氮等離子體處理層。在所述氮等離子體處理層的結(jié)構(gòu)中，在從氧化硅層的表面起大約1nm的深度處含有比率為20到50atomic％的氮。在氮等離子體處理層中，形成含有氧和氮的硅(氮氧化硅)。
在該實施例中，形成于設(shè)置在存儲部分內(nèi)的半導(dǎo)體層108上的第四絕緣層120起著將在后面形成的非易失存儲元件中的隧道氧化物膜的作用。因此，第四絕緣層120的厚度越薄，隧道電流的流動越容易，所能獲得的存儲器的操作速度越高。此外，隨著第四絕緣層120的厚度變薄，能夠以更低的電壓在以后形成的電荷累積層內(nèi)累積電荷，因而能夠降低非易失半導(dǎo)體存儲器件的功耗。因此，優(yōu)選形成薄的第四絕緣層116、118和120(例如，小于等于10nm)。
通常，熱氧化法使一種已知的用來在半導(dǎo)體層上形成薄絕緣層的方法。但是，在采用熔點不夠高的襯底，例如，玻璃襯底作為襯底100的情況下，通過熱氧化法形成第四絕緣層116、118和120是非常困難的。此外，通過CVD法或濺射法形成的絕緣層的問題在于，由于在層內(nèi)包含缺陷，以及在形成厚度薄的層時產(chǎn)生了諸如針洞的缺陷，因而膜質(zhì)量不夠高。因此，通過采用本實施例中描述的高密度等離子體處理形成第四絕緣層116、118和120，能夠形成比通過CVD法和濺射法形成的絕緣層更為致密的絕緣層。此外，在通過CVD法或濺射法形成絕緣層的情況下，有時未能充分覆蓋半導(dǎo)體層的端部，從而在半導(dǎo)體層和將要在后面形成于第四絕緣層120上的導(dǎo)電層之間產(chǎn)生泄漏。但是，這里，半導(dǎo)體層的端部被第三絕緣層112覆蓋，并且能夠通過進一步執(zhí)行高密度等離子體處理而形成致密的第四絕緣層；因此，半導(dǎo)體層104、106和108的端部能夠被第三絕緣層112和第四絕緣層116、118和120充分覆蓋。結(jié)果，能夠?qū)崿F(xiàn)高速操作，并且能夠提高存儲器的電荷保持特性。
接下來，形成覆蓋第一絕緣層112以及第四絕緣層116、118和120的電荷累積層122(參考圖25C)。電荷累積層122可以由具有能夠俘獲膜內(nèi)的電荷的缺陷的絕緣層或者含有導(dǎo)電顆?；蛑T如硅的半導(dǎo)體顆粒的絕緣層形成。這里，通過采用硅烷、氨氣、一氧化二氮和氫氣的等離子體CVD法形成所含有的氮超過氧的氮氧化硅層。這時的流量比為硅烷∶氨氣∶一氧化二氮∶氫氣＝1∶10∶2∶40。所述電荷累積層可以由諸如氮化鍺的鍺化合物、添加了氧的氮化鍺、添加了氮的氧化鍺、添加了氧和氫的氮化鍺或添加了氮和氫的氧化鍺形成，以替代氮氧化硅層。在將諸如氮化鍺的鍺化合物、添加了氧的氮化鍺、添加了氮的氧化鍺、添加了氧和氫的氮化鍺或添加了氮和氫的氧化鍺用于電荷累積層時，通過在含有鍺元素的氣氛(例如，含有GeH4和N2、GeH4和NH3或GeH4和N2O等的氣氛)內(nèi)執(zhí)行等離子體CVD法形成所述電荷累積層?；蛘?，蒸發(fā)通過在氨氣氣氛內(nèi)加熱氧化鍺而獲得的燒結(jié)體，由此形成采用氮化鍺的電荷累積層。此外，通過在含有GeH4和H2的氣氛中，在含有GeH4、SiH4和H2的氣氛當(dāng)中，或在類似氣氛中執(zhí)行等離子體CVD法形成鍺顆粒或硅-鍺顆粒。
這里，形成氮氧化硅層作為電荷累積層122，以形成MONOS(金屬-氧化物-氮化物-氧化物半導(dǎo)體)非易失存儲元件。但是，可以按照下述說明形成電荷累積層122通過等離子體CVD法形成厚度為50nm的非晶硅層，之后采用激光照射非晶硅層，以形成多晶硅層?；蛘撸梢酝ㄟ^濺射法形成厚度為30nm的鎢層作為電荷累積層122。或者，可以通過等離子體CVD法形成鍺層或硅鍺層作為電荷累積層122。
接下來，有選擇地去除形成于半導(dǎo)體層104和106上的第二絕緣層116、118和電荷累積層122，以及形成于半導(dǎo)體層108上的電荷累積層122，以保留形成于半導(dǎo)體層108上的第二絕緣層120和電荷累積層122。這里，通過抗蝕劑124有選擇地覆蓋形成于存儲部分內(nèi)的半導(dǎo)體層108，并通過蝕刻有選擇地去除未被抗蝕劑124覆蓋的第二絕緣層116和118以及電荷積聚122(參考圖26A)。應(yīng)當(dāng)注意，在圖26A示出的例子中，通過蝕刻有選擇地去除電荷累積層122，從而保留電荷累積層122的部分，以形成電荷累積層126。
接下來，形成第五絕緣層128，以覆蓋半導(dǎo)體層104和106、形成于半導(dǎo)體層108上的電荷累積層126和半導(dǎo)體層108(圖26B所示)。
通過CVD法或濺射法等，采用諸如氧化硅、氮化硅或氮氧化硅的絕緣材料形成作為單個層或疊層的第五絕緣層128。這里，采用流速為1∶800的硅烷和一氧化二氮(N2O)作為材料，通過等離子體CVD法形成厚度為1到20nm的、所含有的氧超過氮的氮氧化硅層，從而將其作為第五絕緣層128。
形成于半導(dǎo)體層108上的第五絕緣層128起著將在后面形成的非易失存儲元件中的控制絕緣層的作用，而形成于半導(dǎo)體層104和106上的第五絕緣層128則起著將在以后完成的晶體管內(nèi)的柵極絕緣膜的作用。
接下來，形成厚度大于等于100nm小于等于1000nm，優(yōu)選大于等于200nm小于等于800nm，更優(yōu)選大于等于300nm小于等于500nm的導(dǎo)電層134、136、138和140，以覆蓋形成于半導(dǎo)體層104、106和108上的第五絕緣層128(參見圖26C和28B)。這里，疊置厚度為30nm的氮化鉭層和厚度為270nm的鎢層作為所述導(dǎo)電層，之后，利用掩模有選擇地蝕刻所述疊置的導(dǎo)電層，由此形成每者由30nm厚的氮化鉭層和270nm厚的鎢層構(gòu)成的導(dǎo)電層134、136、138和140。形成于設(shè)置在存儲部分內(nèi)的半導(dǎo)體層108上的導(dǎo)電層138起著將在以后完成的非易失存儲元件的控制柵極的作用，導(dǎo)電層134、136和140起著將在以后完成的晶體管中的柵電極的作用。
接下來，通過光刻工藝有選擇地形成覆蓋半導(dǎo)體層104的掩模142，并采用掩模142以及導(dǎo)電層136、138和140作為掩模向半導(dǎo)體層106內(nèi)引入雜質(zhì)元素，由此形成雜質(zhì)區(qū)(參考圖27A)。這里，采用磷(P)作為雜質(zhì)元素。這里，以1021atoms/cm3的峰值濃度向半導(dǎo)體層內(nèi)添加磷(P)。
圖29A和29B示出了非易失存儲元件的放大圖。圖29A是存儲部分內(nèi)的非易失存儲元件的頂視圖，圖29B是沿圖29A內(nèi)的A-B線獲得的截面圖。如圖29B所示，優(yōu)選不向被絕緣層112覆蓋的半導(dǎo)體層區(qū)域添加雜質(zhì)。在區(qū)域126a中，絕緣層120是形成于電荷累積層126與半導(dǎo)體層之間、起著隧道氧化物膜作用的絕緣層。另一方面，在區(qū)域126b中，絕緣層112是形成于電荷累積層126與半導(dǎo)體層之間、起著隧道氧化物膜作用的絕緣層。因此，當(dāng)起著隧道氧化物膜作用的絕緣層的膜厚度在區(qū)域126b內(nèi)存在不同時，向電荷累積層內(nèi)的電子注入和發(fā)射將發(fā)生變化，非易失存儲元件的特性將發(fā)生劣化。因此，優(yōu)選不向處于存儲部分內(nèi)的、被覆蓋半導(dǎo)體層的端部的絕緣層所覆蓋的半導(dǎo)體層區(qū)域中摻雜雜質(zhì)。
在圖27A中，通過引入雜質(zhì)元素在半導(dǎo)體層106內(nèi)形成每者形成了源極區(qū)或漏極區(qū)的雜質(zhì)區(qū)146以及溝道形成區(qū)144。此外，在半導(dǎo)體層108中形成每者形成了源極區(qū)或漏極區(qū)的雜質(zhì)區(qū)150以及溝道形成區(qū)148。此外，在半導(dǎo)體層108中形成每者形成了源極區(qū)或漏極區(qū)的雜質(zhì)區(qū)154以及溝道形成區(qū)152。
接下來，有選擇地形成覆蓋半導(dǎo)體層106和108的抗蝕劑156，并采用抗蝕劑156和導(dǎo)電層134作為掩模向半導(dǎo)體層104內(nèi)引入雜質(zhì)元素，由此形成雜質(zhì)區(qū)(參考圖27B和27C)。作為雜質(zhì)元素，采用賦予n型導(dǎo)電性的雜質(zhì)元素或賦予p型導(dǎo)電性的雜質(zhì)元素。這里引入的雜質(zhì)元素(例如硼(B))的導(dǎo)電類型不同于向圖27A所示的半導(dǎo)體層106和108內(nèi)引入的雜質(zhì)元素的導(dǎo)電類型。這里，以1021atoms/cm3的峰值濃度向半導(dǎo)體層內(nèi)添加硼(B)。結(jié)果形成了每者形成源極區(qū)或漏極區(qū)的雜質(zhì)區(qū)160以及溝道形成區(qū)158。
接下來，形成覆蓋第三絕緣層128以及導(dǎo)電層134、136、138和140的絕緣層162，并通過加熱激活半導(dǎo)體層內(nèi)的雜質(zhì)。之后，在絕緣層162上形成每者電連接到形成于半導(dǎo)體層104、106或108內(nèi)的雜質(zhì)區(qū)146、150、154或160的導(dǎo)電層164(參考圖27C和28D)。
可以采用下述結(jié)構(gòu)提供絕緣層162諸如氧化硅、氮化硅或氮氧化硅的包括氧或氮的絕緣層；諸如DLC(金鋼石狀碳)的含有碳的層；或由諸如環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯苯酚、苯并環(huán)丁烯或丙烯酸的有機材料或諸如硅醚樹脂的硅氧烷材料形成的單層或疊層結(jié)構(gòu)。應(yīng)當(dāng)注意，硅氧烷材料對應(yīng)于包括Si-O-Si鍵的材料。硅氧烷具有含有硅(Si)和氧(O)的鍵的框架結(jié)構(gòu)。作為取代基，可以采用至少含有氫的有機基(例如，烷基或芳香烴基)。作為取代基，還可以采用氟代基?；蛘撸梢圆捎弥辽俸袣涞挠袡C基和氟代基作為取代基。
這里，作為絕緣層162，采用硅烷和一氧化二氮，通過等離子體CVD法形成厚度為50nm的、所含有的氧超過氮的氮氧化硅層；采用硅烷、氨氣、氫氣和一氧化二氮，通過等離子體CVD法形成厚度為100nm的、所含有的氮超過氧的氮氧化硅層；以及采用硅烷和一氧化二氮，通過等離子體CVD法形成厚度為600nm的、所含有的氧超過氮的氮氧化硅層。
這里，對于半導(dǎo)體層內(nèi)雜質(zhì)的活化而言，在550℃的溫度下，在氮氣氛中執(zhí)行加熱。
采用從鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)和硅(Si)中選出的元素或者以上述元素作為其主要成分的合金材料或化合物材料，通過CVD法或濺射法等形成作為單層或疊層的導(dǎo)電層164。以鋁作為其主要成分的合金材料對應(yīng)于，例如，含有作為主要成分的鋁和鎳的材料；或者含有作為主要成分的鋁、鎳以及碳和硅中的一者或兩者的合金材料。導(dǎo)電層164可以采用，例如，由阻擋層、鋁硅合金(Al-Si)層和阻擋層構(gòu)成的疊層結(jié)構(gòu)；或者由阻擋層、鋁硅合金(Al-Si)層、氮化鈦(TiN)層和阻擋層構(gòu)成的疊層結(jié)構(gòu)。應(yīng)當(dāng)注意，阻擋層對應(yīng)于由鈦、鈦的氮化物、鉬或鉬的氮化物形成的薄膜。鋁和鋁硅合金由于電阻值低，并且價格低廉，因而是形成導(dǎo)電層164的優(yōu)選材料。此外，在提供上層和下層阻擋層時，能夠防止在鋁和鋁硅合金中產(chǎn)生小丘。此外，在由作為高度可還原元素的鈦形成阻擋層的情況下，即使在結(jié)晶半導(dǎo)體層上形成了薄自然氧化物膜，也能夠減少所述自然氧化物膜，并實現(xiàn)與結(jié)晶半導(dǎo)體層的有利接觸。
這里，通過采用CHF3和He的干法蝕刻有選擇地蝕刻所述絕緣層，以形成開口，從而暴露半導(dǎo)體層中的雜質(zhì)區(qū)146、150、154和160的部分。接下來，通過濺射法疊置具有60nm的厚度的鈦層、具有40nm的厚度的氮化鈦層、具有300nm的厚度的鋁層和具有100nm的厚度的層。之后，采用掩模通過光刻工藝執(zhí)行蝕刻，由此形成導(dǎo)電層164。
盡管在本實施例描述的例子中同時形成了起著形成于存儲部分內(nèi)的非易失存儲元件的控制絕緣膜和形成于邏輯部分內(nèi)的薄膜晶體管的柵極絕緣膜的作用的絕緣層(如圖26B所示)，但是本發(fā)明不限于此。例如，可以按照圖30A到30C所示形成絕緣層。對其具體的描述如下。
首先，在與上文類似形成了圖25C所示的狀態(tài)之后，在電荷累積層122上形成第三絕緣層128(參考圖30A)。接下來，有選擇地形成覆蓋半導(dǎo)體層108的抗蝕劑124，之后有選擇地去除形成于半導(dǎo)體層104、106和108上的電荷累積層122和第三絕緣層128，由此形成電荷累積層126和絕緣層127(圖30B)。之后，分別在半導(dǎo)體層104和106的暴露表面上形成每者起著柵極絕緣膜的作用的絕緣層168和170(參考圖30C)。可以采用所描述的在形成第二絕緣層116、118和120的過程中采用的高密度等離子體處理提供絕緣層168和170，或者可以通過CVD法或濺射法形成絕緣層168和170。
如圖30A到30C所示，可以采用不同的厚度和材料形成形成于邏輯部分內(nèi)的薄膜晶體管的柵極絕緣膜和形成于存儲部分內(nèi)的非易失存儲元件的控制絕緣膜。
此外，在本實施例描述的過程中，可以將絕緣層172(也稱為側(cè)壁)提供為與每者起著柵電極作用的導(dǎo)電層134、136、138和140的側(cè)表面接觸(參考圖31A和31B)。通過采用絕緣層172向半導(dǎo)體層104、106和108內(nèi)引入雜質(zhì)元素，能夠在半導(dǎo)體層104、106和108內(nèi)形成每者起著LDD區(qū)的作用的低濃度雜質(zhì)區(qū)180、174、176和178。
應(yīng)當(dāng)注意，可以形成與半導(dǎo)體層104直接接觸的絕緣層172(參考圖31A)，或者可以采用在絕緣層172下面形成了其他絕緣層或電荷累積層的結(jié)構(gòu)(參考圖31B)。
此外，盡管在本實施例描述的結(jié)構(gòu)中，在設(shè)置于存儲部分內(nèi)的半導(dǎo)體層108與導(dǎo)電層138相互交叉的部分內(nèi)形成了電荷累積層126，但是本發(fā)明不限于此。例如，可以采用這樣的結(jié)構(gòu)，其中，在半導(dǎo)體層108的整個表面上提供電荷累積層126。在將非易失存儲元件的溝道長度和溝道寬度分別設(shè)為L和W時，可以將電荷累積層126設(shè)置為既大于溝道長度L又大于溝道寬度W，或者可以將其設(shè)置為大于溝道長度L或溝道寬度W之一，或者可以將其設(shè)置為既小于溝道長度L又小于溝道寬度W(始終將電荷累積層126設(shè)置于半導(dǎo)體層108上的狀態(tài))。
可以將本實施例與在本說明書中描述的實施模式或其他實施例結(jié)合實現(xiàn)。
在這一實施例中，將參考附圖描述這樣一種情況，其中，在上述實施例描述的結(jié)構(gòu)中的一個島狀半導(dǎo)體層上提供多個非易失存儲元件。應(yīng)當(dāng)注意，采用相同的附圖標記表示與上述實施例中相同的元件，并將省略對其的說明。圖32為頂視圖，圖33A和33B分別示出了沿圖32的E-F線和G-H線得到的截面圖。
在這一實施例描述的非易失半導(dǎo)體存儲器件中，提供分別電連接到位線BL0和BL1的島狀半導(dǎo)體層200a和200b，并在每一島狀半導(dǎo)體層200a和200b中提供多個非易失存儲元件(參考圖32、33A和33B)。具體而言，在半導(dǎo)體層200a中，在選擇晶體管S01和S02之間提供包括多個非易失存儲元件M0、M30和M31的NAND單元202a。此外，在半導(dǎo)體層200b的選擇晶體管之間提供包括多個非易失存儲元件的NAND單元202b。此外，提供相互隔開的半導(dǎo)體層200a和半導(dǎo)體層200b，從而使彼此相鄰的NAND單元202a和NAND單元202b彼此絕緣。
此外，當(dāng)在一個島狀半導(dǎo)體層內(nèi)提供多個非易失存儲元件時，更高的非易失存儲元件集成度將成為可能，并且能夠形成高容量非易失半導(dǎo)體存儲器件。
可以將本實施例與在本說明書中描述的實施模式或其他實施例結(jié)合實現(xiàn)。
在這一實施例中，將在下文中參考附圖描述能夠?qū)崿F(xiàn)非接觸數(shù)據(jù)輸入和數(shù)據(jù)輸出的半導(dǎo)體器件的應(yīng)用實例。將能夠?qū)崿F(xiàn)非接觸數(shù)據(jù)輸入和數(shù)據(jù)輸出的半導(dǎo)體器件稱為RFID標簽、ID標簽、IC標簽、IC芯片、RF標簽、無線標簽、電子標簽或無線芯片。
如圖34所示，半導(dǎo)體器件800具有在不發(fā)生接觸的條件下交換數(shù)據(jù)的功能，起包括高頻電路810、電源電路820、復(fù)位電路830、時鐘發(fā)生電路840、數(shù)據(jù)解調(diào)電路850、數(shù)據(jù)調(diào)制電路860、用于控制其他電路的控制電路870、存儲電路880和天線890。高頻電路810是從天線890接收信號的電路。高頻電路810將接收自數(shù)據(jù)調(diào)制電路860的信號輸出至天線890。電源電路820是由所接收的信號生成電源電勢的電路。復(fù)位電路830是生成復(fù)位信號的電路。時鐘發(fā)生電路840是基于從天線890輸入的接收信號生成各種時鐘信號的電路。數(shù)據(jù)解調(diào)電路850是對接受信號解調(diào)并將其輸出至控制電路870的電路。數(shù)據(jù)調(diào)制電路860是調(diào)制接收自控制電路870的信號的電路。例如，作為控制電路870，可以提供代碼提取電路910、代碼判決電路920、CRC判決電路930和輸出單元電路940。應(yīng)當(dāng)注意，代碼提取電路910是單獨提取包含在傳輸至控制電路870的指令中的多個代碼的電路，代碼判決電路920是將所提取的代碼與對應(yīng)于基準的代碼相比較以確定指令內(nèi)容的電路，CRC判決電路930是基于所確定的代碼檢測是否存在傳輸誤差的電路。
接下來，將描述上述半導(dǎo)體器件的操作實例。首先，通過天線890接收無線電信號。通過高頻電路810向電源電路820傳輸無線電信號，并生成高電源電勢(以下稱為VDD)。將VDD提供給包含在半導(dǎo)體器件800中的每一電路。此外，對通過高頻電路810傳輸至數(shù)據(jù)解調(diào)電路850的信號解調(diào)(以下稱為解調(diào)信號)。此外，將經(jīng)由高頻電路810通過復(fù)位電路830傳輸?shù)男盘柡屯ㄟ^時鐘發(fā)生電路840傳輸?shù)恼{(diào)制信號傳輸至控制電路870。通過代碼提取電路910、代碼判決電路920、CRC判決電路930等分析傳輸至控制電路870的信號。之后，根據(jù)經(jīng)分析的信號，輸出存儲在存儲電路880內(nèi)的半導(dǎo)體器件的信息。通過輸出單元電路940對半導(dǎo)體器件的輸出信息編碼。此外，使經(jīng)過編碼的半導(dǎo)體器件800的信息通過數(shù)據(jù)調(diào)制電路860經(jīng)由天線890作為無線電信號發(fā)射。應(yīng)當(dāng)注意，低電源電勢(下文中稱為VSS)在包含于半導(dǎo)體器件800內(nèi)的多個電路中是共用的，并且可以將VSS設(shè)為GND。此外，可以采用上述半導(dǎo)體元件，典型地采用薄膜晶體管形成高頻電路810、電源電路820、復(fù)位電路830、時鐘發(fā)生電路840、數(shù)據(jù)解調(diào)電路850、數(shù)據(jù)調(diào)制電路860、用于控制其他電路的控制電路870、存儲電路880等。此外，可以將上述非易失半導(dǎo)體存儲器件應(yīng)用于存儲電路880。由于在本發(fā)明的半導(dǎo)體器件中能夠降低驅(qū)動電壓，因而能夠在更長的距離內(nèi)實現(xiàn)非接觸數(shù)據(jù)通信。
因此，可以通過從讀取器/寫入器向半導(dǎo)體器件800發(fā)送信號以及采用讀取器/寫入器接收由半導(dǎo)體器件800發(fā)射的信號而讀取半導(dǎo)體器件的數(shù)據(jù)。
此外，半導(dǎo)體器件800可以在不安裝電源(電池)的情況下通過電磁波向每一電路提供電源電壓，或者半導(dǎo)體器件800可以安裝電源(電池)，從而通過電磁波或電源(電池)向每一電路提供電源電壓。
接下來，將參考附圖描述上述半導(dǎo)體器件的結(jié)構(gòu)的例子。圖35A示出了本實施例的半導(dǎo)體器件的頂視圖，圖35B示出了沿圖35A的X-Y線得到的截面圖。
如圖35A所示，所述半導(dǎo)體器件在襯底400上設(shè)有存儲電路404、集成電路部分421和天線431。應(yīng)當(dāng)注意，圖35A和35B所示的存儲電路404對應(yīng)于圖34所示的存儲電路880；集成電路部分421對應(yīng)于圖34所示的高頻電路810、電源電路820、復(fù)位電路830、時鐘發(fā)生電路840、數(shù)據(jù)解調(diào)電路850、數(shù)據(jù)調(diào)制電路860和控制電路870；天線431對應(yīng)于圖34所示的天線890。此外，可以采用在上述實施例中描述的薄膜晶體管形成存儲電路404和集成電路部分421的部分。此外，可以采用上述非易失存儲器件形成存儲電路404的部分。
如圖35B所示，在半導(dǎo)體器件中，在襯底400和襯底401之間插置元件形成層403。采用粘合劑402和405使元件形成層403分別附著于襯底400和401。此外，在元件形成層403內(nèi)形成絕緣層453、非易失存儲元件440以及晶體管441和442。在非易失存儲元件440以及晶體管441和442之上形成絕緣層454，在絕緣層454內(nèi)形成線路。在絕緣層454和線路上形成天線431，在天線431和絕緣層455上形成絕緣層432。將天線431連接至線路456，線路456在形成于絕緣層455中的開口內(nèi)形成于絕緣層454上。將線路456連接至作為集成電路的部分的高頻電路。盡管這里描述了存儲電路404包括非易失存儲元件440和晶體管441，集成電路部分421包括晶體管442的情況，但是還包括電阻元件、電容器、整流器等。
在這一實施例中，采用聚酰亞胺層形成絕緣層455；將鈦膜、鋁膜和鈦膜的疊層用于所述導(dǎo)電層；并且將通過印刷法形成的銀合金層用于天線431。形成降低天線431的不平坦性的絕緣層432，優(yōu)選通過涂覆法涂覆成相應(yīng)分并使其干燥，之后對其焙燒來形成絕緣層432。這里，采用環(huán)氧樹脂層形成絕緣層432。將PEN膜用于襯底400和401，并將熱塑料樹脂用于粘合劑402和405。
應(yīng)當(dāng)注意，可以將天線設(shè)置為與存儲電路重疊，或者可以將其設(shè)置在存儲電路的外圍，不與存儲電路重疊。在天線與存儲電路重疊的情況下，它們可以完全或部分相互重疊。在天線部分和存儲電路相互重疊的時，能夠減少天線傳輸數(shù)據(jù)時由信號噪聲等導(dǎo)致的半導(dǎo)體器件的故障或由電磁感應(yīng)產(chǎn)生的電動勢的波動等；由此提高了可靠性。此外，能夠降低半導(dǎo)體器件的尺寸。
此外，作為上文所述的能夠?qū)崿F(xiàn)非接觸數(shù)據(jù)輸入和數(shù)據(jù)輸出的半導(dǎo)體器件中的信號傳輸方法，可以采用電磁耦合型、電磁感應(yīng)型或微波型。可以由研制人根據(jù)具體應(yīng)用適當(dāng)選擇傳輸方法，并根據(jù)傳輸方法提供最佳的天線。
例如，在采用電磁耦合型或電磁感應(yīng)型(例如，13.56MHz)作為半導(dǎo)體器件中的信號傳輸方法的情況下，由于利用了隨著磁場密度的變化而產(chǎn)生的電磁感應(yīng)，因而將起著天線作用的導(dǎo)電層形成為環(huán)形(例如，環(huán)形天線)或螺旋形(例如，螺旋天線)。
在采用微波型(例如，UHF波段(860到960MHz)或2.45GHz等)作為半導(dǎo)體器件中的信號傳輸方法的情況下，可以根據(jù)用來傳輸信號的電磁波的波長適當(dāng)確定起著天線作用的導(dǎo)電層的形狀，例如長度。例如，可以將起著天線作用的導(dǎo)電層形成為線形(例如，偶極子天線)、平面形(例如，接線天線)或帶形等。此外，起著天線作用的導(dǎo)電層的形狀不限于線形；可以根據(jù)電磁波的波長將其提供為波浪形、蛇形或?qū)⑺鼈兘Y(jié)合起來的形狀。
通過CVD法、濺射法、諸如絲網(wǎng)印刷法或照相凹版印刷法的印刷法、微滴釋放法、噴灑法或電鍍法等，采用導(dǎo)電材料形成起著天線作用的導(dǎo)電層。采用從鋁(Al)、鈦(Ti)、銀(Ag)、銅(Cu)、金(Au)、鉑(Pt)、鎳(Ni)、鈀(Pd)、鉭(Ta)和鉬(Mo)中選出的元素或者以上述元素作為其主要成分的合金材料或化合物材料形成具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)的導(dǎo)電材料。
例如，在采用絲網(wǎng)印刷法形成起著天線作用的導(dǎo)電層的情況下，可以通過有選擇地印刷導(dǎo)電膏，之后使所述導(dǎo)電膏干燥，并對其烘焙來提供所述導(dǎo)電層，在所述導(dǎo)電膏中，溶解或散布著顆粒尺寸為幾nm到幾十μm的導(dǎo)電顆粒。作為導(dǎo)電顆粒，可以采用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)和鈦(Ti)等當(dāng)中的一種或多種的金屬顆粒、鹵化銀的細小顆?；蛘呱⒉嫉募{米顆粒。此外，作為包含在導(dǎo)電膏中的有機樹脂，可以采用從起著金屬顆粒的黏合劑、溶劑、分散劑和涂覆成分的作用的有機樹脂中選出的一種或多種有機樹脂。典型地，可以提供諸如環(huán)氧樹脂或硅樹脂的有機樹脂。除了上述材料之外，還可以將陶瓷或鐵氧體等應(yīng)用于天線。
此外，在應(yīng)用電磁耦合型或電磁感應(yīng)型，并將具有天線的半導(dǎo)體器件設(shè)置為與金屬接觸時，優(yōu)選在半導(dǎo)體器件和金屬之間設(shè)置具有導(dǎo)磁性的磁性材料。在將具有天線的半導(dǎo)體器件設(shè)置為與金屬接觸時，隨著磁場的變化，在金屬中存在渦流，由于由渦流產(chǎn)生的去磁磁場減弱了所述磁場，因而將縮短通信距離。因此，通過在半導(dǎo)體器件與金屬之間提供具有導(dǎo)磁性的材料，能夠抑制金屬的渦流，并且能夠抑制通信距離的縮短。應(yīng)當(dāng)注意，可以采用具有高磁導(dǎo)率和低高頻損耗的鐵氧體或金屬薄膜作為所述磁性材料。
盡管在本實施例描述的半導(dǎo)體器件中，在元件形成層內(nèi)直接形成了諸如晶體管的半導(dǎo)體元件和起著天線作用的導(dǎo)電層，但是本發(fā)明不限于此。例如，可以在不同的襯底上提供半導(dǎo)體元件和起著天線作用的導(dǎo)電層，之后時所述襯底相互附著，從而使所述半導(dǎo)體元件與所述導(dǎo)電層相互電連接。
采用本發(fā)明，能夠制作出抑制了半導(dǎo)體層與柵電極之間的漏電流的高度可靠的半導(dǎo)體器件。
接下來，將描述能夠?qū)崿F(xiàn)非接觸數(shù)據(jù)輸入和數(shù)據(jù)輸出的半導(dǎo)體器件的使用實例。包括顯示部分3210的便攜式終端的側(cè)表面設(shè)有通信器(例如讀取器/寫入器)3200，物品3220的側(cè)表面設(shè)有半導(dǎo)體器件3230(參考圖36A)。當(dāng)通信器(例如讀取器/寫入器)3200置于包括在物品3220內(nèi)的半導(dǎo)體器件3230之上時，將在顯示部分3210上顯示物品的相關(guān)信息，例如，原料、原產(chǎn)地、每一生產(chǎn)過程的檢查結(jié)果、分銷歷史或物品說明等。此外，在通過傳送帶傳輸產(chǎn)品3260時，采用通信器(例如讀取器/寫入器)3240和設(shè)置在產(chǎn)品3260上的半導(dǎo)體器件3250能夠?qū)Ξa(chǎn)品3260進行檢查(參考圖36B)。因此，在將所述半導(dǎo)體器件用于系統(tǒng)時，能夠容易地獲得信息，并且能夠?qū)崿F(xiàn)系統(tǒng)的功能性和附加值的提高。
此外，可以將本發(fā)明的非易失半導(dǎo)體存儲器件應(yīng)用于各個領(lǐng)域中帶有存儲器的電子裝置內(nèi)。例如，作為應(yīng)用了本發(fā)明的非易失半導(dǎo)體存儲器件的電子裝置的例子，給出了攝像機、數(shù)字照相機、護目鏡型顯示器(頭戴顯示器)、導(dǎo)航系統(tǒng)、還音裝置(例如汽車音頻或音頻部件)、計算機、游戲機、移動信息終端(例如移動計算機、移動電話、移動游戲機或電子書)、設(shè)有記錄介質(zhì)的圖像重現(xiàn)裝置(具體而言是指復(fù)現(xiàn)諸如DVD(數(shù)字通用盤)的記錄介質(zhì)的裝置，其設(shè)有用于顯示再現(xiàn)圖像的顯示器)。圖37A到37E示出了所述電子裝置的具體例子。
圖37A和37B每者示出了數(shù)字照相機。圖37B示出了圖37A所示的數(shù)字照相機的背面。這一數(shù)字照相機包括機殼2111、顯示部分2112、透鏡2113、操作鍵2114、快門2115等。此外，所述數(shù)字照相機包括可拆卸的非易失存儲器2116，存儲器2116存儲由數(shù)字照相機獲取的數(shù)據(jù)?？梢詫⑼ㄟ^采用本發(fā)明形成的非易失半導(dǎo)體存儲器件應(yīng)用于存儲器2116。
圖37C示出了移動電話，其是便攜式終端的代表實例。這一移動電話包括機殼2121、顯示部分2122、操作鍵2123等。此外，所述移動電話還包括可拆卸非易失存儲器2125，可以在存儲器2125內(nèi)存儲移動電話電話號碼、圖像、音樂數(shù)據(jù)等，并對其復(fù)現(xiàn)?？梢詫⑼ㄟ^采用本發(fā)明形成的非易失半導(dǎo)體存儲器件應(yīng)用于存儲器2125。
圖37D示出了數(shù)字播放器，其是音頻設(shè)備的代表實例。圖37D所示的數(shù)字播放器包括主體2130、顯示部分2131、存儲部分2132、操作部分2133、耳機2134等?？梢圆捎妙^戴耳機或無線耳機替代耳機2134。對于存儲部分2132而言，可以采用利用本發(fā)明形成的非易失半導(dǎo)體存儲器件。例如，通過采用存儲容量為20到200千兆字節(jié)(GB)的NAND非易失存儲器，并對操作部分2133進行操作，能夠記錄和復(fù)現(xiàn)圖像和聲音(音樂)。應(yīng)當(dāng)注意，能夠通過在顯示部分2131上的黑色背景上顯示白色字符而減少功耗。這對移動音頻設(shè)備尤為有效。設(shè)置于存儲部分2132內(nèi)的非易失半導(dǎo)體存儲器件可以是可拆卸的。
圖37E示出了電子圖書(也稱為電子紙張)。這一電子圖書包括主體2141、顯示部分2142、操作鍵2143和存儲部分2144?？梢栽谥黧w2141內(nèi)包含調(diào)制調(diào)解器，或者可以采用無線發(fā)送和接收信息的結(jié)構(gòu)。對于存儲部分2144而言，可以采用利用本發(fā)明形成的非易失半導(dǎo)體存儲器件。例如，通過采用存儲容量為20到200千兆字節(jié)(GB)的NAND非易失存儲器，并對操作鍵2143進行操作，能夠記錄并復(fù)現(xiàn)圖像和聲音(音樂)。設(shè)置于存儲部分2144內(nèi)的非易失半導(dǎo)體存儲器件可以是可拆卸的。
如上所述，本發(fā)明的非易失半導(dǎo)體存儲器件的應(yīng)用范圍是非常寬的，可以將其應(yīng)用于各個領(lǐng)域的電子裝置內(nèi)，只要所述電子裝置包括存儲器即可。
在這一實施例中，將描述通過計算得到的實施模式1中所述的能夠抑制漏電流的半導(dǎo)體元件中的第二絕緣層36的最佳厚度的模擬結(jié)果。在這一實施例中，采用薄膜晶體管作為半導(dǎo)體元件。
首先，將提供薄膜晶體管中第二絕緣層36的最佳厚度的模擬結(jié)果。就計算而言，在離散化網(wǎng)目(mesh)上(由Mesh形成的“Devise-3D”)，采用迭代法解器件方程((1)載流子連續(xù)方程，(2)泊松方程)。就計算而言，，采用NihonSynopsys Co.Ltd出品的“Dessis-3D”。
圖38A到38C示出了計算采用的p溝道薄膜晶體管的結(jié)構(gòu)。圖38A是所述薄膜晶體管的頂視圖。所述薄膜晶體管的溝道寬度和溝道長度分別是3.5μm和1.5μm。半導(dǎo)體層、起著柵極絕緣膜作用的絕緣層33(下文稱為第一絕緣層33)和覆蓋半導(dǎo)體層的端部的絕緣層36(下文稱為第二絕緣層36)相互重疊的區(qū)域的寬度(下文稱為FOx區(qū)域37)為1μm；起著柵電極作用的導(dǎo)電層34與開口之間的距離為1μm；所述開口與FOx區(qū)域37之間的距離為1μm。此外，在所述開口中，即每者起著源極區(qū)或漏極區(qū)的作用的雜質(zhì)區(qū)32b和32c摻有硼。硼的激活率為10％，薄層電阻為500Ω，硼的濃度為4.87×1019/cm3。
圖38B是沿圖38A的A1-B1線的得到的截面圖，圖38C是沿圖38A的A2-B2線得到的截面圖。所述半導(dǎo)體層的厚度為66nm，所述第一絕緣層33的厚度為20nm，所述起著柵電極作用的導(dǎo)電層34的厚度為400nm。在這一條件下，通過計算模擬了在將第二絕緣層36的厚度設(shè)為0nm、20nm、40nm、60nm、70nm、80nm和100nm時薄膜晶體管的電流-電壓特性。圖39示出了其結(jié)果。在圖39中，x記號表示第二絕緣層36的膜厚度為0nm時的電流-電壓特性，黑色三角形記號表示第二絕緣層36的膜厚度為20nm時的電流-電壓特性，黑色菱形記號表示第二絕緣層36的膜厚度為40nm時的電流-電壓特性，黑色圓形記號表示第二絕緣層36的膜厚度為60nm時的電流-電壓特性，黑色方塊記號表示第二絕緣層36的膜厚度為70nm時的電流-電壓特性，白色圓形記號表示第二絕緣層36的膜厚度為80nm時的電流-電壓特性，白色方塊記號表示第二絕緣層36的膜厚度為100nm時的電流-電壓特性。
根據(jù)圖39，我們發(fā)現(xiàn)，當(dāng)?shù)诙^緣層36的膜厚度增大時產(chǎn)生了扭結(jié)。
這里，將在下文中解釋電流-電壓特性中產(chǎn)生扭結(jié)的原因。半導(dǎo)體層、第一絕緣層33和第二絕緣層36相互重疊的區(qū)域(FOx區(qū)域37)變成了由半導(dǎo)體層32、第一絕緣層33、第二絕緣層36和起著柵電極作用的導(dǎo)電層34構(gòu)成的寄生MOS晶體管。在所述寄生MOS晶體管中，起著柵極絕緣膜作用的第一絕緣層的膜厚度(這里是第一絕緣層33和第二絕緣層36的厚度之和)變厚。此外，寄生MOS晶體管的溝道長度短。因此，在短溝道效應(yīng)的作用下，在具有低閾值(Vth)的寄生MOS晶體管內(nèi)產(chǎn)生了電流。在將所述電流-電壓特性與常規(guī)薄膜晶體管(起著柵極絕緣膜作用的絕緣層僅為第一絕緣層33的薄膜晶體管)的電流-電壓特性結(jié)合時，形成了扭結(jié)。
接下來，通過計算模擬開始在薄膜晶體管的電流-電壓特性中產(chǎn)生扭結(jié)的第二絕緣層36的膜厚度。這里，在圖40中示出了表現(xiàn)范圍49內(nèi)的電流-電壓特性的曲線的傾角(Δlog(Id)/)ΔlogVg)，在范圍49中，電壓從-1.6到-0.8V。可以說，圖39所示的曲線具有扭結(jié)，在所述曲線中，改變了通過對所述傾角的一階微分獲得的值(即，通過對示出了電流-電壓特性的曲線的二階微分獲得的值)的符號(這里，將正值變成了負值)。
這里，如圖40所示，當(dāng)?shù)诙^緣層36的厚度為80nm時，以及當(dāng)?shù)诙^緣層36的厚度為100nm時，將通過對示出了電流-電壓特性的曲線的二階微分獲得的值從正值改成了負值。因而，我們發(fā)現(xiàn)，當(dāng)?shù)诙^緣層36的厚度小于等于70nm時，在電流-電壓特性內(nèi)沒有產(chǎn)生扭結(jié)。
此外，當(dāng)在半導(dǎo)體層32上形成第一絕緣層33之前，存在去除形成于半導(dǎo)體層32的表面上的氧化物層的步驟。形成于半導(dǎo)體層32的表面上的氧化物層是半導(dǎo)體層32與空氣中的氧氣接觸并受到氧化而形成的自然氧化膜。在去除了所述氧化物層之后，如圖41A所示，還要去除作為半導(dǎo)體層32的基礎(chǔ)膜形成的絕緣層31的部分，以形成凹陷37。之后，在形成第一絕緣層33時，未充分覆蓋半導(dǎo)體層32的不平坦和凹陷37，并且部分截斷了第一絕緣層33，這是一個問題。在通過這樣的方式在第一絕緣層33上形成了柵電極之后，將在半導(dǎo)體層32和柵電極層之間產(chǎn)生漏電流。
鑒于此，第二絕緣層36的厚度必須足夠厚，以覆蓋絕緣層31的凹陷。由于所述凹陷大約為5nm深，因而第二絕緣層36的厚度優(yōu)選大于等于5nm。
出于上述原因，第二絕緣層36的膜厚度大于等于5nm小于等于70nm，能夠借此抑制薄膜晶體管的漏電流，并保持所述電流-電壓特性。應(yīng)當(dāng)注意，此時的第一絕緣層33的膜厚度為20nm。
此外，在半導(dǎo)體層32上形成具有不同厚度的絕緣層；將具有薄的膜厚度的區(qū)域(即形成第一絕緣層33的區(qū)域)的厚度設(shè)為t1，將具有厚的膜厚度的區(qū)域(即形成了第一絕緣層33和第二絕緣層36的區(qū)域)的厚度設(shè)為t2。這是，根據(jù)在電流-電壓特性中不產(chǎn)生扭結(jié)的第一絕緣層33和第二絕緣層36的厚度的計算結(jié)果，具有厚膜厚度的區(qū)域的厚度t2優(yōu)選大于等于t1的1.2倍小于等于t1的4.5倍。
此外，根據(jù)上述計算的結(jié)果，半導(dǎo)體層32上具有薄的膜厚度的絕緣層(即第一絕緣層33)的厚度優(yōu)選大于等于3nm小于等于30nm，半導(dǎo)體層32上具有厚膜厚度的絕緣層(即第一絕緣層33和第二絕緣層36的疊層)的厚度優(yōu)選大于等于3.6nm小于等于135nm，更優(yōu)選大于等于5nm小于等于135nm。當(dāng)?shù)谝唤^緣層33的厚度小于3nm時，產(chǎn)生厚度變化，并且在半導(dǎo)體層32和柵電極之間產(chǎn)生漏電流。另一方面，當(dāng)?shù)谝唤^緣層33的厚度大于30nm時，難以制造能夠高速工作的薄膜晶體管。這時的薄膜晶體管的溝道長度為0.1到3μm，優(yōu)選為0.1到1.5μm。此外，薄膜晶體管的S值為50到120mV/dec，優(yōu)選為60到100mV/dec。憑借這樣的結(jié)構(gòu)，能夠制造抑制了漏電流并且能夠?qū)崿F(xiàn)高速操作的薄膜晶體管。
接下來，將在下文中描述每者具有厚度為50nm或150nm的第二絕緣層36的n溝道薄膜晶體管和p溝道薄膜晶體管的電流-電壓特性的測量結(jié)果。
首先，將參考圖4A到4F解釋薄膜晶體管的制造過程。在襯底30上形成起著基礎(chǔ)膜作用的絕緣層31，在絕緣層31上形成半導(dǎo)體層32。作為襯底，采用厚度為0.7mm的AN 100(由ASAHI GLASS CO.，LTD制造)。作為絕緣層31，通過等離子體CVD法形成厚度為50nm的氧氮化硅層，之后形成厚度為100nm的氮氧化硅層。作為半導(dǎo)體層32，通過下述方式形成晶體硅層通過等離子體CVD法形成厚度為66nm的非晶硅層，在溫度為500℃的加熱爐內(nèi)對所述非晶硅層加熱一小時，以去除其中的氫氣，之后采用激光照射所述非晶硅層。就執(zhí)行激光照射的條件而言，采用脈沖Nd:YVO4激光器的二次諧波作為激光振蕩器。接下來，采用通過光刻工藝形成的抗蝕劑掩模有選擇地蝕刻所述晶體硅層，由此形成半導(dǎo)體層32。
接下來，通過等離子體CVD法在半導(dǎo)體層32上形成厚度為50nm或150nm的氮氧化硅層作為絕緣層40，之后，利用通過光刻工藝形成的抗蝕劑掩模對所述氮氧化硅層有選擇地蝕刻，由此形成第二絕緣層36。
接下來，在半導(dǎo)體層32和第二絕緣層36上形成第一絕緣層33。這里，通過等離子體CVD法形成厚度為20nm的氮氧化硅層作為第一絕緣層33。
接下來，形成起著柵電極作用的導(dǎo)電層34。這里，通過下述方式形成起著柵電極作用的導(dǎo)電層34通過濺射法形成厚度為30nm的氮化鉭層，形成厚度為170nm或370nm的鎢層，采用通過光刻工藝形成的抗蝕劑掩模對所述氮化鉭層和鎢層有選擇地蝕刻。應(yīng)當(dāng)注意，以后將要被包含到所述n溝道薄膜晶體管中的柵電極是厚度為30nm的氮化鉭層和厚度為370nm的鎢層的疊層，以后將被包含到所述p溝道薄膜晶體管中的柵電極是厚度為30nm的氮化鉭層和厚度為170nm的鎢層的疊層。
接下來，采用起著柵電極作用的導(dǎo)電層34作為掩模向半導(dǎo)體層32內(nèi)添加雜質(zhì)，由此形成源極區(qū)和漏極區(qū)。這里，通過離子摻雜法，向以后將要被包含在所述n溝道薄膜晶體管中的半導(dǎo)體層中摻雜磷。就此時的離子摻雜法的條件而言，加速電壓為20kV，劑量為3.4×1015/cm2。此外，通過離子摻雜法，向以后將要被包含在所述p溝道薄膜晶體管中的半導(dǎo)體層中摻雜硼。就此時的離子摻雜法的條件而言，加速電壓為15kV，劑量為3.4×1015/cm2。
接下來，在第一絕緣層33和起著柵電極作用的導(dǎo)電層34上形成層間絕緣層。作為所述層間絕緣層，通過等離子體CVD法形成厚度為100nm的氧氮化硅層，之后形成厚度為600nm的氮氧化硅層。之后，通過加熱使所述半導(dǎo)體層32氫化。
接下來，蝕刻所述層間絕緣層和第一絕緣層33，以形成開口，從而部分暴露半導(dǎo)體層32中的源極區(qū)和漏極區(qū)中的每一個。接下來，通過濺射法疊置厚度為100nm的鈦層、厚度為300nm的鋁層和厚度為100nm的鈦層。之后，采用通過光刻工藝形成的掩模執(zhí)行選擇蝕刻，由此形成疊置了鈦層、鋁層和鈦層的線路。通過上述過程，形成了每者具有厚度為50nm的第二絕緣層36的n溝道薄膜晶體管和p溝道薄膜晶體管，以及每者具有150nm的厚度的第二絕緣層36的n溝道薄膜晶體管和p溝道薄膜晶體管。
圖42A示出了n溝道薄膜晶體管的電流-電壓特性。實線表示具有厚度為50nm的第二絕緣層36的薄膜晶體管的測量結(jié)果，虛線示出了具有厚度為150nm的第二絕緣層36的薄膜晶體管的測量結(jié)果。此外，實線和虛線42a示出了Vd(漏電壓)為1V的情況下的測量結(jié)果，實線和虛線42b示出了Vd為3V的情況下的測量結(jié)果。
如圖42A所示，當(dāng)?shù)诙^緣層36的厚度為50nm時，在示出了薄膜晶體管的電流-電壓特性的曲線中不存在扭結(jié)；而當(dāng)?shù)诙^緣層36的厚度為150nm時，在示出了薄膜晶體管的電流-電壓特性的曲線中觀察到了扭結(jié)。
圖42B示出了p溝道薄膜晶體管的電流-電壓特性。實線表示具有厚度為50nm的第二絕緣層36的薄膜晶體管的測量結(jié)果，虛線示出了具有厚度為150nm的第二絕緣層36的薄膜晶體管的測量結(jié)果。此外，實線和虛線43a示出了Vd(漏電壓)為-1V的情況下的測量結(jié)果，實線和虛線43b示出了Vd為-3V的情況下的測量結(jié)果。
如圖42B所示，當(dāng)?shù)诙^緣層36的厚度為50nm時，在示出了薄膜晶體管的電流-電壓特性的曲線中不存在扭結(jié)；而當(dāng)?shù)诙^緣層36的厚度為150nm時，在示出了薄膜晶體管的電流-電壓特性的曲線中輕微地觀察到了扭結(jié)。
因此，在使覆蓋半導(dǎo)體層的端部的絕緣層(第二絕緣層)的厚度處于在實施例4中通過計算得到的范圍內(nèi)時，能夠制造出電流-電壓特性不具有扭結(jié)的薄膜晶體管。
本申請基于2006年4月28日在日本專利局提交的日本專利申請No.2006-126670和2006年9月20日在日本專利局提交的日本專利申請No.2006-254205，其全部內(nèi)容在此引作參考。
權(quán)利要求
1.一種半導(dǎo)體器件，包括形成于絕緣表面上的半導(dǎo)體層；形成于所述半導(dǎo)體層上的柵電極；以及設(shè)置于所述半導(dǎo)體層和所述柵電極之間的絕緣層，其中，所述絕緣層包括具有第二膜厚度的第一區(qū)域和具有第二膜厚度的第二區(qū)域，所述第二膜厚度大于所述第一膜厚度，并且其中，具有所述第二膜厚度的所述第二區(qū)域覆蓋所述柵電極疊覆的所述半導(dǎo)體層的端部。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第二膜厚度大于等于所述第一膜厚度的1.2倍小于等于所述第一膜厚度的4.5倍。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一膜厚度大于等于3nm小于等于30nm，所述第二膜厚度大于等于3.6nm小于等于135nm。
4.根據(jù)權(quán)利要求1到3中的任何一項所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層的被所述柵電極覆蓋的第三區(qū)域具有第三膜厚度，所述半導(dǎo)體層的端部具有第四膜厚度，所述第四膜厚度小于所述第三膜厚度。
5.一種半導(dǎo)體器件，包括形成于絕緣表面上的半導(dǎo)體層；形成于所述半導(dǎo)體層上的柵電極；形成于所述半導(dǎo)體層和所述柵電極之間的柵極絕緣膜；以及形成于所述柵電極與所述半導(dǎo)體層的端部重疊的區(qū)域內(nèi)的絕緣層。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，將所述絕緣層插置于所述半導(dǎo)體層和所述柵極絕緣膜之間。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，將所述絕緣層插置于所述柵極絕緣膜和柵電極之間。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述絕緣層具有位于所述半導(dǎo)體層上的開口。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述絕緣層為不連續(xù)層。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述絕緣層的長度沿所述柵電極的柵極長度方向大于等于3μm小于等于10μm。
11.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述柵極絕緣膜的膜厚度為20nm，所述絕緣層的膜厚度大于等于5nm小于等于70nm。
12.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述絕緣層的端部的側(cè)表面垂直于所述絕緣表面。
13.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述絕緣層的端部的側(cè)表面相對于所述絕緣表面傾斜。
14.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述絕緣層的端部位于所述半導(dǎo)體層的傾斜的側(cè)表面上。
15.一種半導(dǎo)體器件，包括形成于襯底上的絕緣層；形成于所述絕緣層上的半導(dǎo)體層；形成于所述半導(dǎo)體層上的柵極絕緣膜；以及形成于所述柵極絕緣膜上的柵電極，其中，所述半導(dǎo)體層的端部相對于所述襯底的所述表面以第一角度傾斜，所述絕緣層的端部以相對于所述襯底的所述表面的第二角度傾斜，并且其中，所述第二角度小于所述第一角度。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中，所述第一角度大于等于10度小于等于40度，所述第二角度大于等于5度小于等于15度。
17.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成第一絕緣層；在所述第一絕緣層上形成掩模，在形成所述掩模之后，有選擇地去除所述第一絕緣層，以形成覆蓋所述半導(dǎo)體層的端部的第二絕緣層；在所述半導(dǎo)體層和所述第二絕緣層的暴露部分上形成起著柵極絕緣膜作用的第三絕緣層；以及在所述第三絕緣層上形成起著柵電極作用的導(dǎo)電層。
18.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成起著柵極絕緣膜作用的第一絕緣層；在所述第一絕緣層上形成第二絕緣層；在所述第二絕緣層上形成掩模，在形成所述掩模之后，有選擇地去除所述第二絕緣層，以形成覆蓋所述半導(dǎo)體層的端部的第三絕緣層；以及在所述第一絕緣層上形成起著柵電極作用的導(dǎo)電層。
19.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成掩模，所述掩模具有頂邊大于底邊的梯形形狀；在所述半導(dǎo)體層和具有所述梯形的所述掩模的每者上形成第一絕緣層，在形成所述第一絕緣層之后，去除具有所述梯形形狀的所述掩模，以形成覆蓋所述半導(dǎo)體的端部的第二絕緣層；在所述第二絕緣層和所述半導(dǎo)體層的暴露部分上形成起著柵極絕緣膜作用的第三絕緣層；以及在所述第三絕緣層上形成起著柵電極作用的導(dǎo)電層。
20.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成起著柵極絕緣膜作用的第一絕緣層；在所述第一絕緣層上形成掩模，所述掩模具有頂邊大于底邊的梯形形狀；在所述第一絕緣層和具有所述梯形的所述掩模的每者上形成第二絕緣層，在形成所述第二絕緣層之后，去除具有所述梯形形狀的所述掩模，以形成覆蓋所述半導(dǎo)體的端部的第三絕緣層；以及在所述第二絕緣層上形成起著柵電極作用的導(dǎo)電層。
21.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成掩模；在所述半導(dǎo)體層和所述掩模上形成第一絕緣層；部分去除所述掩模和所述第一絕緣層，在部分去除所述掩模和所述第一絕緣層之后，去除所述掩模的其余部分，以形成覆蓋所述半導(dǎo)體層的端部的第二絕緣層；在所述第二絕緣層和所述半導(dǎo)體層的暴露部分上形成起著柵極絕緣膜作用的第三絕緣層；以及在所述第三絕緣層上形成起著柵電極作用的導(dǎo)電層。
22.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成起著柵極絕緣膜作用的第一絕緣層；在所述第一絕緣層上形成掩模；在所述第一絕緣層和所述掩模上形成第二絕緣層；部分去除所述掩模和所述第一絕緣層，去除所述掩模的其余部分，以形成覆蓋所述半導(dǎo)體層的端部的第三絕緣層。
23.一種半導(dǎo)體器件的制造方法，包括在具有透光特性的襯底上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成第一絕緣層；在所述第一絕緣層上涂覆抗蝕劑，在所述第一絕緣層上形成所述抗蝕劑之后，采用所述半導(dǎo)體層作為掩模，通過所述具有透光特性的襯底，用光照射所述抗蝕劑，從而使所述抗蝕劑曝光；對所述經(jīng)曝光的抗蝕劑顯影，從而在所述第一絕緣層上形成掩模；利用所述掩模蝕刻所述第一絕緣層，以形成覆蓋所述半導(dǎo)體層的端部的第二絕緣層；在所述第二絕緣層和所述半導(dǎo)體層的暴露部分上形成起著柵極絕緣膜作用的第三絕緣層；以及在所述第三絕緣層上形成起著柵電極作用的導(dǎo)電層。
24.一種半導(dǎo)體器件的制造方法，包括在具有透光特性的襯底上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成起著柵極絕緣膜作用的第一絕緣層；在所述第一絕緣層上形成第二絕緣層；在所述第二絕緣層上涂覆抗蝕劑，在涂覆所述抗蝕劑之后，采用所述半導(dǎo)體層作為掩模，通過所述具有透光特性的襯底，采用光照射所述抗蝕劑，從而使所述抗蝕劑曝光；對所述經(jīng)曝光的抗蝕劑顯影，從而在所述第二絕緣層上形成掩模；利用所述掩模蝕刻所述第二絕緣層，以形成覆蓋所述半導(dǎo)體層的端部的第三絕緣層；以及在所述第一絕緣層上形成起著柵電極作用的導(dǎo)電層。
25.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成第一半導(dǎo)體層；在所述第一半導(dǎo)體層上形成掩模；利用所述掩模蝕刻所述第一半導(dǎo)體層，以形成第二半導(dǎo)體層；在所述掩模的表面上執(zhí)行防液體處理，在執(zhí)行所述防液體處理之后，形成部分覆蓋所述第二半導(dǎo)體層的第一絕緣層；去除所述掩模，在去除所述掩模之后，形成覆蓋所述第一絕緣層和所述半導(dǎo)體層的起著柵極絕緣膜作用的第二絕緣層；以及在所述第二絕緣層上形成起著柵電極作用的導(dǎo)電層。
26.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成第一半導(dǎo)體層；在所述第一半導(dǎo)體層上形成起著柵極絕緣膜作用的第一絕緣層；在所述第一絕緣層上形成掩模；利用所述掩模蝕刻所述第一絕緣層和所述第一半導(dǎo)體層，以形成第二絕緣層和第二半導(dǎo)體層；在所述掩模的表面上執(zhí)行防液體處理，在執(zhí)行所述防液體處理之后，形成部分覆蓋所述第二半導(dǎo)體層的第三絕緣層；去除所述掩模，以及在去除所述掩模之后，在所述第二絕緣層上形成起著柵電極作用的導(dǎo)電層。
27.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成第一絕緣層；通過對所述第一絕緣層的各向異性刻蝕形成與所述半導(dǎo)體層的側(cè)表面接觸的第二絕緣層；形成覆蓋所述第二絕緣層和所述半導(dǎo)體層的起著柵極絕緣膜作用的第三絕緣層；以及在所述第三絕緣層上形成起著柵電極作用的導(dǎo)電層。
28.一種半導(dǎo)體器件的制造方法，包括在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成第一絕緣層；在所述第一絕緣層上形成掩模，在形成所述掩模之后，通過高密度等離子體處理氧化所述半導(dǎo)體層的端部的一部分；以及去除所述掩模，并且在去除所述掩模之后，在所述第一絕緣層上形成起著柵電極作用的導(dǎo)電層。
全文摘要
一種半導(dǎo)體器件，其具有半導(dǎo)體層、覆蓋所述半導(dǎo)體層的端部的柵電極和用于使所述半導(dǎo)體層和所述柵電極絕緣的絕緣層。使所述半導(dǎo)體層與所述柵電極相互重疊的區(qū)域絕緣的絕緣層的膜厚度大于覆蓋所述半導(dǎo)體層的中央部分絕緣層的膜厚度。
文檔編號H01L21/336GK101064347SQ20071010094
公開日2007年10月31日 申請日期2007年4月28日 優(yōu)先權(quán)日2006年4月28日
發(fā)明者山崎舜平, 鈴木幸惠, 荒井康行, 守屋芳隆, 池田佳壽子, 棚田好文, 高橋修平 申請人:株式會社半導(dǎo)體能源研究所